KR102369313B1 - 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 - Google Patents

에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 Download PDF

Info

Publication number
KR102369313B1
KR102369313B1 KR1020170105027A KR20170105027A KR102369313B1 KR 102369313 B1 KR102369313 B1 KR 102369313B1 KR 1020170105027 A KR1020170105027 A KR 1020170105027A KR 20170105027 A KR20170105027 A KR 20170105027A KR 102369313 B1 KR102369313 B1 KR 102369313B1
Authority
KR
South Korea
Prior art keywords
codeword
data block
data
codewords
decoding operation
Prior art date
Application number
KR1020170105027A
Other languages
English (en)
Other versions
KR20190019730A (ko
Inventor
김장섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170105027A priority Critical patent/KR102369313B1/ko
Priority to US15/909,021 priority patent/US10511334B2/en
Publication of KR20190019730A publication Critical patent/KR20190019730A/ko
Application granted granted Critical
Publication of KR102369313B1 publication Critical patent/KR102369313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H03M13/2912—Product codes omitting parity on parity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H03M13/453—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Error Detection And Correction (AREA)

Abstract

에러 정정 회로는 복수의 데이터 블록들을 포함하는 데이터 청크를 수신하도록 구성되되, 상기 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함되는, 제어부; 및 상기 데이터 청크에서 상기 제어부에 의해 선택된 코드워드에 대한 디코딩 동작을 수행하도록 구성된 디코더를 포함하되, 상기 제어부는, 상기 데이터 블록에서 선택된 코드워드들 중 제1 코드워드를 선택하고, 선택된 데이터 블록들 중 상기 제1 코드워드에 포함된 제1 데이터 블록에서 플립 동작을 수행함으로써 상기 디코더로 상기 제1 코드워드를 제공하고, 상기 제어부는, 선택된 코드워드들 중 제2 코드워드를 선택하고, 상기 선택된 데이터 블록들 중 상기 제2 코드워드에 포함된 제2 데이터 블록에서 플립 동작을 수행함으로써 상기 디코더로 상기 제2 코드워드를 제공하고, 상기 제어부는, 상기 제1 코드워드에 대한 디코딩 동작이 실패할 때, 상기 제2 데이터 블록을 상기 제1 데이터 블록과 서로 다른 코드워드들에 포함되도록 선택한다.

Description

에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치{ERROR CORRECTION CIRCUIT, OPERATING METHOD THEREOF AND DATA STORAGE DEVICE INCUDING THE SAME}
본 발명은 에러 정정 회로에 관한 것으로, 더욱 상세하게는 데이터 저장 장치에 적용되는 에러 정정 회로에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
데이터 저장 장치는 에러 정정 회로를 포함할 수 있다. 에러 정정 회로는 외부 장치로부터 전송된 데이터에 대해 인코딩 동작을 수행하고, 데이터 저장 장치는 인코딩 동작을 통해 패리티 데이터가 부가된 데이터를 저장할 수 있다. 또한, 외부 장치가 저장된 데이터를 요구할 때, 에러 정정 회로는 저장된 데이터에 대해 디코딩 동작을 수행하고, 데이터 저장 장치는 디코딩 동작을 통해 에러 정정된 데이터를 외부 장치로 전송할 수 있다.
에러 정정 회로의 에러 정정 능력 및 에러 정정 동작의 신속한 완료는 데이터 저장 장치의 데이터 신뢰성 및 동작 성능과 직결될 수 있다.
본 발명의 실시 예는 에러 정정 동작을 신속하게 수행할 수 있는 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 에러 정정 회로는 복수의 데이터 블록들을 포함하는 데이터 청크를 수신하도록 구성되되, 상기 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함되는, 제어부; 및 상기 데이터 청크에서 상기 제어부에 의해 선택된 코드워드에 대한 디코딩 동작을 수행하도록 구성된 디코더를 포함하되, 상기 제어부는 상기 데이터 블록에서 선택된 코드워드들 중 제1 코드워드를 선택하고, 선택된 데이터 블록들 중 상기 제1 코드워드에 포함된 제1 데이터 블록에서 플립 동작을 수행함으로써 상기 디코더로 상기 제1 코드워드를 제공하고, 상기 제어부는 선택된 코드워드들 중 제2 코드워드를 선택하고, 상기 선택된 데이터 블록들 중 상기 제2 코드워드에 포함된 제2 데이터 블록에서 플립 동작을 수행함으로써 상기 디코더로 상기 제2 코드워드를 제공하고, 상기 제어부는 상기 제1 코드워드에 대한 디코딩 동작이 실패할 때, 상기 제2 데이터 블록을 상기 제1 데이터 블록과 서로 다른 코드워드들에 포함되도록 선택할 수 있다.
본 발명의 실시 예에 따른 에러 정정 회로의 동작 방법은 복수의 데이터 블록들을 포함하는 데이터 청크를 수신하되, 상기 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함되는, 단계; 상기 데이터 블록에서 선택된 코드워드들 중 제1 코드워드를 선택하는 단계; 선택된 데이터 블록들 중 상기 제1 코드워드에 포함된 제1 데이터 블록에서 플립 동작을 반복함으로써 상기 제1 코드워드에 대한 디코딩 동작을 반복하는 단계; 상기 선택된 코드워드들 중 제2 코드워드를 선택하는 단계; 및 상기 선택된 데이터 블록들 중 상기 제2 코드워드에 포함된 제2 데이터 블록에서 플립 동작을 반복함으로써 상기 제2 코드워드에 대한 디코딩 동작을 반복하는 단계를 포함하되, 상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 제2 데이터 블록은 상기 제1 데이터 블록과 서로 다른 코드워드들에 포함되도록 선택될 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 데이터 블록들을 포함하는 데이터 청크를 리드하고 출력하도록 구성되되, 상기 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함되는, 비휘발성 메모리 장치; 및 제어부 및 상기 데이터 청크에서 상기 제어부에 의해 선택된 코드워드에 대한 디코딩 동작을 수행하도록 구성된 디코더를 포함하는 에러 정정부를 포함하되, 상기 제어부는 상기 데이터 블록에서 선택된 코드워드들 중 제1 코드워드를 선택하고, 선택된 데이터 블록들 중 상기 제1 코드워드에 포함된 제1 데이터 블록에서 플립 동작을 수행함으로써 상기 디코더로 상기 제1 코드워드를 제공하고, 상기 제어부는 선택된 코드워드들 중 제2 코드워드를 선택하고, 상기 선택된 데이터 블록들 중 상기 제2 코드워드에 포함된 제2 데이터 블록에서 플립 동작을 수행함으로써 상기 디코더로 상기 제2 코드워드를 제공하고, 상기 제어부는 상기 제1 코드워드에 대한 디코딩 동작이 실패할 때, 상기 제2 데이터 블록을 상기 제1 데이터 블록과 서로 다른 코드워드들에 포함되도록 선택할 수 있다.
본 발명의 실시 예에 따른 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치는 에러 정정 동작을 신속하게 수행할 수 있다.
도1은 본 발명의 실시 예에 따른 에러 정정 회로를 도시한 블록도,
도2는 TPC 알고리즘에 근거한 데이터 청크를 예시적으로 도시하는 도면,
도3은 프리 디코딩 프로세스가 진행된 데이터 청크에서 에러들이 존재하는 위치를 설명하기 위한 도면,
도4a 및 도4b는 도1의 에러 정정 회로가 체이스 디코딩 프로세스를 진행하는 방법을 설명하기 위한 도면들,
도5는 도1의 에러 정정 회로가 체이스 디코딩 프로세스를 진행하는 방법을 설명하기 위한 도면,
도6은 도1의 에러 정정 회로가 체이스 디코딩 프로세스를 진행하는 방법을 설명하기 위한 도면,
도7은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도8은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도9는 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 에러 정정 회로(10)를 도시한 블록도이다.
에러 정정 회로(10)는 데이터 청크(DCH)를 수신하고, 데이터 청크(DCH)에 대한 에러 정정 동작을 수행하고, 정정된 데이터 청크(DCH)를 출력할 수 있다.
데이터 청크(DCH)는 TPC(Turbo Product Code) 알고리즘에 근거하여 생성된 데이터일 수 있다. 데이터 청크(DCH)는 복수의 데이터 블록들을 포함하고, 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함될 수 있다. 제1 방향 및 제2 방향은 로우 방향 및 컬럼 방향이거나 또는 그 반대일 수 있다. 따라서, 데이터 청크(DCH)는 로우 방향의 코드워드들, 즉, 로우 코드워드들 및 컬럼 방향의 코드워드들, 즉, 컬럼 코드워드들을 포함할 수 있다. 데이터 청크(DCH)의 구조는 도2를 참조하여 상세하게 설명될 것이다.
에러 정정 회로(10)는 제어부(11) 및 디코더(12)를 포함할 수 있다.
제어부(11)는 데이터 청크(DCH)에서 디코딩 동작이 수행될 코드워드를 선택하고 디코더(12)로 제공할 수 있다. 제어부(11)는 디코딩 동작의 성공 가능성이 보다 높은 코드워드에 대해 디코딩 동작을 수행하도록 디코더(12)를 제어할 수 있다.
제어부(11)는 데이터 청크(DCH)에 대해 프리 디코딩 프로세스를 진행할 수 있다. 프리 디코딩 프로세스에서 디코더(12)는 제어부(11)의 제어에 따라 데이터 청크(DCH)에 포함된 코드워드들 각각에 대해 디코딩 동작을 수행할 수 있다. 코드워드들 각각에 대한 디코딩 동작은, 예를 들어, BCH 알고리즘에 근거하여 수행될 수 있지만 본 발명의 실시 예는 이에 제한되지 않는다. 디코더(12)는 프리 디코딩 프로세스을 통해 데이터 청크(DCH)에 대한 에러 정정 동작을 성공적으로 완료하거나, 데이터 청크(DCH)의 일부 코드워드들에 대한 디코딩 동작을 실패할 수도 있다.
제어부(11)는 데이터 청크(DCH)에 대해 체이스 디코딩 프로세스를 진행할 수 있다. 제어부(11)는 프리 디코딩 프로세스에서 디코딩 동작에 실패한 코드워드들에 대해 체이스 디코딩 프로세스를 진행할 수 있다. 어떤 코드워드에 대한 체이스 디코딩 프로세스는 디코딩 동작이 성공할 때까지 플립 동작 및 디코딩 동작을 반복함으로써 수행될 수 있다. 제어부(11)는 코드워드에서 선택된 소정의 플립 범위에서 플립 동작을 수행할 수 있다. 제어부(11)는 디코딩 동작이 반복될 때마다 플립 범위에 포함된 서로 다른 비트들의 조합들을 플립함으로써 플립 동작을 수행할 수 있다. 플립 범위에서 플립되는 비트들의 개수는 소정의 플립 개수로 제한되고, 해당 소정 플립 개수로 디코딩 동작이 계속 실패하면 플립 개수가 증가할 수 있다. 체이스 디코딩 프로세스에서도 디코딩 동작은, 예를 들어, BCH 알고리즘에 근거하여 수행될 수 있지만 본 발명의 실시 예는 이에 제한되지 않는다.
제어부(11)는 플립 범위 선택부(15)를 포함할 수 있다.
플립 범위 선택부(15)는 체이스 디코딩 프로세스가 진행될 코드워드에서 플립 범위를 선택할 수 있다. 플립 범위는 에러들을 포함할 수 있는 데이터 블록들 중에서 일부, 예를 들어, 어느 하나의 데이터 블록으로 제한될 수 있다.
소정 코드워드에 대한 디코딩 동작이 결국 실패하여 다른 후속 코드워드에 대한 체이스 디코딩 프로세스로 넘어갈 수 있다. 후속 코드워드는 이전 코드워드의 방향과 동일한 방향의 코드워드일 수 있다. 플립 범위 선택부(15)는 후속 코드워드에서, 이전 플립 범위와 서로 다른 코드워드들에 포함되는 데이터 블록을 플립 범위로 선택할 수 있다. 즉, 디코딩 동작이 실패하여 다른 후속 코드워드에 대한 체이스 디코딩 프로세스로 넘어갈 때, 후속 플립 범위는 이전 플립 범위와 어느 방향에서도 동일한 코드워드에 포함되지 않도록 선택될 수 있다.
그러나, 소정 코드워드에 대한 디코딩 동작이 성공할 때, 체이스 디코딩 프로세스가 이어서 진행될 후속 코드워드는 이전 코드워드의 방향과 다른 방향의 코드워드이고, 이전 플립 범위를 포함하는 코드워드일 수 있다. 그리고, 플립 범위 선택부(15)는 후속 코드워드에서, 이전 플립 범위가 아닌 데이터 블록을 플립 범위로 선택할 수 있다.
한편, 플립 범위 선택부(15)는 체이스 디코딩 프로세스가 진행될 코드워드들의 교차점들이 정방형의 격자 형태로 분포할 때, 상술한 바와 같이 동작할 수 있다.
플립 범위 선택부(15)를 포함하는 제어부(11)의 구체적인 동작 방법은 아래에서 상세하게 설명될 것이다.
디코더(12)는 제어부(11)에 의해 선택되는 코드워드에 대한 디코딩 동작을 수행할 수 있다. 디코더(12)는 디코딩 동작이 성공인지 또는 실패인지 여부를 제어부(11)에게 알릴 수 있다. 디코더(12)는, 예를 들어, BCH 알고리즘에 근거하여 코드워드에 대한 디코딩 동작을 수행할 수 있다.
도2는 TPC 알고리즘에 근거한 데이터 청크(DCH)를 예시적으로 도시하는 도면이다.
도2를 참조하면, TPC 알고리즘에 근거하여 생성된 데이터 청크(DCH)는 복수의 데이터 블록들을 포함할 수 있다. 미도시되었지만 데이터 블록들 각각은 복수의 데이터 비트들을 포함할 수 있다. 데이터 블록들은 로우 코드워드들(RC1~RC4)과 컬럼 코드워드들(CC1~CC4)을 구성하기 위해 조합될 수 있다. 어떤 하나의 데이터 블록은 어떤 하나의 로우 코드워드에 포함되는 동시에 어떤 하나의 컬럼 코드워드에 포함될 수 있다. 로우 방향의 코드워드들이란 로우 코드워드들(RC1~RC4)을 의미하고, 컬럼 방향의 코드워드들이란 컬럼 코드워드들(CC1~CC4)을 의미할 수 있다. 한편, 도2는 4개의 로우 코드워드들(RC1~RC4)과 4개의 컬럼 코드워드들(CC1~CC4)로 구성되는 데이터 청크(DCH)를 도시하지만, 데이터 청크(DCH)에 포함되는 로우 코드워드들과 컬럼 코드워드들의 개수는 이에 제한되지 않는다.
로우 코드워드들(RC1~RC4)은 로우 패리티 데이터 블록들(RP1~RP4)을 포함할 수 있다. 로우 코드워드들(RC1~RC4) 각각은, 대응하는 데이터 블록들이 인코딩됨으로써 생성된 로우 패리티 데이터 블록을 포함할 수 있다. 예를 들어, 로우 코드워드(RC2)는 데이터 블록들(D21~D24)이 인코딩됨으로써 생성된 로우 패리티 데이터 블록(RP2)을 포함할 수 있다. 로우 패리티 데이터 블록들(RP1~RP4) 각각을 생성하기 위해, 인코딩 동작은, 예를 들어, BCH 코드에 근거하여 수행될 수 있지만, 본 발명에서 인코딩 동작은 이에 제한되지 않고 다양한 ECC 알고리즘에 근거하여 수행될 수 있다.
컬럼 코드워드들(CC1~CC4)은 컬럼 패리티 데이터 블록들(CP1~CP4)을 포함할 수 있다. 컬럼 코드워드들(CC1~CC4) 각각은, 대응하는 데이터 블록들이 인코딩됨으로써 생성된 컬럼 패리티 데이터 블록을 포함할 수 있다. 예를 들어, 컬럼 코드워드(CC1)는 데이터 블록들(D11~D41)이 인코딩됨으로써 생성된 컬럼 패리티 데이터 블록(CP1)을 포함할 수 있다. 컬럼 패리티 데이터 블록들(CP1~CP4) 각각을 생성하기 위해, 인코딩 동작은, 예를 들어, BCH 코드에 근거하여 수행될 수 있지만, 본 발명에서 인코딩 동작은 이에 제한되지 않고 다양한 ECC 알고리즘에 근거하여 수행될 수 있다.
한편, 데이터 청크(DCH)는 추가 패리티 데이터 블록(PP)을 더 포함할 수 있다. 추가 패리티 데이터 블록(PP)은 로우 패리티 데이터 블록들(RP1~RP4) 및 컬럼 패리티 데이터 블록들(CP1~CP4)이 인코딩됨으로써 생성될 수 있다. 추가 패리티 데이터 블록(PP)은 로우 패리티 데이터 블록들(RP1~RP4) 및 컬럼 패리티 데이터 블록들(CP1~CP4)에 발생한 에러를 정정하기 위해 사용될 수 있다.
디코더(12)는 로우 코드워드들(RC1~RC4)에 대한 디코딩 동작들을 로우 패리티 데이터 블록들(RP1~RP4)에 근거하여 수행할 수 있다. 구체적으로, 로우 코드워드들(RC1~RC4) 각각에 대한 디코딩 동작은 대응하는 로우 패리티 데이터 블록에 근거하여 대응하는 데이터 블록들에 포함된 에러들을 정정함으로써 수행될 수 있다. 예를 들어, 로우 코드워드(RC2)에 대한 디코딩 동작은 로우 패리티 데이터 블록(RP2)에 근거하여 데이터 블록들(D21~D24)에 포함된 에러들을 정정함으로써 수행될 수 있다.
마찬가지로, 디코더(12)는 컬럼 코드워드들(CC1~CC4)에 대한 디코딩 동작들을 컬럼 패리티 데이터 블록들(CP1~CP4)에 근거하여 수행할 수 있다. 구체적으로, 컬럼 코드워드들(CC1~CC4) 각각에 대한 디코딩 동작은 대응하는 컬럼 패리티 데이터 블록에 근거하여 대응하는 데이터 블록들에 포함된 에러들을 정정함으로써 수행될 수 있다. 예를 들어, 컬럼 코드워드(CC1)에 대한 디코딩 동작은 컬럼 패리티 데이터 블록(CP1)에 근거하여 데이터 블록들(D11~D41)에 포함된 에러들을 정정함으로써 수행될 수 있다.
데이터 청크(DCH)에서, 동일한 데이터 블록에 포함된 에러들은 대응하는 로우 코드워드에 대한 디코딩 동작 또는 대응하는 컬럼 코드워드에 대한 디코딩 동작을 통해 정정될 수 있다. 따라서, 동일한 데이터 블록에 포함된 에러들은 대응하는 로우 코드워드에 대한 디코딩 동작에서 정정되지 못하더라도 대응하는 컬럼 코드워드에 대한 디코딩 동작을 통해 정정될 수 있거나, 또는 그 반대일 수 있다.
도3은 프리 디코딩 프로세스가 진행된 데이터 청크(DCH)에서 에러들이 존재하는 위치를 설명하기 위한 도면이다. 도3은 프리 디코딩 프로세스에서 디코딩 동작에 실패한 로우 코드워드들(RC2, RC3) 및 컬럼 코드워드들(CC2, CC4)을 도시한다. 데이터 청크(DCH)의 다른 코드워드들에 대한 디코딩 동작은 성공한 것으로 가정한다.
도3을 참조하면, 에러들은 데이터 블록들(D22, D24, D32, D34), 즉, 로우 코드워드들(RC2, RC3) 및 컬럼 코드워드들(CC2, CC4)의 교차점들에 위치할 것이다. 도3에 도시되지 않은 코드워드들은 프리 디코딩 프로세스에서 디코딩 동작에 성공했으므로, 교차점들(D22, D24, D32, D34)이 아닌 위치는 에러를 포함하지 않을 것이다. 다만, 교차점들(D22, D24, D32, D34) 각각이 적어도 하나의 에러를 반드시 포함하는 것은 아닐 것이다. 에러들은 교차점들(D22, D24, D32, D34) 중 일부에만 몰려 존재할 수도 있다.
따라서, 체이스 디코딩 프로세스는 로우 코드워드들(RC2, RC3) 및 컬럼 코드워드들(CC2, CC4) 각각에 대해 수행될 수 있다. 이때, 플립 동작은 에러가 존재할 수 있는 교차점들(D22, D24, D32, D34)에서 수행될 수 있다. 본 발명에 따르면, 어떤 코드워드에 대한 체이스 디코딩 프로세스가 진행될 때, 플립 범위 선택부(15)는 플립 범위를 해당 코드워드에 포함된 교차점들 중 어느 하나로 제한할 수 있다. 그리고, 플립 범위 선택부(15)는 후속 코드워드에 대한 체이스 디코딩 프로세스에서 이전 코드워드에 대한 디코딩 동작의 결과에 따라 플립 범위를 선택할 수 있다.
도4a 및 도4b는 도1의 에러 정정 회로(10)가 체이스 디코딩 프로세스를 진행하는 방법을 설명하기 위한 도면들이다. 도4a 및 도4b는 프리 디코딩 프로세스에서 디코딩 동작에 실패한 로우 코드워드들(RC2, RC3) 및 컬럼 코드워드들(CC2, CC4)을 도시한다.
우선, 플립 범위 선택부(15)는, 체이스 디코딩 프로세스가 진행될 로우 코드워드들(RC2, RC3) 및 컬럼 코드워드들(CC2, CC4)의 교차점들(D22, D24, D32, D34)이 정방형의 격자 형태로 분포하는지 여부를 판단할 수 있다. 교차점들(D22, D24, D32, D34)은 로우 방향 및 컬럼 방향으로 각각 2개씩 분포하므로 2X2의 정방형의 격자 형태로 분포한다고 판단될 수 있다. 플립 범위 선택부(15)는 교차점들(D22, D24, D32, D34)이 정방형의 격자 형태로 분포할 때, 후술될 바와 같이 교차점들(D22, D24, D32, D34) 중 어느 하나를 플립 동작의 플립 범위로 선택할 수 있다.
우선, 도4a를 참조하면, 플립 개수가 "1"로 설정되고 로우 코드워드들(RC2, RC3)에 대해 체이스 디코딩 프로세스가 진행될 수 있다.
시점(T11)에서, 로우 코드워드(RC2)에 대해 체이스 디코딩 프로세스가 진행될 수 있다.
플립 범위 선택부(15)는 로우 코드워드(RC2)에 포함된 교차점들(D22, D24) 중 데이터 블록(D22)만을 플립 범위로 선택할 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D22)에서 서로 다른 "1"개의 비트가 플립되면서, 로우 코드워드(RC2)에 대한 디코딩 동작이 반복될 수 있다. 모든 비트들 각각이 플립되었지만 로우 코드워드(RC2)에 대한 디코딩 동작이 결국 실패한 것으로 가정할 것이다.
시점(T12)에서, 로우 코드워드(RC3)에 대해 체이스 디코딩 프로세스가 진행될 수 있다. 즉, 이전 코드워드(RC2)에 대한 디코딩 동작이 실패하면, 이전 코드워드(RC2)와 동일한 방향의, 즉, 로우 방향의 다른 코드워드(RC3)가 선택된다.
플립 범위 선택부(15)는 로우 코드워드(RC3)에 포함된 교차점들(D32, D34) 중 데이터 블록(D34)만을 플립 범위로 선택할 수 있다. 후속 플립 범위(D34)는 이전 플립 범위(D22)와 서로 다른 코드워드들에 포함되는 데이터 블록일 수 있다. 즉, 후속 플립 범위(D34)는 코드워드들(RC3, CC4)에 포함되고, 이전 플립 범위(D22)는 코드워드들(RC2, CC2)에 포함되는 바, 코드워드들(RC3, CC4)의 쌍과 코드워드들(RC2, CC2)의 쌍은 서로 겹치지 않는다. 정리하면, 이전 플립 범위(D22)에 대해 체이스 디코딩 프로세스가 실패하면, 이전 플립 범위(D22)에 포함된 에러들로부터 영향을 받지 않는 디코딩 동작을 수행하기 위해 이전 플립 범위(D22)에 대해 가장 독립적인 데이터 블록(D34)이 후속 플립 범위로 선택될 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D34)에서 서로 다른 "1"개의 비트가 플립되면서, 로우 코드워드(RC3)에 대한 디코딩 동작이 반복될 수 있다. 플립 범위(D34)에서 모든 비트들 각각이 플립되었지만, 로우 코드워드(RC3)에 대한 디코딩 동작이 결국 실패한 것으로 가정할 것이다.
시점(T13)에서, 로우 코드워드(RC2)에 대해 체이스 디코딩 프로세스가 다시 진행될 수 있다. 즉, 이전 코드워드(RC3)에 대한 디코딩 동작이 실패하면, 이전 코드워드(RC3)와 동일한 방향의, 즉, 로우 방향의 다른 코드워드(RC2)가 선택된다.
플립 범위 선택부(15)는 로우 코드워드(RC2)에 포함된 교차점들(D22, D24) 중 데이터 블록(D24)만을 플립 범위로 선택할 수 있다. 즉, 플립 범위가 이전 플립 범위(D34)와 서로 다른 코드워드들에 포함되도록 선택될 수 없을 때, 로우 코드워드(RC2)에 포함된 교차점들(D22, D24) 중 플립 범위로 선택된 적이 없는 데이터 블록(D24)이 플립 범위로 선택될 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D24)에서 서로 다른 "1"개의 비트가 플립되면서, 로우 코드워드(RC2)에 대한 디코딩 동작이 반복될 수 있다. 플립 범위(D24)에서 모든 비트들 각각이 플립되었지만, 로우 코드워드(RC2)에 대한 디코딩 동작이 결국 실패한 것으로 가정할 것이다.
시점(T14)에서, 로우 코드워드(RC3)에 대해 체이스 디코딩 프로세스가 다시 진행될 수 있다. 즉, 이전 코드워드(RC2)에 대한 디코딩 동작이 실패하면, 이전 코드워드(RC2)와 동일한 방향의, 즉, 로우 방향의 다른 코드워드(RC3)가 선택된다.
플립 범위 선택부(15)는 로우 코드워드(RC3)에 포함된 교차점들(D32, D34) 중 데이터 블록(D32)만을 플립 범위로 선택할 수 있다. 즉, 교차점들(D32, D34) 중 플립 범위로 선택된 적이 없는 데이터 블록(D32)이 플립 범위로 선택될 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D32)에서 서로 다른 "1"개의 비트가 플립되면서, 로우 코드워드(RC3)에 대한 디코딩 동작이 반복될 수 있다.
모든 비트들 각각을 플립시키면서 디코딩 동작을 반복했음에도 로우 코드워드(RC3)에 대한 디코딩 동작이 실패하면, 로우 코드워드들(RC2, RC3)에 대해 가능한 모든 디코딩 동작이 시도된 것이므로, 도4b에 도시된 바와 같이 컬럼 코드워드들(CC2, CC4)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 또는, 시점(T14)에서, 로우 코드워드(RC3)에 대한 디코딩 동작이 성공하더라도, 로우 코드워드(RC2)에 대해 가능한 모든 디코딩 동작이 앞서 시도되었으므로, 도4b의 과정으로 진행될 수 있다. 그러나, 도4b의 예시에서는, 시점(T14)에서, 로우 코드워드(RC3)에 대한 디코딩 동작이 결국 실패한 것으로 가정하고, 따라서 4개의 교차점들(D22, D24, D32, D34)이 유지되는 것으로 가정할 것이다.
도4b를 참조하면, 플립 개수 "1"로 컬럼 코드워드들(CC2, CC4)에 대해 체이스 디코딩 프로세스가 진행될 수 있다.
시점(T21)에서, 컬럼 코드워드(CC2)에 대해 체이스 디코딩 프로세스가 진행될 수 있다.
플립 범위 선택부(15)는 컬럼 코드워드(CC2)에 포함된 교차점들(D22, D32) 중 데이터 블록(D22)만을 플립 범위로 선택할 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D22)에서 서로 다른 "1"개의 비트가 플립되면서, 컬럼 코드워드(CC2)에 대한 디코딩 동작이 반복될 수 있다. 플립 범위(D22)에서 모든 비트들 각각이 플립되었지만 컬럼 코드워드(CC2)에 대한 디코딩 동작이 결국 실패한 것으로 가정할 것이다.
시점(T22)에서, 컬럼 코드워드(CC4)에 대해 체이스 디코딩 프로세스가 진행될 수 있다. 즉, 이전 코드워드(CC2)에 대한 디코딩 동작이 실패하면, 이전 코드워드(CC2)와 동일한 방향의, 즉, 컬럼 방향의 다른 코드워드(CC4)가 선택된다.
플립 범위 선택부(15)는 컬럼 코드워드(CC4)에 포함된 교차점들(D24, D34) 중 데이터 블록(D34)만을 플립 범위로 선택할 수 있다. 후속 플립 범위(D34)는 이전 플립 범위(D22)와 서로 다른 코드워드들에 포함되는 데이터 블록일 수 있다. 즉, 후속 플립 범위(D34)는 코드워드들(RC3, CC4)에 포함되고, 이전 플립 범위(D22)는 코드워드들(RC2, CC2)에 포함되는 바, 코드워드들(RC3, CC4)의 쌍과 코드워드들(RC2, CC2)의 쌍은 서로 겹치지 않는다. 정리하면, 이전 플립 범위(D22)에 대해 체이스 디코딩 프로세스가 실패하면, 이전 플립 범위(D22)에 포함된 에러들로부터 영향을 받지 않는 디코딩 동작을 수행하기 위해 이전 플립 범위(D22)에 대해 가장 독립적인 데이터 블록(D34)이 후속 플립 범위로 선택될 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D34)에서 서로 다른 "1"개의 비트가 플립되면서, 컬럼 코드워드(CC4)에 대한 디코딩 동작이 반복될 수 있다. 플립 범위(D34)에서 모든 비트들 각각이 플립되었지만, 컬럼 코드워드(CC4)에 대한 디코딩 동작이 결국 실패한 것으로 가정할 것이다.
시점(T23)에서, 컬럼 코드워드(CC2)에 대해 체이스 디코딩 프로세스가 다시 진행될 수 있다. 즉, 이전 코드워드(CC4)에 대한 디코딩 동작이 실패하면, 이전 코드워드(CC4)와 동일한 방향의, 즉, 컬럼 방향의 다른 코드워드(CC2)가 선택된다.
플립 범위 선택부(15)는 컬럼 코드워드(CC2)에 포함된 교차점들(D22, D32) 중 데이터 블록(D32)만을 플립 범위로 선택할 수 있다. 즉, 플립 범위가 이전 플립 범위(D34)와 서로 다른 코드워드들에 포함되도록 선택될 수 없을 때, 컬럼 코드워드(CC2)에 포함된 교차점들(D22, D32) 중 플립 범위로 선택된 적이 없는 데이터 블록(D32)이 플립 범위로 선택될 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D32)에서 서로 다른 "1"개의 비트가 플립되면서, 컬럼 코드워드(CC2)에 대한 디코딩 동작이 반복될 수 있다. 플립 범위(D32)에서 모든 비트들 각각이 플립되었지만, 컬럼 코드워드(CC2)에 대한 디코딩 동작이 결국 실패한 것으로 가정할 것이다.
시점(T24)에서, 컬럼 코드워드(CC4)에 대해 체이스 디코딩 프로세스가 다시 진행될 수 있다. 즉, 이전 코드워드(CC2)에 대한 디코딩 동작이 실패하면, 이전 코드워드(CC2)와 동일한 방향의, 즉, 컬럼 방향의 다른 코드워드(CC4)가 선택된다.
플립 범위 선택부(15)는 컬럼 코드워드(CC4)에 포함된 교차점들(D24, D34) 중 데이터 블록(D24)만을 플립 범위로 선택할 수 있다. 즉, 교차점들(D24, D34) 중 플립 범위로 선택된 적이 없는 데이터 블록(D24)이 플립 범위로 선택될 수 있다.
디코딩 동작이 성공할 때까지, 플립 범위(D24)에서 서로 다른 "1"개의 비트가 플립되면서, 컬럼 코드워드(CC4)에 대한 디코딩 동작이 반복될 수 있다.
모든 비트들 각각을 플립시키면서 디코딩 동작을 반복했음에도 컬럼 코드워드(CC4)에 대한 디코딩 동작이 실패하면 컬럼 코드워드들(CC2, CC4)에 대해 가능한 모든 디코딩 동작이 시도된 것이다. 또는, 시점(T24)에서, 컬럼 코드워드(CC4)에 대한 디코딩 동작이 성공할 수도 있다. 모든 로우 코드워드들(RC2, RC3) 및 컬럼 코드워드들(CC2, CC4)에 대한 체이스 디코딩 프로세스가 진행된 뒤, 에러 정정 회로(10)는 플립 개수를 "2"로 증가시키고, 도4a 및 도4b를 참조하여 상술한 과정이 유사하게 반복될 수 있다.
예를 들어, 도4a의 시점(T11)에서 설명된 것처럼 플립 범위 선택부(15)는 데이터 블록(D22)을 로우 코드워드(RC2)의 플립 범위로 선택할 수 있다. 그리고, 디코딩 동작이 성공할 때까지, 플립 범위(D22)에서 서로 다른 "2"개의 비트들의 조합들이 플립되면서, 로우 코드워드(RC2)에 대한 디코딩 동작이 반복될 수 있다. 플립 범위(D22)에서 "2"개의 비트들의 모든 조합들이 시도되더라도 디코딩 동작이 성공하지 않을 수 있다. 이러한 경우, 도4a의 시점(T12)에서 설명된 것처럼 플립 범위 선택부(15)는 데이터 블록(D34)을 로우 코드워드(RC3)의 플립 범위로 선택할 수 있다. 그리고, 디코딩 동작이 성공할 때까지, 플립 범위(D34)에서 서로 다른 "2"개의 비트들의 조합들이 플립되면서, 로우 코드워드(RC3)에 대한 디코딩 동작이 반복될 수 있다.
도5는 도1의 에러 정정 회로(10)가 체이스 디코딩 프로세스를 진행하는 방법을 설명하기 위한 도면이다. 도5는 어떤 코드워드에 대한 디코딩 동작이 성공할 때, 후속 코드워드 및 후속 플립 범위를 선택하는 과정을 도시한다.
도5를 참조하면, 시점(T31)에서, 플립 범위가 데이터 블록(D22)일 때, 로우 코드워드(RC2)에 대한 디코딩 동작이 성공할 수 있다.
시점(T32)에서, 컬럼 코드워드(CC2)에 대해 체이스 디코딩 프로세스가 진행될 수 있다. 즉, 후속 체이스 디코딩 프로세스는 이전 플립 범위(D22)를 포함하는 다른 방향, 즉, 컬럼 방향의 코드워드(CC2)에 대해 수행될 수 있다. 즉, 이전 플립 범위(D22)에 포함된 에러들이 이전 체이스 디코딩 프로세스에서 정정되었으므로, 디코딩 동작의 성공 가능성이 증가한 컬럼 코드워드(CC2)에 대해 우선적으로 디코딩 동작이 수행될 수 있다.
플립 범위 선택부(15)는 컬럼 코드워드(CC2)에서 데이터 블록(D32)을 플립 범위로 선택할 수 있다. 즉, 후속 플립 범위는 컬럼 코드워드(CC2)에 포함된 교차점들(D22, D32) 중 플립 범위로 선택된 적이 없는 데이터 블록(D32)이 선택될 수 있다. 그리고, 컬럼 코드워드(CC2)에 대한 디코딩 동작이 성공할 수 있다.
시점(T33)에서, 로우 코드워드(RC3)에 대해 체이스 디코딩 프로세스가 진행될 수 있다. 즉, 후속 체이스 디코딩 프로세스는 이전 플립 범위(D32)를 포함하는 다른 방향, 즉, 로우 방향의 코드워드(RC3)에 대해 수행될 수 있다. 즉, 이전 플립 범위(D32)에 포함된 에러들이 이전 체이스 디코딩 프로세스에서 정정되었으므로, 디코딩 동작의 성공 가능성이 증가한 로우 코드워드(RC3)에 대해 우선적으로 디코딩 동작이 수행될 수 있다.
플립 범위 선택부(15)는 로우 코드워드(RC3)에서 데이터 블록(D34)을 플립 범위로 결정할 수 있다. 즉, 후속 플립 범위는 로우 코드워드(RC3)에 포함된 교차점들(D32, D34) 중 플립 범위로 선택된 적이 없는 데이터 블록(D34)이 선택될 수 있다.
한편, 로우 코드워드(RC3)에 대한 체이스 디코딩 프로세스가 결국 실패하더라도, 에러는 데이터 블록(D34)에만 존재할 것이기 때문에, 컬럼 코드워드(CC4)에 대한 체이스 디코딩 프로세스가 추가적으로 수행될 수 있을 것이다. 이때, 플립 범위는 여전히 데이터 블록(D34)이 될 수 있을 것이다.
한편, 도4a 내지 도5에 도시된 동작들은, 로우 방향의 코드워드에 대해 체이스 디코딩 프로세스가 먼저 진행되었지만, 그 반대로 컬럼 방향의 코드워드에 대해 먼저 진행될 수도 있다.
도6은 도1의 에러 정정 회로(10)가 체이스 디코딩 프로세스를 진행하는 방법을 설명하기 위한 도면이다. 도6은 프리 디코딩 프로세스에서 디코딩 동작에 실패한 로우 코드워드들(RC11, RC12, RC13) 및 컬럼 코드워드들(CC21, CC22, CC23)을 도시한다. 즉, 도6은 로우 코드워드들 및 컬럼 코드워드들의 교차점들이 3X3의 정방형의 격자 형태로 분포하는 경우를 도시한다. 도6에서 디코딩 순서는 체이스 디코딩 프로세스가 수행되는 코드워드들의 순서일 수 있다. 도6에 도시된 디코딩 순서는 일 예시이고 실시 예에 따라 다양하게 가변될 수 있다.
도6을 참조하면, 예를 들어 로우 코드워드(RC11)에 대한 체이스 디코딩 프로세스가 최초로 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D1)일 수 있다.
로우 코드워드(RC11)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC12)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 즉, 이전 코드워드(RC11)와 동일한 방향의, 즉, 로우 방향의 다른 코드워드(RC13)가 선택된다. 이때, 플립 범위는 데이터 블록(D5)일 수 있다. 즉, 후속 플립 범위(D5)는 이전 플립 범위(D1)와 서로 다른 코드워드들에 포함되는 데이터 블록일 수 있다.
로우 코드워드(RC12)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC13)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D9)일 수 있다.
로우 코드워드(RC13)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC11)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D2)일 수 있다.
로우 코드워드(RC11)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC12)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D4)일 수 있다.
로우 코드워드(RC12)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC11)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D3)일 수 있다.
로우 코드워드(RC11)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC13)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D7)일 수 있다.
로우 코드워드(RC13)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC12)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D6)일 수 있다.
로우 코드워드(RC12)에 대한 디코딩 동작이 결국 실패하면, 로우 코드워드(RC13)에 대한 체이스 디코딩 프로세스가 진행될 수 있다. 이때, 플립 범위는 데이터 블록(D8)일 수 있다.
모든 교차점들(D1~D9)에 대한 플립 동작이 수행되었으므로 컬럼 방향으로 코드워드를 선택하며 상술한 방법과 유사하게 체이스 디코딩 프로세스가 수행될 수 있다.
도7은 본 발명의 실시 예에 따른 데이터 저장 장치(100)를 도시한 블록도이다.
데이터 저장 장치(100)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(100)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(100)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(110) 및 비휘발성 메모리 장치(120)를 포함할 수 있다.
컨트롤러(110)는 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(120)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(120)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(110)는 에러 정정부(111)를 포함할 수 있다. 에러 정정부(111)는 도1의 에러 정정 회로(10)와 실질적으로 동일하게 구성될 수 있다. 에러 정정부(111)는 비휘발성 메모리 장치(120)로부터 리드된 데이터 청크(DCH)에 대해 도1 내지 도6을 참조하여 설명한 바와 같이 에러 정정 동작을 수행할 수 있다.
비휘발성 메모리 장치(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다.
비휘발성 메모리 장치(120)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도7은 데이터 저장 장치(100)가 1개의 비휘발성 메모리 장치(120)를 포함하는 것으로 도시하나, 데이터 저장 장치(100)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도8은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 내부 버스(1170)을 통해 연결된 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다 ECC부(1140)는 도1의 에러 정정 회로(10)와 실질적으로 동일하게 구성될 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도9는 본 발명의 실시 예에 따른 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도7의 데이터 저장 장치(100) 또는 도8의 SSD(1000)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 에러 정정 회로
11: 제어부
12: 디코더
15: 플립 범위 선택부

Claims (20)

  1. 복수의 데이터 블록들을 포함하는 데이터 청크를 수신하도록 구성되되, 상기 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함되는, 제어부; 및
    상기 데이터 청크에서 상기 제어부에 의해 선택된 코드워드들에 대한 디코딩 동작을 수행하도록 구성된 디코더를 포함하되,
    상기 제어부는, 상기 선택된 코드워드들 중 제1 코드워드를 선택하고, 상기 제1 코드워드에 포함된 데이터 블록들 중 제1 데이터 블록을 선택하고, 상기 제1 데이터 블록에 포함된 전체 비트들 중 플립 개수의 비트들을 플립하는 플립 동작을 수행한 뒤 상기 디코더로 상기 제1 코드워드를 제공하고,
    상기 제어부는, 상기 제1 코드워드에 대한 디코딩 동작의 수행 결과에 따라 상기 선택된 코드워드들 중 제2 코드워드를 선택하고, 상기 제2 코드워드에 포함된 데이터 블록들 중 제2 데이터 블록을 선택하고, 상기 제2 데이터 블록에 포함된 전체 비트들 중 상기 플립 개수의 비트들을 플립하는 플립 동작을 수행한 뒤 상기 디코더로 상기 제2 코드워드를 제공하고,
    상기 제어부는, 상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 제2 데이터 블록을 상기 제1 데이터 블록과 동일한 코드워드에 포함되지 않도록 선택하는, 에러 정정 회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는 상기 선택된 코드워드들 중 상기 제1 코드워드와 다른 방향의 코드워드를 선택하고, 상기 다른 방향의 코드워드와 상기 제1 코드워드에 공통으로 포함된 데이터 블록을 상기 제1 데이터 블록으로 선택하는 에러 정정 회로.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는, 상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 선택된 코드워드들 중에서 상기 제1 코드워드와 동일한 방향의 코드워드를 상기 제2 코드워드로 선택하는 에러 정정 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는, 상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 선택된 코드워드들 중에서 상기 제1 코드워드와 서로 다른 방향의 코드워드를 상기 제2 코드워드로 선택하는 에러 정정 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는, 상기 제1 코드워드에 대한 상기 디코딩 동작이 성공할 때, 상기 선택된 코드워드들 중에서 상기 제1 코드워드와 서로 다른 방향의 코드워드들을 선택하고, 상기 서로 다른 방향의 코드워드들 중에서 상기 제1 코드워드와 공통으로 상기 제1 데이터 블록을 포함하는 코드워드를 상기 제2 코드워드로 선택하는 에러 정정 회로.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는, 상기 데이터 청크에 대해 프리 디코딩 프로세스를 진행하고,
    상기 선택된 코드워드들은, 상기 프리 디코딩 프로세스에서 디코딩 동작에 실패한 코드워드들인 에러 정정 회로.
  9. 삭제
  10. 복수의 데이터 블록들을 포함하는 데이터 청크를 수신하되, 상기 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함되는, 단계;
    상기 데이터 청크에서 선택된 코드워드들 중 제1 코드워드를 선택하는 단계;
    상기 제1 코드워드에 포함된 데이터 블록들 중 제1 데이터 블록을 선택하는 단계;
    상기 제1 데이터 블록에 포함된 전체 비트들 중 플립 개수의 비트들을 플립하는 플립 동작을 수행한 뒤 상기 제1 코드워드에 대한 디코딩 동작을 수행하는 단계;
    상기 제1 코드워드에 대한 상기 디코딩 동작의 수행 결과에 따라 상기 선택된 코드워드들 중 제2 코드워드를 선택하는 단계; 및
    상기 제2 코드워드에 포함된 데이터 블록들 중 제2 데이터 블록을 선택하는 단계;
    상기 제2 데이터 블록에 포함된 전체 비트들 중 상기 플립 개수의 비트들을 플립하는 플립 동작을 수행한 뒤 상기 제2 코드워드에 대한 디코딩 동작을 수행하는 단계를 포함하되,
    상기 제2 데이터 블록을 선택하는 단계는, 상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 제2 데이터 블록을 상기 제1 데이터 블록과 동일한 코드워드에 포함되지 않도록 선택하는 단계를 포함하는, 에러 정정 회로의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1 데이터 블록을 선택하는 단계는,
    상기 선택된 코드워드들 중 상기 제1 코드워드와 다른 방향의 코드워드를 선택하고, 상기 다른 방향의 코드워드와 상기 제1 코드워드에 공통으로 포함된 데이터 블록을 상기 제1 데이터 블록으로 선택하는 단계를 포함하는 에러 정정 회로의 동작 방법.
  12. 삭제
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2 코드워드를 선택하는 단계는,
    상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 선택된 코드워드들 중에서 상기 제1 코드워드와 동일한 방향의 코드워드를 상기 제2 코드워드로 선택하는 단계를 포함하는 에러 정정 회로의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2 코드워드를 선택하는 단계는,
    상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 선택된 코드워드들 중에서 상기 제1 코드워드와 서로 다른 방향의 코드워드를 상기 제2 코드워드로 선택하는 단계를 포함하는 에러 정정 회로의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2 코드워드를 선택하는 단계는,
    상기 제1 코드워드에 대한 상기 디코딩 동작이 성공할 때, 상기 선택된 코드워드들 중에서 상기 제1 코드워드와 서로 다른 방향의 코드워드들을 선택하는 단계; 및
    상기 서로 다른 방향의 코드워드들 중에서, 상기 제1 코드워드와 공통으로 상기 제1 데이터 블록을 포함하는 코드워드를 상기 제2 코드워드로 선택하는 단계를 포함하는 에러 정정 회로의 동작 방법.
  16. 삭제
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 데이터 청크에 대해 프리 디코딩 프로세스를 진행하는 단계를 더 포함하되,
    상기 선택된 코드워드들은, 상기 프리 디코딩 프로세스에서 디코딩 동작에 실패한 코드워드들인 에러 정정 회로의 동작 방법.
  18. 삭제
  19. 복수의 데이터 블록들을 포함하는 데이터 청크를 리드하고 출력하도록 구성되되, 상기 데이터 블록들 각각은 제1 방향의 대응하는 코드워드 및 제2 방향의 대응하는 코드워드에 포함되는, 비휘발성 메모리 장치; 및
    제어부 및 상기 데이터 청크에서 상기 제어부에 의해 선택된 코드워드들에 대한 디코딩 동작을 수행하도록 구성된 디코더를 포함하는 에러 정정부를 포함하되,
    상기 제어부는, 상기 선택된 코드워드들 중 제1 코드워드를 선택하고, 상기 제1 코드워드에 포함된 데이터 블록들 중 제1 데이터 블록을 선택하고, 상기 제1 데이터 블록에 포함된 전체 비트들 중 플립 개수의 비트들을 플립하는 플립 동작을 수행한 뒤 상기 디코더로 상기 제1 코드워드를 제공하고,
    상기 제어부는, 상기 제1 코드워드에 대한 디코딩 동작의 수행 결과에 따라 상기 선택된 코드워드들 중 제2 코드워드를 선택하고, 상기 제2 코드워드에 포함된 데이터 블록들 중 제2 데이터 블록을 선택하고, 상기 제2 데이터 블록에 포함된 전체 비트들 중 상기 플립 개수의 비트들을 플립하는 플립 동작을 수행한 뒤 상기 디코더로 상기 제2 코드워드를 제공하고,
    상기 제어부는, 상기 제1 코드워드에 대한 상기 디코딩 동작이 실패할 때, 상기 제2 데이터 블록을 상기 제1 데이터 블록과 동일한 코드워드에 포함되지 않도록 선택하는, 데이터 저장 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제어부는 상기 선택된 코드워드들 중 상기 제1 코드워드와 다른 방향의 코드워드를 선택하고, 상기 다른 방향의 코드워드와 상기 제1 코드워드에 공통으로 포함된 데이터 블록을 상기 제1 데이터 블록으로 선택하는 데이터 저장 장치.
KR1020170105027A 2017-08-18 2017-08-18 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 KR102369313B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170105027A KR102369313B1 (ko) 2017-08-18 2017-08-18 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US15/909,021 US10511334B2 (en) 2017-08-18 2018-03-01 Error correction circuit, operating method thereof and data storage device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170105027A KR102369313B1 (ko) 2017-08-18 2017-08-18 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20190019730A KR20190019730A (ko) 2019-02-27
KR102369313B1 true KR102369313B1 (ko) 2022-03-03

Family

ID=65361481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170105027A KR102369313B1 (ko) 2017-08-18 2017-08-18 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치

Country Status (2)

Country Link
US (1) US10511334B2 (ko)
KR (1) KR102369313B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019728A (ko) * 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US10951239B2 (en) * 2018-02-20 2021-03-16 Micron Technology, Inc. Performing a decoding operation to simulate switching a bit of an identified set of bits of a data block

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170279467A1 (en) 2016-03-23 2017-09-28 SK Hynix Inc. Performance optimization in soft decoding of error correcting codes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117519B2 (en) * 2008-01-15 2012-02-14 Micron Technology, Inc. Memory apparatus and method using erasure error correction to reduce power consumption
US8468431B2 (en) * 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
KR101320684B1 (ko) 2011-11-18 2013-10-18 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
US8874995B2 (en) * 2012-02-02 2014-10-28 International Business Machines Corporation Partial-maximum distance separable (PMDS) erasure correcting codes for storage arrays
US10256842B2 (en) * 2016-03-03 2019-04-09 Intel Corporation Technologies for correcting flipped bits for an error correction decode process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170279467A1 (en) 2016-03-23 2017-09-28 SK Hynix Inc. Performance optimization in soft decoding of error correcting codes

Also Published As

Publication number Publication date
US20190056993A1 (en) 2019-02-21
KR20190019730A (ko) 2019-02-27
US10511334B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
US9898363B2 (en) Data storage device and operating method thereof
US8769378B2 (en) Controller, a method of operating the controller and a memory system
KR102347418B1 (ko) 데이터 처리 장치 및 그것의 동작 방법
US20170031751A1 (en) Data storage device and operating method thereof
US11184033B2 (en) Data storage device
US10114693B2 (en) Memory systems and electronic systems performing an adaptive error correction operation with pre-checked error rate, and methods of operating the memory systems
KR20220045343A (ko) 데이터 처리 시스템 내 데이터 전송에서 발생한 에러를 정정하는 장치 및 방법
CN110858128A (zh) 数据存储装置及其共享控制器中存储器的方法
US10484014B2 (en) Controller, semiconductor memory system and operating method thereof
KR20190019728A (ko) 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US9304851B2 (en) Decoding with log likelihood ratios stored in a controller
US20170018315A1 (en) Test system and test method
KR102369313B1 (ko) 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR102333140B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
US9954556B2 (en) Scheme to avoid miscorrection for turbo product codes
CN109508253B (zh) 错误校正电路、其操作方法以及包括其的数据存储装置
US10985781B2 (en) Error correction circuit, operating method thereof and data storage device including the same
US20230289083A1 (en) Memory device for effectively performing read operation, and operation method thereof
US11336296B2 (en) Controller and memory system having the controller
US12067254B2 (en) Low latency SSD read architecture with multi-level error correction codes (ECC)
KR102419922B1 (ko) 데이터 블록의 식별된 비트 세트에 추가 디코딩 연산 수행

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right