상기 목적을 달성하기 위한 본 발명에 따른 카오스 신호 발생장치는, 디지털 로직으로 구성되어 일정 주파수를 가지는 디지털 형태의 의사 랜덤신호를 발생시키는 PN 신호발생부; 일정 주파수의 클럭신호를 발생시키는 전압제어발진기; 상기 의사랜덤신호와 상기 클럭신호를 믹싱하여 카오스 신호를 생성하고 이를 출력하는 믹서부; 및 상기 믹서부로부터 출력된 카오스 신호를 원하는 대역의 카오스 신호로 필터링하여 출력하는 대역통과 필터부;를 포함한다.
여기서, 상기 PN 신호발생부는, N(N은 양수)개의 D-플립플롭과 게이트 수단을 포함하는 디지털 로직으로 구성되어 소정 비트수(2N-1개)의 의사 랜덤 신호를 발생시키는 것을 특징으로 한다.
여기서, 상기 D-플립플롭은, 짝수개의 인버터 및 스위치를 포함하여 인가되는 정형파 신호에 따라 입력된 신호를 위상 반전없이 출력시키는 것을 특징으로 한 다.
이때, 상기 스위치는, 제 1 및 제 2 MOSFET으로 구현되고, 상기 인버터와 연결되며, 각각의 게이트에는 클럭신호 및 상기 클럭신호의 반전된 신호가 인가되고, 각각의 바디 단자에는 각각 전원전압 및 접지가 연결되는 것을 특징으로 한다.
이때, 상기 제 1 MOSFET은 p 타입의 MOSFET이고, 상기 제 2 MOSFET은 n 타입의 MOSFET인 것을 특징으로 한다.
한편, 상기 게이트 수단은, N-1번째 D-플립플롭의 출력과 N번째 D-플립플롭의 출력을 인가받아 첫번째 D-플립플롭의 입력을 위한 신호를 발생시키는 것을 특징으로 한다.
이때, 상기 게이트 수단은, 익스클루시브-오아(Exclusive-OR ; 이하 "X-OR"라 함) 게이트로 구성되는 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 카오스 신호 발생방법은, a) 일정 주파수를 가지는 디지털 형태의 의사 랜덤신호를 발생시키는 단계; b) 일정 주파수의 클럭신호를 발생시키는 단계; c) 상기 a) 단계에서 발생된 의사 랜덤신호와 상기 b) 단계에서 발생된 클럭신호를 믹싱하여 카오스 신호를 생성하고 이를 출력하는 단계; 및 d) 상기 c) 단계로부터 출력된 카오스 신호를 원하는 대역의 카오스 신호로 필터링하여 출력하는 단계;를 포함한다.
여기서, 상기 a) 단계는, N(N은 양수)개의 D-플립플롭과 게이트 수단을 사용 하여 소정 비트수(2N-1개)의 의사 랜덤신호를 발생시키는 것을 특징으로 한다.
여기서, 상기 a) 단계에서의 D-플립플롭은, 짝수개의 인버터 및 스위치를 사용하여 인가되는 정형파 신호에 따라 입력된 신호를 위상 반전없이 출력시키는 것을 특징으로 한다.
이때, 상기 a) 단계에서의 스위치는, 제 1 및 제 2 MOSFET으로 구현되고, 상기 인버터와 연결되며, 각각의 게이트에는 클럭신호 및 상기 클럭신호의 반전된 신호가 인가되고, 각각의 바디 단자에는 각각 전원전압 및 접지가 연결되는 것을 특징으로 한다.
이때, 상기 제 1 MOSFET으로 p 타입의 MOSFET을 사용하고, 제 2 MOSFET으로 n 타입의 MOSFET을 사용하는 것을 특징으로 한다.
한편, 상기 a) 단계에서의 게이트 수단은, N-1번째 D-플립플롭의 출력과 N번째 D-플립플롭의 출력을 인가받아 첫번째 D-플립플롭의 입력을 위한 신호를 발생시키는 것을 특징으로 한다.
이때, 상기 a) 단계에서의 게이트 수단은, X-OR 게이트를 사용하는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체 적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 5는 본 발명의 일실시예에 따른 카오스 신호 발생장치의 블록도를 나타낸 것으로, 도 5에서 도시한 바와 같이, 본 발명은 PN 신호발생부(51), 전압제어발진기(52), 믹서부(53), 대역통과 필터부(54)를 포함하고 있다.
여기서, 상기 PN 신호발생부(51)는 디지털 로직으로 구성되어 일정 주파수를 가지는 디지털 형태의 의사 랜덤신호를 발생시킨다.
도 6은 본 발명에 포함되는 PN 신호발생부(51)의 구조도를 나타낸 것으로, 도 6에서 도시한 바와 같이, 상기 PN 신호발생부(51)는 N(N은 양수)개의 D-플립플롭(61)과 게이트 수단(62)을 포함하는 디지털 로직으로 구성되어 있으며, 상기 N개의 D-플립플롭(61)과 게이트 수단(62)을 이용하여 소정 비트수(2N-1개)의 의사 랜덤 신호를 발생시킨다.
상술한 바와 같이, 본 발명의 카오스 신호 발생장치는 공정변화에 민감하지 않은 디지털 로직 형태의 PN 신호발생부(51)를 이용함에 따라, 공정변화에도 안정적으로 카오스 신호를 발생시킬 수 있는 이점을 가지게 된다.
이때, 본 실시예는 15개의 D-플립플롭이 포함된 PN 신호발생부(51)를 이용해 구현하기로 하고, 이를 중심으로 이하 설명하기로 한다.
상기 D-플립플롭(61)은, 짝수개의 인버터 및 스위치를 포함하며, 인가되는 정형파 신호(clock)에 따라 입력된 신호(D)를 위상 반전없이 출력시킨다. 본 실시예에서는 2개의 인버터와 스위치로 구성되어 있으며, 이를 참고로 하여 이하 설명하기로 한다.
도 7a는 본 실시예의 D-플립플롭의 구조를 나타낸 구조도로서, 도 7a에서 도시한 바와 같이, 본 실시예의 D-플립플롭은 2개의 인버터(71)와 스위치(72)를 포함하고 있으며, 인버터(71)와 스위치(72)는 각각 연결되어 있다.
따라서, 본 실시예의 D-플립플롭은 2개의 인버터(71)를 사용하므로 인가된 입력신호(D)의 위상이 변하지 않게 되며, 이에 따라 입력신호(D)를 위상 반전없이 인버터(71) 출력단에 전달할 수 있게 된다.
도 7a를 참고로 하여 그 동작과정을 간단히 설명하면, 먼저 입력신호(D)가 인가될 경우 인버터(71)는 그 신호를 반전시켜 그 반전된 신호를 유지하고 있다가 스위치(72)가 턴 온 되었을 때, 그 반전된 신호를 뒤 단의 인버터(71)로 전달하며, 이때의 2개의 스위치(72)는 인가된 반전관계의 신호(clk, clkb)에 의해 서로 반대 위상에서 동작하게 된다.
도 7b는 D-플립플롭의 스위치 구조를 나타낸 구조도로서, 도 7b에서 도시한 바와 같이, 본 실시예의 스위치는 2개의 능동소자(72a, 72b)로 구현되는데, 각각의 능동소자(72a, 72b)는 게이트, 소스, 및 드레인을 구비한다.
따라서 상기 능동소자(72a, 72b)는 게이트 및 소스 간에 인가되는 전압의 크기 및 극성에 따라서, 드레인으로부터 소스로 또는 그 역으로 흐르는 전류의 크기 및 방향이 결정되는 특성을 갖는다.
이러한 능동소자로는 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET), 및 금속 반도체 전계 효과 트랜지스터(MESFET) 등이 있다.
어떤 능동소자는 게이트, 소스, 및 드레인 이외에 바디 단자를 더 구비하는 특성을 갖는다. 게이트 및 바디 단자 간에 인가되는 전압의 크기 및 극성에 따라서, 소스로부터 드레인으로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정되는 특성을 갖는다. 이러한 스위치로는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET) 등이 있다.
이하의 설명에서는 MOSFET을 중심으로 설명하고자 한다. 그러나, 본 발명은 MOSFET 뿐만 아니라 상기와 같은 특성을 가지는 모든 능동소자에 적용될 수 있다.
따라서, 비록 본 명세서에서는 MOSFET을 중심으로 설명하지만, 본 발명의 개념과 범위가 MOSFET으로 한정되는 것은 아니다.
앞서 설명한 바와 같이, 본 실시예의 스위치는 제 1 및 제 2 MOSFET(72a, 72b)로 구현되며, 각각의 게이트에는 클럭신호(clk) 및 상기 클럭신호(clk)의 반전된 신호(clkb)가 인가되고, 각각의 바디 단자에는 제 1 및 제 2 MOSFET(72a, 72b)의 안정적인 동작을 위하여 각각 전원전압(VDD) 및 접지를 연결한다.
이때, 본 실시예에서는 상기 제 1 MOSFET(72a)은 p 타입의 MOSFET이고, 상기 제 2 MOSFET(72b)은 n 타입의 MOSFET을 사용하기로 한다.
그러나, 이는 설명의 편의를 위한 것으로서 본 발명이 MOSFET의 특정 조합에 한정되는 것은 아니며, 다른 타입 또는 다른 조합의 MOSFET을 이용하여 실질적으로 동일한 동작을 하도록 구현할 수 있음은 당업자에게 자명하다.
도 7c는 스위치에 인가되는 반전관계의 클럭신호를 나타낸 그래프로서, 도 7c에서 도시한 바와 같이, 스위치에 인가되는 두 신호(clk, clkb)는 그 위상차가 180 ˚임을 확인할 수 있으며, n 타입의 MOSFET인 제 2 MOSFET(72b)의 경우 클럭신호가 로우(0V)일 때는 턴 오프 되며, 하이(1,8V)일 때는 턴 온 되어 입력단(IN)에 인가되는 신호를 출력단(OUT)으로 전달하게 된다.
한편, 도 6의 게이트 수단(62)은 14번째 D-플립플롭의 출력과 15번째 D-플립플롭의 출력을 인가받아 첫번째 D-플립플롭의 입력을 위한 신호(D)를 발생시키며, 본 실시예에서는 상기 게이트 수단(62)을 X-OR 게이트로 구현하도록 한다.
도 8은 본 실시예에 따른 X-OR 게이트의 블록도를 나타낸 것으로 4개의 낸드(NAND) 게이트와 버퍼로 구현된 NOT 게이트로 구성되어 있으며, 그 진리표는 다음의 표 1에 따른다.
한편, 도 5의 전압제어발진기(52)는 일정 주파수의 클럭신호를 발생시켜 도 5의 PN 신호발생부(51)에서 발생되는 의사랜덤신호의 주파수를 시프트(shift)시키며, 도 5의 믹서부(53)는 도 5의 PN 신호발생부(51)에서 발생된 의사랜덤신호와 상기 클럭신호를 믹싱하여 카오스 신호를 생성하고 이를 출력한다.
또한, 도 5의 대역통과 필터부(54)는 상기 믹서부(53)로부터 출력된 카오스 신호를 원하는 대역의 카오스 신호로 필터링하여 출력하는데, 본 실시예는 UWB가 이용되는 통신 시스템에 주로 적용되므로, 대략 3 GHz 내지 5 GHz 정도의 주파수를 가진 카오스 신호로 필터링하여 출력한다.
도 9a 내지 도 9f는 본 발명에서 발생되는 출력전압파형 및 스펙트럼의 시뮬레이션 결과를 나타낸 그래프로서, 이때, 도 5의 PN 신호발생부(51)에서 발생된 의사랜덤신호의 주파수는 1㎓, 도 5의 전압제어발진기(52)에 발생되는 클럭신호의 주파수는 4㎓가 되도록 시뮬레이션한다.
도 9a 및 도 9b는 D-플립플롭에서의 출력전압 파형 및 주파수 스펙트럼을 나타낸 것으로, 도 9a에 도시한 바와 같이, D-플립플롭에서 발생되는 전압파형은 시간에 따라 0(전압 0V)과 1(전압 1.8V)이 혼합된 불규칙한 파형을 나타내고 있으며, 도 9b에서 도시한 바와 같이, 주파수 스펙트럼이 1㎓ 까지 분포하고 있음을 확인할 수 있다.
따라서, 이와 같은 시뮬레이션 결과를 통해 각각의 D-플립플롭에서는 불규칙한 데이터(random data)가 발생되고 있음을 확인할 수 있다.
도 9c와 도 9d는 X-OR 게이트에서의 출력전압 파형 및 주파수 스펙트럼을 나타낸 것으로, 앞서 설명한 D-플립플롭과 마찬가지로 X-OR 게이트에서도 불규칙한 데이터(random data)가 발생되고 있음을 확인할 수 있으며, 상기 데이터는 도 5의 믹서부(53)의 입력으로 인가된다.
도 9e는 도 5의 전압제어발진기에 발생된 클럭신호의 주파수 스펙트럼을 나타낸 것으로서 국부 발진 주파수(Local Oscillator) 4㎓를 발생시키고 있음을 확인할 수 있다.
도 9f는 본 발명에서 최종적으로 발생되는 카오스 신호의 주파수 스펙트럼을 나타낸 것으로서, 도 9f에서 도시한 바와 같이, UWB 통신 시스템에서 요구되는 3 GHz에서 5 GHz까지 약 2 GHz 대역의 카오스 신호가 발생됨을 알 수 있다.
한편, 도 10은 본 발명의 일실시예에 따른 카오스 신호 발생방법의 흐름도를 나타낸 것으로서, 도 10에서 도시한 바와 같이, 본 발명의 카오스 신호 발생방법은 크게 4단계로 나눌 수 있다.
먼저, 일정 주파수를 가지는 디지털 형태의 의사 랜덤신호를 발생시킨다(S101).
그 다음, 일정 주파수의 클럭신호를 발생시킨다(S102).
그 다음, 상기 S101 단계에서 발생된 의사 랜덤신호와 상기 S102 단계에서 발생된 클럭신호를 믹싱하여 카오스 신호를 생성하고 이를 출력한다(S103).
마지막으로, 상기 S103 단계로부터 출력된 카오스 신호를 원하는 대역(3 GHz에서 5 GHz)의 카오스 신호로 필터링하여 출력한다(S104).
이상에서 설명한 본 발명의 바람직한 일실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.