JP3036698B1 - 物理乱数生成方法及び装置 - Google Patents
物理乱数生成方法及び装置Info
- Publication number
- JP3036698B1 JP3036698B1 JP10367049A JP36704998A JP3036698B1 JP 3036698 B1 JP3036698 B1 JP 3036698B1 JP 10367049 A JP10367049 A JP 10367049A JP 36704998 A JP36704998 A JP 36704998A JP 3036698 B1 JP3036698 B1 JP 3036698B1
- Authority
- JP
- Japan
- Prior art keywords
- random number
- output
- circuit
- data
- chaos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【要約】
【課題】 隣り合う乱数間の相関の小さい乱数を高速に
生成し、且つ乱数発生源の正常動作の検査を簡略化す
る。 【解決手段】 乱数発生源にカオス生成回路１１０を使
用し、その出力をＡ／Ｄ変換回路を介してデジタル乱数
とし、データ圧縮回路１３０によりデータを圧縮すると
ともに、データ間の相関をなくする。圧縮したデータの
必要ビット数を読み出すことにより乱数を高速に生成す
る。Ａ／Ｄ変換回路の出力のカオスの判断を行うことに
より検査を簡略化する。
生成し、且つ乱数発生源の正常動作の検査を簡略化す
る。 【解決手段】 乱数発生源にカオス生成回路１１０を使
用し、その出力をＡ／Ｄ変換回路を介してデジタル乱数
とし、データ圧縮回路１３０によりデータを圧縮すると
ともに、データ間の相関をなくする。圧縮したデータの
必要ビット数を読み出すことにより乱数を高速に生成す
る。Ａ／Ｄ変換回路の出力のカオスの判断を行うことに
より検査を簡略化する。
Description
【０００１】
【発明の属する技術分野】本発明は、カオスを用いた物
理乱数発生方法及び装置に関し、特に、検査が容易で高
速な乱数発生が可能な乱数発生方法及び装置に関する。
理乱数発生方法及び装置に関し、特に、検査が容易で高
速な乱数発生が可能な乱数発生方法及び装置に関する。
【０００２】
【従来の技術】従来、熱雑音や放射線元素にもとづく乱
数生成方法として、物理乱数を利用することが知られて
いる。図２は、熱雑音にもとづく従来の物理乱数生成装
置の基本構成を示す機能ブロック図である。同図におい
て、増幅回路２１０は、回路内部の熱雑音を増幅して、
得られた信号をアナログ値の乱数として出力する。Ａ／
Ｄ変換回路２２０は、入力端子２５１からクロックパル
スが供給されるごとに、増幅回路２１０が出力するアナ
ログ値の乱数をディジタル信号のビットデータに変換
し、変換して得られたビットデータを出力する。シフト
レジスタ２３０は、ｍ段のシフトレジスタであり、入力
端子２５１からクロックパルスが供給されるごとに、保
存されたｍビットを右方向にシフト（最右端のビットは
廃棄）し、ｍビットの最左端にＡ／Ｄ変換回路２２０の
出力を保存する。排他的論理和回路２４０は、シフトレ
ジスタ２３０に保存されたｍビットの排他的論理和を計
算して、計算結果を乱数として出力端子２５４から出力
する。
数生成方法として、物理乱数を利用することが知られて
いる。図２は、熱雑音にもとづく従来の物理乱数生成装
置の基本構成を示す機能ブロック図である。同図におい
て、増幅回路２１０は、回路内部の熱雑音を増幅して、
得られた信号をアナログ値の乱数として出力する。Ａ／
Ｄ変換回路２２０は、入力端子２５１からクロックパル
スが供給されるごとに、増幅回路２１０が出力するアナ
ログ値の乱数をディジタル信号のビットデータに変換
し、変換して得られたビットデータを出力する。シフト
レジスタ２３０は、ｍ段のシフトレジスタであり、入力
端子２５１からクロックパルスが供給されるごとに、保
存されたｍビットを右方向にシフト（最右端のビットは
廃棄）し、ｍビットの最左端にＡ／Ｄ変換回路２２０の
出力を保存する。排他的論理和回路２４０は、シフトレ
ジスタ２３０に保存されたｍビットの排他的論理和を計
算して、計算結果を乱数として出力端子２５４から出力
する。
【０００３】シフトレジスタ２３０の段数ｍを増やせ
ば、Ａ／Ｄ変換回路２２０が”０”と”１”を等確率で
出力しなくとも、出力端子２５４からは”０”と”１”
が等確率で出力されることが知られている。なお、従来
の物理乱数生成装置については、例えば岡本栄司著「暗
号理論入門」（共立出版１９９３年）に詳しい解説があ
る。
ば、Ａ／Ｄ変換回路２２０が”０”と”１”を等確率で
出力しなくとも、出力端子２５４からは”０”と”１”
が等確率で出力されることが知られている。なお、従来
の物理乱数生成装置については、例えば岡本栄司著「暗
号理論入門」（共立出版１９９３年）に詳しい解説があ
る。
【０００４】
【発明が解決しようとする課題】従来の物理乱数生成装
置においては、ある時刻と次の時刻（注：クロックパル
スで測った時刻）において出力される乱数の間の相関を
無くすために、クロックパルスを入力する間隔を十分に
長くする必要があるという問題があった。このため、従
来の物理乱数生成装置は、乱数を高速に生成することが
できなかった。
置においては、ある時刻と次の時刻（注：クロックパル
スで測った時刻）において出力される乱数の間の相関を
無くすために、クロックパルスを入力する間隔を十分に
長くする必要があるという問題があった。このため、従
来の物理乱数生成装置は、乱数を高速に生成することが
できなかった。
【０００５】また、従来の物理乱数生成装置において
は、増幅回路２１０が正常に動作しているかどうかを検
査することが難しいという問題があった。これは、Ａ／
Ｄ変換回路２２０が出力する乱数データが乱数であるこ
とを検定するには、様々な検定を行わなければならない
からである。
は、増幅回路２１０が正常に動作しているかどうかを検
査することが難しいという問題があった。これは、Ａ／
Ｄ変換回路２２０が出力する乱数データが乱数であるこ
とを検定するには、様々な検定を行わなければならない
からである。
【０００６】本発明の目的は、隣り合う乱数データ間の
相関の小さい乱数を高速に生成し、且つ乱数発生源等の
正常動作の検査を簡略化できるようにした物理乱数生成
方法及び装置を提供することにある。
相関の小さい乱数を高速に生成し、且つ乱数発生源等の
正常動作の検査を簡略化できるようにした物理乱数生成
方法及び装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の物理乱数生成方
法は、乱数発生源にカオス生成回路を使用し、前記カオ
ス生成回路の出力のＡ／Ｄ変換を行ってデジタル乱数と
し、前記デジタル乱数のデータ圧縮を行ってデータ間の
相関をなくし、各圧縮データの必要ビット数を読み出し
て乱数を発生し、Ａ／Ｄ変換回路の出力のカオスの判断
により乱数発生源の検査を可能とすることを特徴とす
る。
法は、乱数発生源にカオス生成回路を使用し、前記カオ
ス生成回路の出力のＡ／Ｄ変換を行ってデジタル乱数と
し、前記デジタル乱数のデータ圧縮を行ってデータ間の
相関をなくし、各圧縮データの必要ビット数を読み出し
て乱数を発生し、Ａ／Ｄ変換回路の出力のカオスの判断
により乱数発生源の検査を可能とすることを特徴とす
る。
【０００８】本発明の物理乱数生成装置は、カオスにも
とづいて生成されたアナログ値の乱数を出力するカオス
生成回路と、前記カオス生成回路の出力のアナログ値の
乱数をディジタル値に変換するＡ／Ｄ変換回路と、前記
Ａ／Ｄ変換回路が出力するディジタル値の乱数の系列に
対してデータ圧縮を施して圧縮データを出力するデータ
圧縮回路と、データ圧縮回路が出力する圧縮データを蓄
積するとともに、クロックパルスの入力毎に蓄積された
データから予め決められたビット数を順次読み出して乱
数として出力するバッファとを有することを特徴とす
る。また、前記データ圧縮回路は、ハフマン符号又は算
術符号等の可逆変換可能な符号への変換によりデータ圧
縮を行うことを特徴とする。
とづいて生成されたアナログ値の乱数を出力するカオス
生成回路と、前記カオス生成回路の出力のアナログ値の
乱数をディジタル値に変換するＡ／Ｄ変換回路と、前記
Ａ／Ｄ変換回路が出力するディジタル値の乱数の系列に
対してデータ圧縮を施して圧縮データを出力するデータ
圧縮回路と、データ圧縮回路が出力する圧縮データを蓄
積するとともに、クロックパルスの入力毎に蓄積された
データから予め決められたビット数を順次読み出して乱
数として出力するバッファとを有することを特徴とす
る。また、前記データ圧縮回路は、ハフマン符号又は算
術符号等の可逆変換可能な符号への変換によりデータ圧
縮を行うことを特徴とする。
【０００９】具体的には、カオスにもとづいて生成され
たアナログ値の乱数を出力するカオス生成回路（１１
０）と、カオス生成回路（１１０）が出力するアナログ
値の乱数をディジタル値に変換するＡ／Ｄ変換回路（１
２０）と、Ａ／Ｄ変換回路（１２０）が出力するディジ
タル値の乱数の系列に対してデータ圧縮を施して圧縮デ
ータを出力するデータ圧縮回路（１３０）と、データ圧
縮回路（１３０）が出力する圧縮データを蓄積するとと
もに、入力端子（１５１）からクロックパルスが１個入
力されるごとに、蓄積されたデータから予め決められた
ビット数を取り出して出力するバッファ（１４０）と、
から構成され、入力端子（１５１）からクロックパルス
が供給されるごとに、バッファの出力を乱数として出力
端子（１５４）から出力することを特徴とする。
たアナログ値の乱数を出力するカオス生成回路（１１
０）と、カオス生成回路（１１０）が出力するアナログ
値の乱数をディジタル値に変換するＡ／Ｄ変換回路（１
２０）と、Ａ／Ｄ変換回路（１２０）が出力するディジ
タル値の乱数の系列に対してデータ圧縮を施して圧縮デ
ータを出力するデータ圧縮回路（１３０）と、データ圧
縮回路（１３０）が出力する圧縮データを蓄積するとと
もに、入力端子（１５１）からクロックパルスが１個入
力されるごとに、蓄積されたデータから予め決められた
ビット数を取り出して出力するバッファ（１４０）と、
から構成され、入力端子（１５１）からクロックパルス
が供給されるごとに、バッファの出力を乱数として出力
端子（１５４）から出力することを特徴とする。
【００１０】（作用）乱数発生源にカオス生成回路を使
用することにより、カオスの相関性を利用して乱数発生
源の正常動作の検査を簡略化し、カオス生成回路の出力
のＡ／Ｄ変換データのデータ圧縮を行って相関をなく
し、圧縮データの必要ビット数を読み出すことにより乱
数を高速生成することを可能とする。
用することにより、カオスの相関性を利用して乱数発生
源の正常動作の検査を簡略化し、カオス生成回路の出力
のＡ／Ｄ変換データのデータ圧縮を行って相関をなく
し、圧縮データの必要ビット数を読み出すことにより乱
数を高速生成することを可能とする。
【００１１】
【発明の実施の形態】図１は、本発明の一実施の形態の
基本構成を示す機能ブロック図である。同図において、
カオス生成回路１１０は、非線形回路等を使用しカオス
にもとづいてアナログ値の乱数を生成して出力する。Ａ
／Ｄ変換回路１２０は、入力端子１５１からクロックパ
ルスが供給されるごとに、カオス生成回路１１０の出力
したアナログ値の乱数をディジタル値に変換し、変換し
て得られた例えば２進のディジタル値の乱数を出力す
る。
基本構成を示す機能ブロック図である。同図において、
カオス生成回路１１０は、非線形回路等を使用しカオス
にもとづいてアナログ値の乱数を生成して出力する。Ａ
／Ｄ変換回路１２０は、入力端子１５１からクロックパ
ルスが供給されるごとに、カオス生成回路１１０の出力
したアナログ値の乱数をディジタル値に変換し、変換し
て得られた例えば２進のディジタル値の乱数を出力す
る。
【００１２】データ圧縮回路１３０は、Ａ／Ｄ変換回路
１２０が出力するディジタル値の乱数の系列に対してハ
フマン符号や算術符号等で定義されるような可逆変換可
能なデータ変換により無歪みデータ圧縮を施し、入力端
子１５１からクロックパルスが供給されるごとに、生成
された圧縮データを出力する。
１２０が出力するディジタル値の乱数の系列に対してハ
フマン符号や算術符号等で定義されるような可逆変換可
能なデータ変換により無歪みデータ圧縮を施し、入力端
子１５１からクロックパルスが供給されるごとに、生成
された圧縮データを出力する。
【００１３】バッファ１４０は、入力端子１５１からク
ロックパルスが供給されるごとに、データ圧縮回路１３
０が出力した圧縮データを蓄積するとともに、蓄積され
たデータから予め決められたビット数を順次取り出して
出力し、バッファの出力が乱数として出力端子１５４か
ら出力される。
ロックパルスが供給されるごとに、データ圧縮回路１３
０が出力した圧縮データを蓄積するとともに、蓄積され
たデータから予め決められたビット数を順次取り出して
出力し、バッファの出力が乱数として出力端子１５４か
ら出力される。
【００１４】なお、Ａ／Ｄ変換回路１２０の出力は、検
査用の出力端子１５２からも出力される。また、バッフ
ァ１４０は、蓄積された圧縮データのビット数が乱数と
して出力される予め決められた前記ビット数よりも少な
いことがあり、この場合には、出力端子１５３からビッ
ト数の不足を表す信号”０”を出力し、蓄積された圧縮
データのビット数が予め決められたビット数以上の場合
には、出力端子１５３から”１”を出力する。
査用の出力端子１５２からも出力される。また、バッフ
ァ１４０は、蓄積された圧縮データのビット数が乱数と
して出力される予め決められた前記ビット数よりも少な
いことがあり、この場合には、出力端子１５３からビッ
ト数の不足を表す信号”０”を出力し、蓄積された圧縮
データのビット数が予め決められたビット数以上の場合
には、出力端子１５３から”１”を出力する。
【００１５】本実施の形態の物理乱数生成装置は、無歪
みデータ圧縮によりデータの冗長度を無くすことがで
き、出力端子１５３から”１”が出力されている場合に
は、クロックパルスが１個入力されるごとに、出力端子
１５４から乱数が出力される。ただし、出力端子１５３
から”０”が出力されている場合には、バッファ１４０
に蓄積されている圧縮データの量が乱数として出力すべ
きデータ量に満たない。このため、物理乱数生成装置の
使用者は、出力端子１５３から”０”が出力された場合
には、出力端子１５３から”１”が出力されるまで、入
力端子１５１にクロックパルスを供給するとともに、出
力端子１５４から出力されるデータを乱数として使用し
ないようにする。
みデータ圧縮によりデータの冗長度を無くすことがで
き、出力端子１５３から”１”が出力されている場合に
は、クロックパルスが１個入力されるごとに、出力端子
１５４から乱数が出力される。ただし、出力端子１５３
から”０”が出力されている場合には、バッファ１４０
に蓄積されている圧縮データの量が乱数として出力すべ
きデータ量に満たない。このため、物理乱数生成装置の
使用者は、出力端子１５３から”０”が出力された場合
には、出力端子１５３から”１”が出力されるまで、入
力端子１５１にクロックパルスを供給するとともに、出
力端子１５４から出力されるデータを乱数として使用し
ないようにする。
【００１６】なお、物理乱数生成装置を大量生産する場
合等に、製造過程の検査工程において検査用の出力端子
１５２を使用し、出力されるデータ系列がカオスか否か
の検査を行う。出力端子１５２から出力されるデータ系
列がカオスで無い場合には、製造された物理乱数生成装
置は不良品として処理される。
合等に、製造過程の検査工程において検査用の出力端子
１５２を使用し、出力されるデータ系列がカオスか否か
の検査を行う。出力端子１５２から出力されるデータ系
列がカオスで無い場合には、製造された物理乱数生成装
置は不良品として処理される。
【００１７】
【発明の効果】従来の物理乱数発生装置においては、乱
数系列が乱数か否かを判定するためには様々な検定を行
う必要があったが、本発明によれば、出力端子から出力
されるデータ系列がカオスであるか否かの検査を行うこ
とにより、カオス生成回路が正常に機能しているか否か
が確認できるから、装置の検査を容易に行うことができ
る。
数系列が乱数か否かを判定するためには様々な検定を行
う必要があったが、本発明によれば、出力端子から出力
されるデータ系列がカオスであるか否かの検査を行うこ
とにより、カオス生成回路が正常に機能しているか否か
が確認できるから、装置の検査を容易に行うことができ
る。
【００１８】また、従来の物理乱数生成装置において
は、ある時刻と次の時刻（注：クロックパルスで測った
時刻）において出力される乱数の間の相関を無くすため
に、クロックパルスを入力する間隔を十分に長くする必
要があったが、本発明においては、データ圧縮回路によ
って無歪みデータ圧縮が行われ乱数の間のデータの冗長
度を無くすことができ、相関が取り除かれるのでサンプ
ル間隔を長くする必要が無くなり、乱数を高速に生成す
ることが可能となる。
は、ある時刻と次の時刻（注：クロックパルスで測った
時刻）において出力される乱数の間の相関を無くすため
に、クロックパルスを入力する間隔を十分に長くする必
要があったが、本発明においては、データ圧縮回路によ
って無歪みデータ圧縮が行われ乱数の間のデータの冗長
度を無くすことができ、相関が取り除かれるのでサンプ
ル間隔を長くする必要が無くなり、乱数を高速に生成す
ることが可能となる。
【図１】本発明の物理乱数生成方法及び装置の一実施の
形態を示す図である。
形態を示す図である。
【図２】従来の乱数生成装置を示す図である。
１１０ カオス生成回路 １２０、２２０ Ａ／Ｄ変換回路 １３０ データ圧縮回路 １４０ バッファ １５１、２５１ クロック入力端子 １５４、２５４ 乱数出力端子 １５３ 出力端子 ２１０ 増幅回路 ２３０ シフトレジスタ ２４０ 排他的論理回路
Claims (4)
- 【請求項１】 乱数発生源にアナログ値の乱数を発生す
るカオス生成回路を使用し、前記カオス生成回路の出力
のＡ／Ｄ変換を行ってデジタル乱数とし、前記デジタル
乱数のデータ圧縮を行ってデータ間の相関をなくし、各
圧縮データから必要ビット数を読み出して乱数を発生す
るとともに、Ａ／Ｄ変換回路の出力のカオスの判断によ
り乱数発生源の検査を行うことを可能としたことを特徴
とする物理乱数生成方法。 - 【請求項２】 カオスにもとづいて生成されたアナログ
値の乱数を出力するカオス生成回路と、前記カオス生成
回路の出力のアナログ値の乱数をディジタル値に変換す
るＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路が出力するデ
ィジタル値の乱数の系列に対してデータ圧縮を施して圧
縮データを出力するデータ圧縮回路と、データ圧縮回路
が出力する圧縮データを蓄積するとともに、蓄積された
各圧縮データから予め決められたビット数を順次読み出
して乱数として出力するバッファとを有することを特徴
とする物理乱数生成装置。 - 【請求項３】 前記データ圧縮回路は、可逆変換可能な
符号への変換によりデータ圧縮を行うことを特徴とする
請求項２記載の物理乱数生成装置。 - 【請求項４】 前記可逆変換可能な符号としてハフマン
符号又は算術符号を用いることを特徴とする前記請求項
３記載の物理乱数生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10367049A JP3036698B1 (ja) | 1998-12-24 | 1998-12-24 | 物理乱数生成方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10367049A JP3036698B1 (ja) | 1998-12-24 | 1998-12-24 | 物理乱数生成方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3036698B1 true JP3036698B1 (ja) | 2000-04-24 |
| JP2000194537A JP2000194537A (ja) | 2000-07-14 |
Family
ID=18488339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10367049A Expired - Lifetime JP3036698B1 (ja) | 1998-12-24 | 1998-12-24 | 物理乱数生成方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036698B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2888350A1 (fr) * | 2005-07-05 | 2007-01-12 | St Microelectronics Sa | Generation de nombres de facon non deterministe |
| KR100738394B1 (ko) | 2006-08-14 | 2007-07-12 | 삼성전기주식회사 | 카오스 신호 발생장치 및 그 발생방법 |
| JP2014075082A (ja) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | 乱数生成器および乱数生成方法 |
-
1998
- 1998-12-24 JP JP10367049A patent/JP3036698B1/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000194537A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3709157B1 (en) | Random number generator | |
| JP2945317B2 (ja) | Ａ／ｄ変換器の変換特性テスト回路とその方法 | |
| KR920005171A (ko) | 테스트 모드 진입을 위한 연속적으로 클럭크된 호출 코드들을 가진 반도체 메모리 | |
| JP4094570B2 (ja) | 乱数検査回路、乱数生成回路、半導体集積装置、ｉｃカードおよび情報端末機器 | |
| US7079060B2 (en) | Test circuit for evaluating characteristic of analog signal of device | |
| JP3036698B1 (ja) | 物理乱数生成方法及び装置 | |
| KR920022138A (ko) | 최대 가능성 시퀀스 메트릭 계산기 | |
| ATE311654T1 (de) | Erzeugung von amplitudenstufen für einen bitdetektor mit partiellen wiedergabe und höchster wahrscheinlichkeit (prml) | |
| JPH04247704A (ja) | 雑音発生装置 | |
| JP3156152B2 (ja) | 振幅確率分布測定装置 | |
| US20050278400A1 (en) | Test data compression and decompression method using zero-detected run-length code in system-on-chip | |
| CN102378960A (zh) | 半导体集成电路和指数计算方法 | |
| JP2826452B2 (ja) | 波形記憶装置 | |
| JP4837549B2 (ja) | 物理乱数発生器および物理乱数発生装置 | |
| JP3087928B2 (ja) | 試験装置 | |
| SU1264116A1 (ru) | Устройство прогнозировани работоспособности радиоэлектронной аппаратуры | |
| JPH03117209A (ja) | デジタルガウス性雑音信号発生装置 | |
| JP2001290634A (ja) | 物理乱数発生装置及び物理乱数発生方法 | |
| JPH11195987A (ja) | グリッチノイズの検査方法および装置ならびに記録媒体 | |
| JP2002245963A (ja) | 飛行時間型質量分析装置用データ収集方法及び装置 | |
| KR20100023468A (ko) | 다채널 신호의 데이터 획득 시스템 | |
| JPH1082802A (ja) | 波形記憶装置 | |
| US5204833A (en) | Method and apparatus for recording waveform | |
| JP3986747B2 (ja) | 飛行時間型質量分析装置用データ収集方法及び装置並びにデータ処理方法及び装置 | |
| RU2065202C1 (ru) | Устройство для контроля цифровых блоков |