JP2001290634A

JP2001290634A - 物理乱数発生装置及び物理乱数発生方法

Info

Publication number: JP2001290634A
Application number: JP2000102545A
Authority: JP
Inventors: Ryuji Kondo; 隆二近藤
Original assignee: Fujifilm Microdevices Co Ltd; Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp; Fujifilm Microdevices Co Ltd
Priority date: 2000-04-04
Filing date: 2000-04-04
Publication date: 2001-10-19

Abstract

(57)【要約】【課題】物理乱数発生装置の高速処理を図る。【解決手段】物理乱数信号Ｓ１を発生する物理乱数発
生部１と、多数の乱数信号を含む乱数信号群を記憶する
記憶部１１と、物理乱数信号Ｓ１と乱数信号群Ｓ４に含
まれる複数の乱数信号の各々との間で演算処理を行い、
演算処理の結果として得られた新たな乱数信号群Ｓ６を
出力する信号処理部５とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、物理乱数発生技術
に関し、特に高速信号処理に適した物理乱数発生装置に
関する。

【０００２】

【従来の技術】一般的に、乱数発生装置としては、物理
乱数発生装置と疑似乱数発生装置とが用いられる。

【０００３】疑似乱数発生装置は、回路的な工夫により
乱数を発生させる装置である。信号発生速度は、必要に
応じて高く設計することができる。

【０００４】物理乱数発生装置は、白色雑音などの物理
的な乱数発生源を用いて乱数を発生させる装置である。

【０００５】

【発明が解決しようとする課題】物理乱数発生装置に用
いられる物理乱数発生素子は、白色雑音を乱数の発生源
として用いるため、原理的に信号の振幅が小さい。実用
的なレベルまで信号電圧の増幅を行う必要がある。

【０００６】図６に、一般的な物理乱数発生装置の概略
的な構成を示す。

【０００７】図６に示すように、物理乱数発生装置Ｘ
は、物理乱数発生素子１０１と、物理乱数発生素子１０
１からの信号を受けて信号を増幅する信号増幅部１０３
と、信号増幅部１０３からの信号を受けて、例えばパー
ソナルコンピュータなどの情報処理装置（以下「ＰＣ」
と称する。）が受け取り可能な信号に変換するための信
号処理を行い、ＰＣに出力する信号処理部１０５とを含
む。

【０００８】物理乱数発生装置Ｘを用いて発生させた乱
数信号をＰＣ１０７に転送する際の転送速度は、基本的
に物理乱数発生素子を増幅した際の信号周波数によって
決まる。この信号周波数は、高度の乱数性を確保しよう
とするとあまり高くすることができない。乱数発生周波
数は一般的に遅くなる。

【０００９】物理乱数発生装置ＸからＰＣ１０７への乱
数信号の転送速度が遅いと、この乱数信号を読むための
時間が長くなり、最終的なデータ処理（暗号処理など）
に要する時間が長くなるばかりでなく、転送期間にはＰ
Ｃ１０７の他の機能を有効に使うことができないという
問題点が生じていた。

【００１０】本発明の目的は、物理乱数信号を高速に発
生できる物理乱数発生装置を提供することである。

【００１１】

【課題を解決するための手段】本発明の一観点によれ
ば、物理乱数信号を発生する物理乱数発生部と、多数の
乱数信号を含む乱数信号群を記憶する記憶部と、前記物
理乱数信号と前記乱数信号群に含まれる複数の乱数信号
の各々との間で演算処理を行い、演算処理の結果として
得られた新たな乱数信号群を出力する信号処理部とを含
む物理乱数発生装置が提供される。

【００１２】本発明の他の観点によれば、物理乱数信号
を発生する物理乱数発生部と、前記物理乱数信号を含む
多数の乱数信号で構成される乱数信号群を記憶する記憶
部と、前記乱数信号群に含まれる複数の乱数信号の各々
との間で演算処理を行い、演算処理の結果として得られ
た新たな乱数信号群を出力する信号処理部とを含む物理
乱数発生装置が提供される。

【００１３】本発明のさらに他の観点によれば、（ａ）
物理乱数発生部から出力される物理乱数信号と、記憶部
から読み出された乱数信号群に含まれる複数の乱数信号
の各々との間で演算処理を行う工程と、（ｂ）演算処理
の結果として得られた新たな乱数信号群を出力する工程
とを含む物理乱数発生方法が提供される。

【００１４】本発明のさらに別の観点によれば、（ｘ）
物理乱数発生部から出力される物理乱数信号を含む多数
の乱数信号で構成される乱数信号群を記憶する工程と、
（ｙ）前記乱数信号群に含まれる複数の乱数信号間で演
算処理を行い、演算処理の結果として得られた新たな乱
数信号群を出力する工程とを含む物理乱数発生方法が提
供される。

【００１５】

【発明の実施の形態】本発明の実施の形態について説明
する前に、発明者が行った考察について説明する。

【００１６】物理乱数発生装置内に、乱数信号に対応す
るデータを多数記憶しておくことができる記憶部を設け
れば、ＰＣからの乱数信号の転送要求に対応して記憶部
に記憶されている多数の乱数信号データを読み出すこと
ができる。

【００１７】ＰＣからの乱数信号データの転送が要求さ
れると、例えば、物理乱数発生素子から新たに出力され
る比較的低速の第１乱数信号の伝達に対応して、記憶部
に記憶されている多数の乱数信号を含むｎ（ｎは２以上
の自然数）個のデータよりなる第２乱数信号群が読み出
される。第１乱数信号と第２乱数信号群中の各乱数信号
とを用いて比較的簡単な演算処理を行うことにより、第
２乱数信号群に含まれる乱数信号の数に対応する新たな
第３乱数信号群を形成することができる。

【００１８】新たな第３乱数信号群を、信号処理部にお
いてＰＣが受け取ることができるようにフォーマット
し、第３乱数信号群に含まれる乱数信号を順次ＰＣへ転
送する。

【００１９】記憶部に記憶されている第２乱数信号群中
の乱数信号の数ｎを多くすれば、１つの第１乱数信号に
対応してそのｎ倍の乱数信号を含む第３乱数信号群をＰ
Ｃに伝達することができる。要するに、乱数信号データ
のＰＣへの転送速度を実質的に向上させることができ
る。

【００２０】記憶部に記憶される乱数信号群は、第１乱
数信号と第２乱数信号群に含まれる各乱数信号との演算
が行われるたびに、新たに形成された第３乱数信号群の
乱数信号に置き換えられる。従って、ＰＣに転送される
データの乱数性を維持することができる。

【００２１】尚、当初から記憶部に記憶されている乱数
信号データは、物理乱数発生素子から発生した乱数信号
のデータを蓄積しておくことにより形成することもでき
るし、別途形成した乱数信号データを用いても良い。

【００２２】物理乱数発生素子から新たに出力される乱
数信号と記憶部に記憶されている乱数データとの間の演
算を行う代わりに、記憶部に既に記憶されている乱数信
号同士の演算を行っても良い。

【００２３】上記の考察に基づき、以下に本発明による
乱数発生装置の実施例について図面を参照して説明す
る。

【００２４】まず、第１実施例による物理乱数発生装置
は、物理乱数発生素子から出力された第１乱数信号と記
憶部から読み出される第２乱数信号群中の各乱数信号と
を演算し、得られた第３乱数信号を順次ＰＣに転送する
とともに、演算の結果として得られた第３乱数信号を記
憶部に戻して、古いデータと置き換えることにより乱数
信号データを更新して記憶させるものである。

【００２５】図１に、第１実施例による物理乱数発生装
置の機能ブロック図を示す。

【００２６】図１に示すように、物理乱数発生装置Ｙ
は、物理乱数発生源１と、物理乱数発生源１からの信号
を増幅する信号増幅部３と、信号の演算及びフォーマッ
ト化を行う信号処理部５と、乱数信号を記憶する記憶部
１１とを含む。

【００２７】物理乱数発生装置Ｙは、ＰＣ７と接続され
る。

【００２８】上記の各構成要素についてより具体的に説
明する。但し、各構成要素は例示であり限定的なもので
はない。

【００２９】物理乱数発生源１は、例えば、アバランシ
ェ・ダイオード、ツエナー・ダイオード、抵抗素子など
を用いることができる。白色雑音発生源が好ましい。

【００３０】信号増幅部３は、アナログ増幅機能とデジ
タル信号化機能とを有する。

【００３１】アナログ増幅機能は、アナログ信号を、例
えば差動増幅器などを用いて信号増幅する機能である。

【００３２】デジタル化機能は、アナログ信号を所定の
しきい値を基準にして、”０”と”１”とからなるデジ
タル信号に変換する機能である。デジタル化機能の中に
は、一定の検出時間、例えば０．１ｍｓｅｃ（周波数１
０ｋＨｚ）内に、あるしきい値よりも低い電圧信号を多
く含む場合にはその一定期間の出力を”０”とし、一定
時間内に、あるしきい値よりも高い電圧信号を多く含む
場合にはその一定期間の出力を”１”とすることによ
り、単位時間内の出力信号を決定する機能も含まれる。

【００３３】例えば０．８ｍｓｅｃ内においては、０．
１ｍｓｅｃごとに得られる”０”と”１”とのデータを
８つ含む８ビットのバイナリデータを得ることができ
る。乱数性は、例えば８ビットのデータにおける”０”
と”１”との順列組み合わせの違いによって得られる。

【００３４】図２に、信号処理回路５の詳細な機能ブロ
ック図を示す。

【００３５】図２に示すように、信号処理回路５は、演
算部１５とフォーマット部１７とを含む。図２には、記
憶部１１も示される。

【００３６】演算部１５は、記憶部１１から読み出され
た信号と入力信号Ｓ２との演算を行う。

【００３７】フォーマット部１７は、例えば８ビットを
単位とするデータ信号に対して、データ信号を識別する
ための識別信号を追加するとともに、データ信号をＰＣ
が受け取れる電圧レベルに変換する。データ長は、１６
ビット又は３２ビットでも良い。

【００３８】例えば、一般的なＲＳ２３２Ｃの入力端子
を用いる場合には、８ビットのデータ信号の前後に１ビ
ットづつの”０”信号を付加して１０ビットの信号とす
る。加えて、信号電圧の振幅を１５Ｖ（±７．５Ｖ）と
する。

【００３９】演算部１５は、例えば、３つのレジスタＲ
１からＲ３と、イクスクーシブ・オア（ＸＯＲ）演算回
路１５ａとを含む。

【００４０】信号Ｓ２が、順次、第１のレジスタ回路Ｒ
１に入力され、例えば８ビットの信号が形成されると、
８ビットの物理乱数信号が第２のレジスタ回路Ｒ２内に
記憶されるように構成されている。

【００４１】一方、記憶部１１内は、例えば８ビットの
乱数信号Ｍｘｙを多数有する乱数信号群Ｇ｛Ｍｘｙ｝
（但し、ｘ＝１，２，３，・・・、ｙ＝１，２，３，・
・・）が記憶されるように構成されている。乱数信号群
Ｇ｛Ｍｘｙ｝のビット数は、例えば８０ｋｂｉｔであ
る。記憶部１１内に記憶されている乱数信号群Ｇ｛Ｍｘ
ｙ｝のうち各乱数信号Ｍｘｙは、順次、読み出されて第
３のレジスタＲ３内に格納される。

【００４２】第２のレジスタＲ２内に格納されている８
ビットの物理乱数信号と第３のレジスタＲ３内に格納さ
れている乱数信号群Ｇ｛Ｍｘｙ｝のうち例えば１つの乱
数信号Ｍ₁₁とがイクスクーシブ・オア（ＸＯＲ）演算回
路１５ａの第１入力Ｉｎ１と第２入力Ｉｎ２とに入力さ
れるように構成されている。

【００４３】演算回路１５ａは、第１入力Ｉｎ１に入力
される８ビットの物理乱数信号の各ビットと第２入力Ｉ
ｎ２に入力される乱数信号Ｍ₁₁の各ビットのＸＯＲ演算
を行い、演算結果として得られた新たな乱数信号（信号
Ｓ１１）を第１出力ＯＵＴ１からフォーマット部１７に
向けて出力するように構成されている。

【００４４】併せて、演算結果として得られた新たな乱
数信号（信号Ｓ１１）は、第２出力ＯＵＴ２から記憶部
１１内の所定のアドレス、例えば元々Ｍ₁₁が記憶されて
いたアドレスに戻され、そのアドレスに再記憶されるよ
うに構成されている。

【００４５】第３のレジスタＲ３には、Ｍ₁₁、Ｍ₁₂、Ｍ
₁₃・・・というように、乱数信号群Ｇ｛Ｍｘｙ｝からの
各乱数信号Ｍｘｙが、順次、記憶部１１から高速転送さ
れ、ＸＯＲ演算が繰り返される。

【００４６】図１及び図２に基づき装置の動作を説明す
る。

【００４７】物理乱数発生源１からの信号Ｓ１は、信号
増幅部３に入力し、Ａ／Ｄ変換されるとともに、信号増
幅される。

【００４８】ＰＣ７からの読み出し信号Ｓ３に従って、
信号増幅部３から出力される物理乱数信号Ｓ２は、記憶
部１１から読み出された乱数信号Ｓ５と、信号処理部５
においてイクスクーシブ・オア（ＸＯＲ）の演算を行
う。

【００４９】イクスクーシブ・オア（ＸＯＲ）の演算
は、入力Ｉｎ１とＩｎ２とが等しい場合には出力が”
０”となり、入力が異なる場合には、出力が”１”とな
る。

【００５０】ＸＮＯＲの演算をする代わりにイクスクル
ーシブ・ノア（ＸＮＯＲ）の演算を行っても良い。ＸＯ
Ｒ、ＸＮＯＲの演算を用いるとデータの乱数性が増す。

【００５１】記憶部１１に記憶されている乱数信号群の
記憶データ量を例えば８０ｋｂｉｔ以上とし、この多量
のデータを記憶部１１から演算部１５のレジスタＲ３に
順次高速シリアル転送し、演算部１５で１つの物理乱数
信号と演算することにより、１つの物理乱数信号ごとに
多量の乱数信号群を新たに生成することができる。

【００５２】演算部１５において演算した結果得られた
新たな乱数信号群は、フォーマット部１７において、Ｐ
Ｃ７が受け取り可能なデータの形態にフォーマットさ
れ、信号Ｓ６としてＰＣ７に転送される。

【００５３】演算後の新たな乱数信号は、例えば１回の
演算ごとに記憶部１１にも転送される。演算後の新しい
乱数信号と記憶部に元々記憶されていた乱数信号とが置
き換わる。新しい乱数信号は、演算が行われるごとに元
々の乱数信号が記憶されていたアドレスに再記憶され
る。従って、記憶部に記憶されている信号の乱数性が維
持される。記憶部１１に記憶されている乱数信号のデー
タを全て読み出した後に、新しい物理乱数信号が来るよ
うにメモリに記憶させるデータ量を設定しておけば、記
憶部１１にあまり大きな容量のメモリを用いなくても良
い。

【００５４】物理乱数信号の周波数は、１０ｋＨｚと低
速である。物理乱数信号は、８ビット換算で、０．１×
８＝０．８ｍｓｅｃに１つの信号が発生する。記憶部１
１に記憶されている例えば８０ｋｂｉｔの乱数信号を演
算部に高速に転送して順次演算を行うことにより、８ビ
ットの乱数信号に換算して１００ＭＨｚの転送速度で乱
数信号をＰＣへ転送することができる。

【００５５】記憶部１１に記憶させることが可能な乱数
信号の記憶容量を、少なくとも８０ｋｂｉｔ以上にし、
これを高速で演算部に転送できれば、信号処理部５から
ＰＣ７への乱数信号の転送速度を、ＰＣ７の動作クロッ
ク周波数と同程度の値としてＰＣ７に転送することがで
きる。乱数の処理が高速化する。

【００５６】実施例１による乱数発生装置を用いれば、
物理乱数発生素子からＰＣへの乱数信号のデータの転送
速度を高めることができる。加えて、記憶部に記憶され
ている乱数信号に対応するデータを１回の演算ごとに更
新して記憶部に記憶させるため、ＰＣへ転送される信号
の乱数性が維持できる。

【００５７】次に本発明の第２実施例による物理乱数発
生装置について、図面を参照して説明する。

【００５８】第２実施例による物理乱数発生装置Ｚは、
物理乱数発生素子から出力された新しい乱数信号と記憶
部から読み出される乱数信号とを演算した演算結果を記
憶部に戻し、演算結果として得られた乱数信号を、記憶
部からフォーマット化してＰＣへ出力するものである。

【００５９】図３に、第２実施例による物理乱数発生装
置Ｚの機能ブロック図を示す。

【００６０】図３に示すように、物理乱数発生装置Ｚ
は、物理乱数発生源２１と、物理乱数発生源２１からの
信号をＡ／Ｄ変換し増幅する信号増幅部２３と、信号の
演算を行う信号演算部２５ａと、信号のフォーマット化
を行うフォーマット部２５ｂと、乱数信号群を記憶する
記憶部３１とを含む。

【００６１】物理乱数発生装置Ｚは、ＰＣ２７と接続さ
れている。

【００６２】物理乱数発生装置Ｚの動作について説明す
る。

【００６３】物理乱数発生源２１からの信号Ｓ１１は、
信号増幅部２３により受信され、増幅及びＡ／Ｄ変換が
なされる。信号増幅部２３から出力される物理乱数信号
Ｓ１２は、信号処理部２５ａに転送される。

【００６４】同様に、記憶部３１から読み出された乱数
信号（Ｓ１４）も、信号処理部２５ａに転送される。信
号処理部２５ａにおいて、信号Ｓ１２と信号Ｓ１４との
演算、例えばＸＯＲをとる演算が行われる。演算結果と
して得られた新たな乱数信号（Ｓ１５）は、記憶部１１
に戻される。この際、記憶部３１に記憶されていた乱数
信号が新たな乱数信号に更新される。新たな乱数信号
は、元々の乱数信号が記憶されていたアドレスに再記憶
される。

【００６５】記憶部３１に記憶されている多数の乱数信
号を含む乱数信号群からの乱数信号が順次、信号処理部
２５ａに転送される。信号処理部２５ａは常時演算が行
われている。常時、演算が行われた結果として、記憶部
に記憶される乱数信号群は常に更新されている。

【００６６】新たな乱数信号群からの乱数信号（Ｓ１
６）が、ＰＣ２７からの読み出し信号Ｓ１３に応じて信
号処理部２５ｂに入力される。信号処理部２５ｂでは、
記憶部３１からの乱数信号（Ｓ１６）を、ＰＣ２７が受
け取れるようにフォーマット化して信号Ｓ１７をＰＣ２
７へ転送する。

【００６７】第２の実施例による乱数発生装置Ｚは、Ｐ
Ｃ２７からの読み出し信号Ｓ１３に応じて、記憶部３１
から乱数信号を読み出し、フォーマット化してＰＣ２７
へ転送するため、第１の実施例の技術に比べて記憶部か
ら読み出した信号を演算する時間を節約できる利点があ
る。

【００６８】物理乱数信号と記憶部３１に記憶されてい
る乱数信号との演算及び演算結果の記憶部３１への転送
が常時行われているため、記憶部３１内の任意のアドレ
スからフォーマット部への読み出しを開始することがで
きる。

【００６９】また、常に演算を行いメモリ内の乱数信号
のデータを更新しているため、乱数性も維持しやすい。

【００７０】次に本発明の第３実施例による物理乱数発
生装置について、図４（ａ）から（ｃ）を参照して説明
する。

【００７１】第３実施例による物理乱数発生装置Ｗは、
物理乱数発生素子から出力された新しい乱数信号データ
を記憶部に記憶させる。

【００７２】記憶部から２種類の乱数信号を読み出して
これらを演算部で演算し、演算結果をＰＣへ出力すると
ともに、記憶部に戻すものである。

【００７３】図４（ａ）から（ｃ）に、第３実施例によ
る物理乱数発生装置Ｗの機能ブロック図を示す。

【００７４】図４（ａ）に示すように、物理乱数発生装
置Ｗは、物理乱数発生源４１と、物理乱数発生源４１か
らの信号をＡ／Ｄ変換し増幅する信号増幅部４３と、信
号の演算を行う信号演算部４５ａと、信号のフォーマッ
ト化を行うフォーマット部４５ｂと、乱数信号を記憶す
る記憶部５１とを含む。

【００７５】物理乱数発生装置Ｗは、ＰＣ４７と接続さ
れる。

【００７６】物理乱数発生装置Ｗの動作について説明す
る。

【００７７】記憶部５１には、多数の乱数信号を含む乱
数信号群（Ａ１、Ａ２、Ａ３、・・・，Ｂ１、Ｂ２、Ｂ
３、・・・，Ｃ１、Ｃ２、Ｃ３、・・・）が記憶されて
いる。

【００７８】図４（ａ）に示すように、物理乱数発生源
４１からの乱数信号Ｓ２１は、信号増幅部４３により受
信され、Ａ／Ｄ変換、増幅される。信号増幅部４３から
出力される第１の物理乱数データＤ１に対応する乱数信
号Ｓ２２が、記憶部５１の、例えば信号Ａ１が記憶され
ていたアドレスに再記憶される。

【００７９】図４（ｂ）に示すように、ＰＣ４７からの
読み出し信号Ｓ２３に応じて、記憶部５１に記憶されて
いる乱数信号群のうち、例えば乱数信号Ｄ１とＡ２（図
４（ａ））とが信号Ｓ２４として信号演算部４５ａに送
られる。２つの乱数信号Ｄ１とＡ２とは、例えば８ビッ
トの２つの乱数信号である。

【００８０】信号演算部４５ａにおいて、乱数信号Ｄ１
と乱数信号Ａ２との演算を行う。演算は、例えばＸＯＲ
をとる演算である。乱数信号Ｄ１とＡ２とが演算された
結果として得られた乱数信号Ｐ１が信号処理部４５ｂに
転送される（信号Ｓ２６）。

【００８１】信号処理部４５ｂでは、乱数信号Ｐ１をＰ
Ｃ４７が受け取れるようにフォーマット化して信号Ｓ２
７としてＰＣ４７へ転送する。

【００８２】演算された結果として得られた乱数信号Ｐ
１は、信号Ｓ２５として記憶部５１にも戻され、所定の
アドレス、例えば乱数信号Ａ２が記憶されていたアドレ
スに再記憶される。この際、記憶部５１に記憶されてい
た乱数信号データが更新される。

【００８３】図４（ｃ）に示すように、次の段階では、
乱数信号Ｐ１とＡ３とを記憶部５１から読み出して、信
号処理部４５ｂで演算する。演算結果として得られた信
号Ｐ２をＰＣ４７へ出力するとともに、記憶部５１のう
ち元の乱数信号Ａ３が記憶されていたアドレスに乱数信
号Ｐ２を再記憶する。

【００８４】以上のように、２つの乱数信号の演算と演
算の結果として得られた新たな乱数信号の信号処理部４
５ｂへの出力および記憶部５１への戻しを行う。

【００８５】同様の動作が順次行われ、新たに生成され
た多数の乱数信号群（Ｐ１、Ｐ２、・・・）がＰＣ４７
に転送されるとともに、記憶部５１に再記憶される。

【００８６】尚、演算は、記憶部５１に記憶されている
信号（例えばＡ２）と物理乱数信号Ｄ１との演算から開
始しなくても良い。

【００８７】物理乱数信号Ｄ１は、記憶部５１のいずれ
かのアドレスに記憶されているので、順次行われる演算
過程のいずれかの段階において、物理乱数信号Ｄ１が演
算に使われる。従って、物理乱数信号Ｄ１に基づく乱数
性を維持することができる。

【００８８】本実施例の特徴は、記憶部５１に記憶され
ている乱数信号と演算される乱数信号として、常に物理
乱数信号Ｄ１を用いない点、それにもかかわらず乱数性
を維持できる点である。

【００８９】次に本発明の第４実施例による物理乱数発
生装置について、図面を参照して説明する。

【００９０】第４実施例による物理乱数発生装置Ｖは、
物理乱数発生素子から出力された新しい乱数信号を記憶
部に記憶し、記憶部から読み出される２種類の乱数信号
を演算し、演算結果を記憶部に戻し、記憶部から読み出
した信号をＰＣへ出力するものである。

【００９１】図５（ａ）から（ｃ）に、第４実施例によ
る物理乱数発生装置Ｖの機能ブロック図を示す。

【００９２】図５（ａ）に示すように、物理乱数発生装
置Ｖは、物理乱数発生源６１と、物理乱数発生源６１か
らの信号をＡ／Ｄ変換及び増幅する信号増幅部６３と、
信号の演算を行う信号演算部６５ａと、信号のフォーマ
ット化を行うフォーマット部６５ｂと、乱数信号を記憶
する記憶部７１とを含む。

【００９３】物理乱数発生装置Ｖは、ＰＣ６７と接続さ
れる。

【００９４】物理乱数発生装置Ｖの動作について説明す
る。

【００９５】記憶部７１には、乱数信号（Ｅ１、Ｅ２、
Ｅ３、・・・，Ｆ１、Ｆ２、Ｆ３、・・・，Ｇ１、Ｇ
２、Ｇ３、・・・）が記憶されている。

【００９６】図５（ａ）に示すように、物理乱数発生源
６１からの乱数信号Ｓ３１は、信号増幅部６３により受
信され、Ａ／Ｄ変換及び増幅される。信号増幅部６３か
ら出力される第２の物理乱数信号Ｄ２に対応する乱数信
号Ｓ３２が、記憶部７１に記憶される。

【００９７】図５（ｂ）に示すように、記憶部７１に記
憶されている乱数信号群のうち、２種類の乱数信号、例
えばＤ２とＥ２とが信号演算部６５ａに転送される（信
号Ｓ３４）。信号演算部６５ａにおいて、例えば、信号
Ｄ２と信号Ｅ２とのＸＯＲ演算が行われ、新たな乱数信
号Ｒ１が得られる。

【００９８】演算結果として得られた新しい乱数信号Ｒ
１は、信号Ｓ３５として記憶部７１に戻される。この
際、記憶部７１に記憶されていた乱数信号データＥ２
は、Ｒ１に置き換えられ更新される。

【００９９】次に、図５（ｃ）に示すように、別の乱数
信号Ｒ１とＥ３（図５（ｂ））とを、記憶部７１から信
号演算部６５ａに転送し演算を行う。乱数信号Ｒ１とＥ
３との演算結果として得られた新たな乱数信号Ｒ２は、
信号Ｓ３５として記憶部７１に送られる。乱数信号Ｒ２
は、乱数信号Ｅ３が記憶されていたアドレスに記憶され
る。以上のような演算・記憶部への演算結果の再記憶が
常に行われている。

【０１００】ＰＣ６７からの読み出し信号３３に応じ
て、記憶部７１から、例えばＲ１、Ｒ２、Ｒ３、・・・
のように乱数信号を読み出して、信号Ｓ３６としてフォ
ーマット部６５ｂに転送し、フォーマット化した後、乱
数信号Ｓ３７としてＰＣ６７へ転送される。多数の乱数
信号群（Ｒ１、Ｒ２、Ｒ３、・・・）がＰＣ６７に転送
される。

【０１０１】尚、上記の工程における演算は、記憶部７
１に記憶されている信号（例えばＥ２）と物理乱数信号
Ｄ２との演算から始めなくても良い。

【０１０２】物理乱数信号Ｄ２が、記憶部７１のいずれ
かのアドレスに記憶されていれば、順次行われる演算処
理のいずれかの過程において、乱数信号と物理乱数信号
Ｄ２との演算は必ず行われる。従って、物理乱数信号Ｄ
２に基づいて、乱数性を維持することが可能である。

【０１０３】本実施例と第１実施例とを比べると、本実
施例の場合には、ＰＣからの読み出し要求を待たずに演
算を行うので、ＰＣへの乱数信号の転送が速やかに行わ
れる点に特徴がある。また、常に演算を行って記憶部の
データを書き換えるため、乱数性を維持しやすい。演算
対象として常に物理乱数信号を用いていなくても、乱数
性を維持することができる。

【０１０４】第３実施例による物理乱数発生装置は、Ｐ
Ｃからの読み出し要求に応じて、乱数信号の演算結果と
して得られた新しい乱数信号を、演算部からフォーマッ
ト部に直接転送する。

【０１０５】第４実施例による物理乱数発生装置は、乱
数信号の演算結果として得られた新しい乱数信号を、演
算部から記憶部に戻し、ＰＣからの読み出し要求に応じ
て記憶部からフォーマット部に転送する点で第３実施例
と異なる。

【０１０６】乱数信号Ｄ２は、記憶部の乱数信号群を形
成するために用いても良いし、記憶部の乱数性を維持す
るためにのみ用いても良い。

【０１０７】以上、本発明の各実施例による物理乱数発
生装置を用いれば、物理乱数発生素子を用いて乱数を高
速転送することができる。ＸＯＲやＸＮＯＲ演算を行う
ことにより、乱数性が増す。

【０１０８】尚、第１実施例による物理乱数発生装置で
は、ＰＣへの出力の直前に演算を行う。従って、記憶部
の情報が明らかになっても、記憶部の情報と出力信号と
は直接関係がなく、情報の機密性を保つことができる。

【０１０９】また、第３実施例による物理乱数発生装置
では、物理乱数が新しく入力されるたびに記憶部の記憶
情報が書き換えられるため、情報の機密性を保持するこ
とができる。

【０１１０】以上、本発明の実施の形態について例示し
たが、制限的な意味を有さない。種々の変更、改良、組
み合わせ等が可能なことは当業者には自明であろう。

【０１１１】

【発明の効果】物理乱数発生装置の高速処理が可能とな
った。

【図面の簡単な説明】

【図１】本発明の第１実施例による乱数発生装置の機
能ブロック図である。

【図２】図１の乱数発生装置に含まれる信号処理部の
詳細な機能ブロック図である。

【図３】本発明の第２実施例による乱数発生装置の機
能ブロック図である。

【図４】（ａ）から（ｃ）までは、本発明の第３実施
例による乱数発生装置の機能ブロック図である。

【図５】（ａ）から（ｃ）までは、本発明の第４実施
例による乱数発生装置の機能ブロック図である。

【図６】一般的な乱数発生装置の機能ブロック図であ
る。

【符号の説明】

Ｘ、Ｙ、Ｚ、Ｗ、Ｖ物理乱数発生装置１物理乱数発生源３信号増幅部３５信号処理部５７パーソナルコンピュータ（ＰＣ）１１記憶部

Claims

【特許請求の範囲】

【請求項１】物理乱数信号を発生する物理乱数発生部
と、多数の乱数信号を含む乱数信号群を記憶する記憶部と、前記物理乱数信号と前記乱数信号群に含まれる複数の乱
数信号の各々との間で演算処理を行い、演算処理の結果
として得られた新たな乱数信号群を出力する信号処理部
とを含む物理乱数発生装置。
【請求項２】前記信号処理部は、前記新たな乱数信号
群のデータを前記記憶部に向けて供給し、前記記憶部は、供給された前記新たな乱数信号群のデー
タを再記憶する請求項１に記載の物理乱数発生装置。
【請求項３】物理乱数信号を発生する物理乱数発生部
と、前記物理乱数信号を含む多数の乱数信号で構成される乱
数信号群を記憶する記憶部と、前記乱数信号群に含まれる複数の乱数信号の各々との間
で演算処理を行い、演算処理の結果として得られた新た
な乱数信号群を出力する信号処理部とを含む物理乱数発
生装置。
【請求項４】前記信号処理部は、前記新たな乱数信号
群のデータを前記記憶部に向けて供給し、前記記憶部は、供給された前記新たな乱数信号群のデー
タを再記憶する請求項３に記載の物理乱数発生装置。
【請求項５】さらに、前記物理乱数発生部と前記信号処理部との間に設けら
れ、前記物理乱数発生部から発生した信号を増幅するた
めの増幅回路を含む請求項１から４までのいずれかに記
載の物理乱数発生装置。
【請求項６】前記演算処理は、イクスクルーシブ・オ
ア又はイクスクルーシブ・ノアの論理演算処理である請
求項１から５までのいずれかに記載の物理乱数発生装
置。
【請求項７】（ａ）物理乱数発生部から出力される物
理乱数信号と、記憶部から読み出された乱数信号群に含
まれる複数の乱数信号の各々との間で演算処理を行う工
程と、（ｂ）演算処理の結果として得られた新たな乱数信号群
を出力する工程とを含む物理乱数発生方法。
【請求項８】さらに、（ｃ）前記新たな乱数信号群のデータを前記記憶部に再
記憶させる工程を含む請求項７に記載の物理乱数発生方
法。
【請求項９】（ｘ）物理乱数発生部から出力される物
理乱数信号を含む多数の乱数信号で構成される乱数信号
群を記憶する工程と、（ｙ）前記乱数信号群に含まれる複数の乱数信号間で演
算処理を行い、演算処理の結果として得られた新たな乱
数信号群を出力する工程とを含む物理乱数発生方法。
【請求項１０】さらに、（ｚ）前記新たな乱数信号群のデータを前記記憶部に記
憶させる工程を含む請求項９に記載の物理乱数発生方
法。