KR100736626B1 - 교환기 가입자 보드용 슬릭회로 - Google Patents

교환기 가입자 보드용 슬릭회로 Download PDF

Info

Publication number
KR100736626B1
KR100736626B1 KR1020050104415A KR20050104415A KR100736626B1 KR 100736626 B1 KR100736626 B1 KR 100736626B1 KR 1020050104415 A KR1020050104415 A KR 1020050104415A KR 20050104415 A KR20050104415 A KR 20050104415A KR 100736626 B1 KR100736626 B1 KR 100736626B1
Authority
KR
South Korea
Prior art keywords
current
amplifier
voltage
circuit
transistor
Prior art date
Application number
KR1020050104415A
Other languages
English (en)
Other versions
KR20070047552A (ko
Inventor
김관우
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050104415A priority Critical patent/KR100736626B1/ko
Publication of KR20070047552A publication Critical patent/KR20070047552A/ko
Application granted granted Critical
Publication of KR100736626B1 publication Critical patent/KR100736626B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/18—Automatic or semi-automatic exchanges with means for reducing interference or noise; with means for reducing effects due to line faults with means for protecting lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

본 발명은 전화선에서 유입되어 반전증폭된 신호를 증폭하는 전류증폭부와 전화선 사이에 연결되어, 교환기로부터 공급되는 전원에 대한 잡음을 제거하는 전류/전압제어부를 포함하여, 교환기로 유입되는 전원잡음을 제거하여 교환기의 오동작을 방지하고, 통화품질을 향상시키는 교환기 가입자 보드용 슬릭회로에 관한 것입니다.
슬릭회로, 반전증폭기, 전류증폭기, 전류/전압제어부, 다알링턴 트랜지스터,

Description

교환기 가입자 보드용 슬릭회로{Exchanger member board SLIC circuit}
도 1은 종래의 기술에 따른 교환기 가입자 보드용 슬릭회로가 도시된 블록도,
도 2는 종래의 기술에 따른 교환기 가입자 보드용 슬릭회로의 출력 파형도,
도 3은 본 발명에 따른 교환기 가입자 보드용 슬릭회로가 도시된 블록도,
도 4는 본 발명에 따른 교환기 가입자 보드용 슬릭회로가 도시된 회로도,
도 5는 본 발명에 따른 교환기 가입자 보드용 슬릭회로의 개선된 출력 파형도이다.
<도면의 주요 부분에 관한 부호의 설명>
10: 릴레이 20: 논리회로
30: 저역통과필터 40: 비교부
50: 차동증폭기 60: 반전증폭부
70: 전류증폭부 80: 전류/전압 제어부
C1, C2 : 커패시터
본 발명은 슬릭(SLIC : Subscriber Line Interface Circuit)회로에 관한 것으로, 상세하게는 전류제한회로와 전압안정화회로를 사용하여 교환기 가입자 보드용 슬릭회로에 유입되는 전원에 대한 잡음을 제거하고, 전류 및 전압을 일정하게 공급하는 교환기 가입자 보드용 슬릭회로에 관한 것이다.
종래 기술에 따른 교환기 가입자 보드용 슬릭회로는 도 1에 도시된 바와 같이 릴레이(1)와, 논리회로(2)와, 저역통과필터(3)와, 비교기(4)와, 차동증폭기(5)와, 반전증폭부(6)와, 전류증폭부(7)과 전류/전압 제어부(8)로 구성된다.
상기 릴레이(1)는 외부의 제어에 따라 스위칭 되어 전화기의 TIP 단과 RING 단으로부터 전류신호를 전달하고, 상기 교환기의 링 신호 발생기로부터 발생하는 링 신호를 RING단으로 전달하며, 외부로부터 공급되는 신호를 전화기의 TIP 단과 RING 단으로 전달한다.
상기 논리회로(2)는 교환기의 RR 단과 DET 단의 입력되는 신호를 조합하여, 조합에 따라 상기 릴레이(1)의 스위칭을 제어하는 제어 신호를 출력한다.
상기 저역통과필터(3)는 전화기의 TIP 단으로부터 유입되는 신호 중 교류(AC) 성분만을 필터링하고 직류(DC)만을 통과시킨다.
상기 비교기(4)는 전화기의 TIP 단과 RING 단으로부터 유입되는 신호의 크기 를 비교하여 결과에 따라 신호를 교환기의 DET 단으로 출력한다.
상기 차동증폭기(5)는 전화기의 TIP 단과 RING 단의 신호를 차동증폭하여 교환기의 Tx 단으로 출력한다.
상기 반전증폭부(6)는 상기 차동증폭기(5) 및 상기 교환기 Tx 단과 Rx 단의 신호를 1차 반전 증폭하여 출력하는 제 1 반전증폭기(6a)와, 제 1 반전증폭기의 출력신호를 2차 반전하여 출력하는 제 2 반전증폭기(6b)로 구성된다.
상기 전류증폭부(7)는 상기 제 1 반전증폭기(6a)로부터 증폭되는 신호의 전류를 증폭하여 전화기의 RING 단에 출력하는 제 1 전류증폭기(7a)와, 제 2 반전증폭기로(6b)부터 증폭되는 신호의 전류를 증폭하여 전화기의 TIP단에 출력하는 제 2 전류증폭기(7b)로 구성된다.
상기 전류/전압제어부(8)은 전류제한회로와 전압 안정화회로로 구성되고, 상기 전류제한회로는 전화기의 TIP 단과 RING 단이 쇼트되면 전류를 제한하고, 상기 전압안정화회로는 전화기의 TIP 단과 RING 단에 고전류의 송신에 따라 교환기로부터 공급되는 전압을 안정화 시킨다.
그러나, 상기와 같이 구성되는 종래의 기술에 따른 상기 교환기 가입자 보드용 슬릭회로에서 교환기에 유입되는 전원 잡음에 전화기의 TIP 단과 RING 단의 출력 신호에 왜곡이 많아지고, 반전 증폭된 신호를 저장하고 방출하는 커패시터(C1, C2)는 고용량, 유방향, 저전압용만 사용됨으로서, 회로구성 및 비용에 대한 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 교환기에 유입되는 전원 잡음을 제거하여 전화기의 TIP 단과 RING 단에 공급되는 전류를 제한하면서 일정 전압을 공급하는 전류/전압제어부를 포함하여, 출력 신호에 왜곡이 없도록 하여 시스템의 오동작을 방지하는 교환기 가입자 보드용 슬릭회로를 제공하는데 그 목적이 있다.
상기한 과제를 해결하기 위한 본 발명에 따른 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로는 전화선에서 유입된 신호를 반전증폭 하는 반전증폭부, 반전증폭된 신호를 증폭하는 전류증폭부, 및 상기 전화선과 상기 전류증폭부 사이에 연결되어 교환기로부터 공급된 전원의 잡음을 제거하고, 공급된 전원에 따라 통화전류를 상기 전류증폭부로 인가하여 상기 증폭된 신호가 상기 전화선으로 출력되도록 하는 전류/전압제어부를 포함하며, 상기 전류/전압제어부는 상보 대칭되는 제 1 전류제한/전압안정화부와 제 2 전류제한/전압안정화부를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 교환기 가입자 보드용 슬릭회로가 도시된 블록도이고, 도 4는 본 발명에 따른 교환기 가입자 보드용 슬릭회로가 도시된 회로도이며, 도 5는 본 발명에 따른 교환기 가입자 보드용 슬릭회로의 개선된 출력파형도이다.
교환기 가입자 보드용 슬릭회로는 도 3 및 도 4에 도시된 바와 같이 간략히 설명하면, 차동증폭된 신호를 반전시켜주는 반전증폭부(60)와, 반전 증폭된 신호와 통화전류 신호를 합해서 전류 증폭을 하는 전류증폭부(70)과 교환기의 전원 공급을 받아 통화전류를 상기 전류증폭부(70)로 인가하는 전류/전압 제어부(80)로 구성된다.
상기 반전증폭부(60)는 다수의 커패시터 및 다수의 저항과 OP_AMP로 구성되어 있고, 음성신호가 수신되어 교환기의 Rx 단을 통한 Rx 신호와 차동증폭기(50)의 출력을 받는 상기 제 1 반전증폭기(61)와 상기 제 1 반전증폭기(61)의 반전 증폭 신호를 입력으로 받는 제 2 반전증폭기(62)로 구성된다.
상기 제 1 반전증폭기(61)는 상기 차동증폭기(50)의 출력단과 교환기의 Rx 단이 입력단으로 연결되고, 출력단이 커패시터(C1)과 상기 제 2 반전증폭기(62)로 연결된다.
상기 제 2 반전증폭기(62)는 상기 제 1 반전증폭기(61)의 출력단이 입력단으로 연결되고, 상기 제 2 반전증폭기(62)의 출력단이 커패시터(C2)와 연결된다.
상기 커패시터(C1, C2)는 용량성 커패시터로 반전증폭된 신호를 저장하고, 저장된 신호를 전류증폭기(70)로 연속적으로 인가한다.
상기 전류증폭부(70)는 제 1 전류증폭기(71)와 제 2 전류증폭기(72)로 구성되고, 상기 반전 증폭부(60)에서 전달되는 반전증폭된 신호를 증폭한다.
상기 제 1 전류증폭기(71)는 반전 증폭된 신호를 저장하고 방출하는 상기 커패시터(C1) 및 상기 전류/전압제어부(80)와 전위차를 이용하는 휘스톤 브리지회로로 연결되어 전화기의 TIP 단으로 통화신호를 전달한다.
상기 제 1 전류증폭기(71)의 제 4 트랜지스터(Q4)와 제 5 트랜지스터(Q5)는 전류신호를 증폭한다.
상기 제 4 트랜지스터(Q4)의 에미터(Emitter)는 상기 제 5 트랜지스터(Q5)의 베이스(Base)와 연결되고, 상기 제 4 트랜지스터(Q4)의 베이스(Base)는 상기 커패시터(C1)와 저항(R13)를 통해 컬렉터(Collect)로 연결된다.
이때, 상기 제 5 트랜지스터(Q5)의 컬렉터(Collect)는 상기 전류/전압제어부(80)와 연결되고, 상기 제 5 트랜지스터(Q5)의 에미터(Emitter)는 휘스톤 브리지회로에 연결된 전화기의 TIP 단으로 연결되며, 상기 제 4 트랜지스터(Q4)와 상기 제 5 트랜지스터(Q5)는 NPN 형 트랜지스터를 사용된다.
상기 제 2 전류증폭기(72)는 반전 증폭된 신호를 저장하고 방출하는 상기 커패시터(C2) 및 상기 전류/전압제어부(80)와 전위차를 이용하는 휘스톤 브리지회로와 연결되어 전화기의 RING 단과 연결된다.
상기 제 2 전류증폭기(72)의 제 7 트랜지스터(Q7)와 제 6 트랜지스터(Q6)는 전류신호를 증폭한다.
상기 제 2 전류증폭기(72)는 상기 제 7 트랜지스터(Q7)의 에미터(Emitter)가 상기 제 6 트랜지스터(Q6)의 베이스(Base)로 연결되고, 상기 제 7 트랜지스터(Q7)의 베이스(Base)는 상기 커패시터(C2) 및 저항(R14)과 연결되고, 저항 (R14)을 통해 컬렉터(Collect)로 연결된다.
상기 제 6 트랜지스터(Q6)의 컬렉터(Collect)는 상기 제 7 트랜지스터(Q7)의 컬렉터(Collect)와 연결되고, 상기 전류/전압제어부(80)로 연결되며, 에미터(Emitter)는 휘스톤 브리지회로에 연결된 전화선의 RING 단으로 연결되며, 이때 상 기 제 7 트랜지스터(Q7)와 상기 제 6 트랜지스터(Q6)는 PNP 형 트랜지스터가 사용된다.
여기서, 상기 제 1 전류 증폭기(71)와 상기 제 2 전류 증폭기(72)에 사용되는 트랜지스터는 서로 상보되는 특성을 가진 트랜지스터가 사용된다.
상기 전류/전압제어부(80)는 제 1 전류제한/전압안정화부(81)와 제 2 전류제한/전압안정화부(82)로 구성되고, 서로 독립되는 상보대칭회로로 구성된다.
상기 제 1 전류제한/전압안정화부(81)는 상기 제 1 전류증폭기(71)와 교환기로 공급되는 전압(VBAT)과 연결되고, 상기 제 2 전류제한/전압안정화부(82)는 상기 제 2 전류증폭기(72)와 공급되는 전압(VBAT)와 연결된다.
상기 제 1 전류제한/전압안정화부(81)는 다알링턴 트랜지스터(Darlington Transistor)이용한 버퍼(Butter)회로와 전류제한회로로 구성된다.
상기 버퍼(Butter)회로와 전류제한회로는 제 1 트랜지스터(Q1)와, 제 2 트랜지스터(Q2)와 제 3 트랜지스터(Q3)로 구성되어, 전압안정 및 전류를 제한한다.
제 1 트랜지스터(Q1)의 에미터(Emitter)는 상기 제 1 전류증폭기(71)와 저항(R12)를 통해 베이스(Base)로 연결되고, 컬렉터(Collect)는 통화전류를 높이는 저항(R1)에 연결된다.
이때, 상기 제 2 트랜지스터(Q2)의 컬렉터(Collect)는 저항(R11), 저항(R1), 커패시터(C11)와 상기 제 2 트랜지스터(Q2)의 베이스(Base)로 병렬로 연결되고, 상기 제 2 트랜지스터(Q2)의 에미터(Emitter)는 상기 제 3 트랜지스터(Q3)의 베이스(Base)로 연결되고, 상기 제 3 트랜지스터(Q3)의 컬렉터(Collect)는 상기 제 2 트랜지스터(Q2)의 컬렉터(Collect)와 접지로 연결되고, 에미터(Emitter)는 상기 제 1 트랜지스터(Q1)의 베이스(Base)로 연결된다.
상기 교환기로부터 공급되는 전압(VBAT)은 커패시터(C11)로 인가되어 저항(R11)을 통해서 버퍼(Butter)의 상기 제 2 트랜지스터(Q2)의 컬렉터(Collect)로 연결된다.
상기 제 1 트랜지스터(Q1) 및 제 2 트랜지스터(Q2)와 제 3 트랜지스터(Q3)는 NPN 형 트랜지스터가 사용된다.
상기 제 2 전류제한/전압안정화부(82)는 다알링턴 트랜지스터(Darlington Transistor)이용한 버퍼(Butter)회로와 전류제한회로로 구성된다.
상기 버퍼(Butter)회로와 전류제한회로는 제 8 트랜지스터(Q8)와, 제 9 트랜지스터(Q9)와 제 10 트랜지스터(Q10)로 구성되어, 전압안정 및 전류를 제한한다.
상기 제 2 전류제한/전압안정화부(82)는 상기 제 8 트랜지스터(Q8)의 에미터(Emitter)는 상기 제 2 전류증폭기(72)와 연결되고, 저항(R15)를 통해 베이스(Base)로 연결되며, 컬렉터(Collect)는 통화전류를 높이는 저항(R2)과 연결된다.
이때, 상기 제 9 트랜지스터(Q9)의 에미터(Emitter)는 저항(R15)과 연결되고, 베이스(Base)는 제 10 트랜지스터(Q10)의 에미터(Emitter)로 연결되고, 컬렉터(Collect)는 상기 제 10 트랜지스터(Q10)의 컬렉터(Collect)로 연결된다.
상기 제 10 트랜지스터(Q10)의 베이스(Base)는 저항(R16)을 통해 컬렉터(Collect)연결되고, 통화전류를 높이는 저항(R2) 및 저항(R16)과 커패시터(C12)는 병렬로 연결되고, 커패시터(C12)은 접지와 연결된다.
상기 제 10 트랜지스터(Q10)의 컬렉터(Collect)는 상기 제 9 트랜지스터(Q9)의 베이스(Base)와 연결되어 상기 교환기로부터 공급되는 전압(VBAT)연결된다.
제 8 트랜지스터(Q8) 및 제 9 트랜지스터(Q9)와 제 10 트랜지스터(Q10)는 PNP형 트랜지스터가 사용된다.
상기 제 1 전류제한/전압안정화부(81)와 상기 제 2 전류제한/전압안정화부(82)에 사용되는 트랜지스터는 서로 상보되는 특성을 가진 트랜지스터가 사용된다.
상기와 같이 구성된 본 발명의 동작을 살펴보면 다음과 같다.
전화선의 TIP 단으로 인가되는 전류신호에 대한 동작을 먼저 살펴보면 다음과 같다.
상기 전류/전압제어부(80)의 상기 제 1 전류제한/전압 안정화부(81)와 제 2전류제한/전압 안정화부(82)는 TIP단과 RING단에 고전류의 송신에 따라 교환기로부터 공급되는 전압(VBAT)을 안정화 시킨다
상기 전류/전압제어부(80)의 상기 제 1 전류제한/전압 안정화부(81)는 교환기가 공급하는 전압(VBAT)이 커패시터(C11)를 통해, 다알링턴 트랜지스터로 구성된 상기 제 2 트랜지스터(Q2)와 상기 제 3 트랜지스터(Q3)로 인가되고, 커패시터(C11)는 전압(VBAT)을 안정화 시키는 역할을 수행한다.
이때, 상기 제 1 트랜지스터(Q1)의 베이스(Base)의 저항(R12)에 걸리는 전압이 0.7V이상이 되면 상기 제 1 트랜지스터(Q1)은 턴-온(turn-on)이 되어 저항(R1)를 통해 전류가 상기 제 1 트랜지스터(Q1)로 인가되어 전압은 떨어지고 전류가 흐르게 된다.
상기 커패시터(C1)는 상기 제 1 반전증폭기(61)로부터 반전증폭된 교류 신호를 안정되게 인가하기 위해 사용된다.
이때, 상기 제 1 전류증폭기(71)는 상기 커패시터(C1)로부터 인가되는 신호와 제 1 전류제한/전압안정화부(81)로부터 인가되는 전류신호를 합쳐서 증폭시키고, 증폭된 신호는 휘스톤 브리지회로로 인가되어 전화선의 TIP 단으로 출력된다.
전화선의 RING 단으로 인가되는 전류신호에 대한 동작을 먼저 살펴보면 다음과 같다.
상기 전류/전압제어부(80)의 상기 제 2 전류제한/전압 안정화부(82)는 교환기가 공급하는 전압(VBAT)은 다알링턴 트랜지스터로 구성된 상기 제 10 트랜지스터(Q10)와 상기 제 9 트랜지스터(Q9)로 인가되고, 상기 제 8 트랜지스터(Q8)의 베이스(Base)에 있는 저항(R15)에 인가되는 전압이 0.7V이상이 되면 상기 제 8 트랜지스터(Q8)은 턴-온이 되어 저항(R2)를 통해 전류가 상기 제 8 트랜지스터(Q8)로 인가되어 전압은 떨어지고 전류가 흐르게 된다.
여기서, 커패시터(C12)는 저항(R16)과 저항(R2)을 통하여 분배된 전압으로 충전, 방전을 하고, 방전되는 전압은 상기 제 8 트랜지스터(Q8)의 베이스(Base)와 저항(R12)으로 인가된다.
상기 제 2 반전증폭기(62)로부터 반전증폭된 신호를 안정적이고 지속적으로 인가하기 위해 사용되는 상기 커패시터(C2)로 인가한다.
제 2 전류증폭기(72)는 상기 커패시터(C2)로부터 인가되는 신호와 제 2 전류 제한/전압안정화부(82)로부터 인가되는 전류신호를 합쳐서 증폭시키고, 증폭된 신호는 휘스톤 브리지회로로 인가되어 전화선의 RING 단으로 출력된다.
도 2는 종래의 기술에 따른 교환기 가입자 보드용 슬릭회로의 출력 파형도로서 전화기의 TIP 단과 RING 단에서 출력파형을 보면 잡음이 많이 섞여있는 것을 볼 수 있고, 도 5는 본 발명에 따른 교환기 가입자 보드용 슬릭회로의 개선된 출력 파형도로 전화기의 TIP 단과 RING 단에 잡음이 없는 것음을 확인 할 수 있다.
이때, 상기 커패시터(C1, C2)은 무방향, 저용량, 중전압(100V)용 칩 커패시터(Chip Capacitor)와 고용량, 유방향, 저전압 커패시터(Capacitor)를 모두 사용가능하다.
따라서, 교환기로 인가되는 전원잡음에 대하여 제 1 전류제한/전압안정화부(81)를 제 2 전류제한/전압안정화부(82)에 상보 대칭되는 회로를 포함하여 구성되어, 잡음을 제거하고, 저항(R1, R2)와 커패시터(C1,C2)에 대한 사용으로 좀더 안정적인 통신전류를 만들어 품질이 좋은 통신이 되며, 그에 따라 전화기의 TIP 단과 RING 단의 출력 신호에 왜곡이 없도록 하여 시스템 오동작을 방지하는 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로로 제품의 품질과 안정성을 향상시킬 수 있다.
이상과 같이 본 발명에 의한 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 기술사상이 보호되는 범위 이내에서 응용될 수 있다.
상기와 같이 구성되는 본 발명에 따른 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로는 전화기의 TIP 단과 RING 단으로 인가되는 신호의 전원잡음을 제거하고, 일정 전압이 인가되도록 제어하여, 통화품질을 향상시키고 교환기의 오동작을 방지하여, 제품에 대한 품질 및 경쟁력과 안정성을 증대시킬 수 있는 효과가 있다.

Claims (5)

  1. 전화선에서 유입된 신호를 반전증폭 하는 반전증폭부;
    반전증폭된 신호를 증폭하는 전류증폭부; 및
    상기 전화선과 상기 전류증폭부 사이에 연결되어 교환기로부터 공급된 전원의 잡음을 제거하고, 공급된 전원에 따라 통화전류를 상기 전류증폭부로 인가하여 상기 증폭된 신호가 상기 전화선으로 출력되도록 하는 전류/전압제어부;를 포함하며,
    상기 전류/전압제어부는 상보 대칭되는 제 1 전류제한/전압안정화부와 제 2 전류제한/전압안정화부를 포함하는 것을 특징으로 하는 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로.
  2. 청구항 1에 있어서,
    상기 제 1 전류제한/전압안정화부 또는 상기 제 2 전류제한/전압안정화부는 다수의 다알링턴 트랜지스터(Darlington Transistor)로 구성되어,
    상기 교환기로부터 공급되는 전원의 잡음(Noise)을 제거하고 전압을 안정시키는 버퍼(Butter)회로; 및
    상기 전화선의 단자가 쇼트(short)되면 상기 통화전류를 제한하는 전류제한회로;를 포함하는 것을 특징으로 하는 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로.
  3. 청구항 2에 있어서,
    상기 제 1 전류제한/전압안정화부 및 제 2 전류제한/전압안정화부는 서로 상보적인 트랜지스터를 사용하는 것을 특징으로 하는 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로.
  4. 청구항 3에 있어서,
    상기 제 1 전류제한/전압안정화부 또는 상기 제 2 전류제한/전압안정화부는 상기 전류제한회로와 상기 버퍼(Butter)회로에 연결되어, 전류의 왜곡을 방지하는 저항(Resistance)을 포함하여 구성되는 것을 특징으로 하는 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로.
  5. 청구항 1에 있어서
    상기 반전증폭부와 상기 전류증폭부의 사이에 연결되어, 상기 반전증폭부로부터 인가되는 신호가 상기 전류증폭부로 안정적이면서 지속적으로 인가되도록 하는 커패시터(Capacitor);를 더 포함하는 것을 특징으로 하는 전원 잡음을 제거하는 교환기 가입자 보드용 슬릭회로.
KR1020050104415A 2005-11-02 2005-11-02 교환기 가입자 보드용 슬릭회로 KR100736626B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050104415A KR100736626B1 (ko) 2005-11-02 2005-11-02 교환기 가입자 보드용 슬릭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104415A KR100736626B1 (ko) 2005-11-02 2005-11-02 교환기 가입자 보드용 슬릭회로

Publications (2)

Publication Number Publication Date
KR20070047552A KR20070047552A (ko) 2007-05-07
KR100736626B1 true KR100736626B1 (ko) 2007-07-09

Family

ID=38272399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104415A KR100736626B1 (ko) 2005-11-02 2005-11-02 교환기 가입자 보드용 슬릭회로

Country Status (1)

Country Link
KR (1) KR100736626B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051799A (ko) * 2002-12-13 2004-06-19 엘지이노텍 주식회사 방송 노이즈 신호의 제거가 가능한 교환기 가입자 보드용 아날로그 슬릭 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051799A (ko) * 2002-12-13 2004-06-19 엘지이노텍 주식회사 방송 노이즈 신호의 제거가 가능한 교환기 가입자 보드용 아날로그 슬릭 회로

Also Published As

Publication number Publication date
KR20070047552A (ko) 2007-05-07

Similar Documents

Publication Publication Date Title
US5428682A (en) Subscriber line interface circuit with reduced on-chip power dissipation
US6215339B1 (en) Input buffer circuit
KR930022708A (ko) 다이나믹 바이어스, 저 정지-전류 증폭기
KR100736626B1 (ko) 교환기 가입자 보드용 슬릭회로
JPH05145627A (ja) リングトリツプ検出回路
JPH1127430A (ja) バッテリィ・フィード・システム
KR100293948B1 (ko) 전자식교환기의가입자정합회로
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
JPS61154347A (ja) 交換機の給電回路
JPH0821995B2 (ja) 積分増幅器用補償回路
JPS61214655A (ja) 定電流ライン回路
JPS5930356B2 (ja) 電話交換機用電流供給回路
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
JP3718894B2 (ja) 出力回路
JPS5938762B2 (ja) Ｏｔｌ回路の保護回路
CN210075560U (zh) 一种课室多媒体音频控制器
CN105577128B (zh) 功率放大器
KR100391885B1 (ko) 전전자식 교환기의 가입자 정합 회로
JP2007235807A (ja) スイッチング回路
JPS6333755B2 (ko)
KR100570441B1 (ko) 오디오디바이스의 마이크잭 회로
JPS5831788B2 (ja) 送話増幅回路
KR100240882B1 (ko) 가입자 회로의 라인 드라이버
WO2018207318A1 (ja) 送信装置及び受信装置
JPH0349224B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100623

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee