KR100733472B1 - 내부전원 생성장치 - Google Patents

내부전원 생성장치 Download PDF

Info

Publication number
KR100733472B1
KR100733472B1 KR1020050036548A KR20050036548A KR100733472B1 KR 100733472 B1 KR100733472 B1 KR 100733472B1 KR 1020050036548 A KR1020050036548 A KR 1020050036548A KR 20050036548 A KR20050036548 A KR 20050036548A KR 100733472 B1 KR100733472 B1 KR 100733472B1
Authority
KR
South Korea
Prior art keywords
signal
pumping
pumping control
control signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050036548A
Other languages
English (en)
Other versions
KR20060113266A (ko
Inventor
이강설
임재혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050036548A priority Critical patent/KR100733472B1/ko
Priority to US11/302,374 priority patent/US7282987B2/en
Publication of KR20060113266A publication Critical patent/KR20060113266A/ko
Application granted granted Critical
Publication of KR100733472B1 publication Critical patent/KR100733472B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 리키지 전류의 발생을 최소화하여 안정적으로 고전압을 공급할 수 있는 내부전원 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 외부전원을 포지티브 펌핑하여 외부전원 보다 높은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑수단; 상기 제1 및 제2 차지 펌핑수단의 출력전압에 따라 상대되는 출력전압을 번갈아 가며 고전압으로 출력하기 위한 출력 드라이버; 상기 고전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 상기 주기신호를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호를 생성하기 위한 래치수단; 상기 제1 구동신호에 응답하여 상기 제1 차지 펌핑수단의 구동을 제어하는 복수의 펌핑 제어신호를 생성하기 위한 제1 펌핑 제어신호 생성수단; 및 상기 제2 구동신호에 응답하여 상기 제2 차지 펌핑부의 구동을 제어하기 위한 복수의 펌핑 제어신호를 생성하기 위한 제2 펌핑 제어신호 생성수단을 구비하는 내부전원 생성장치를 제공한다.
차지 펌핑, 내부전원, 포지티브, 위상, 효율

Description

내부전원 생성장치{INTERNAL VOLTAGE GENERATOR}
도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도.
도 2는 도 1의 레벨 감지부의 내부 회로도.
도 3은 도 1의 오실레이터의 내부 회로도.
도 4는 제1 펌핑 제어신호 생성부의 내부 회로도.
도 5는 도 4의 동작 파형도.
도 6은 도 1의 제1 차지 펌핑부의 내부 회로도.
도 7은 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도.
도 8은 도 7의 래치부의 내부 회로도.
도 9는 도 7의 제1 펌핑 제어신호 생성부의 내부 회로도.
도 10은 도 7의 제1 차지 펌핑부의 내부 회로도.
도 11은 도 7의 출력 드라이버의 내부 회로도.
도 12는 도 8 내지 도 10의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
300 : 래치부
400 : 제1 펌핑 제어신호 생성부 450 : 제2 펌핑 제어신호 생성부
500 : 제1 차지 펌핑부 550 : 제2 차지 펌핑부
600 : 출력 드라이버
본 발명은 반도체 설계 기술에 관한 것으로, 특히 안정적으로 고전압을 공급하기 위한 내부전원 생성장치에 관한 것이다.
반도체 메모리 소자에서 내부전원으로 사용하는 내부전원 생성장치(Internal Voltage generator)는 외부 전원전압(External voltage, VDD)을 공급받아 다양한 레벨의 내부 전원전압(Internal voltage)을 만드는 회로이다.
특히, 반도체 메모리의 최근 추세가 저전압, 저소비 전력화되어 감에 따라 디램 제품에서 내부전원 생성장치를 채용하고 있다.
한편, 이와같이 소자의 내부에서 사용되는 전압을 자체적으로 생성하므로, 주변온도, 공정, 또는 압력 등의 변동에 관계없이 안정적인 내부전압을 생성하는 것에 많은 노력이 있어왔다.
도 1은 종래기술에 따른 내부전원 생성장치의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 내부전원 생성장치는 외부전원(VDD)을 포지티브(Positive) 펌핑하여 외부전원(VDD) 보다 높은 레벨을 갖는 고전압(VPP)을 공급하기 위한 제1 및 제2 차지 펌핑부(42, 44)와, 고전압(VPP)의 레벨을 감지하기 위한 레벨 감지부(10)와, 레벨 감지부(10)의 감지신호(PPE)에 응답하여 주기신호(OSC)를 생성하기 위한 오실레이터(20)와, 주기신호(OSC)를 인가받아 제1 차지 펌핑부(42)의 구동을 제어하는 복수의 펌핑 제어신호를 생성하기 위한 제1 펌핑 제어신호 생성부(32)와, 반전된 주기신호를 인가받아 제2 차지 펌핑부(44)의 구동을 제어하기 위한 복수의 펌핑 제어신호를 생성하기 위한 제2 펌핑 제어신호 생성부(34)를 구비한다.
이와같이, 종래기술에 따른 내부전원 생성장치는 고전압(VPP)의 레벨이 하강하는 경우 레벨 감지부(10)를 통해 이를 감지하고, 오실레이터(20)와 펌핑 제어신호 생성부(32, 34)를 통해 차지 펌핑부(42, 44)를 구동하므로서, 고전압(VPP)이 일정한 레벨로 유지되도록 한다.
도 2는 도 1의 레벨 감지부(10)의 내부 회로도이다.
도 2를 참조하면, 레벨 감지부(10)는 직렬 연결된 저항을 구비하여 고전압(VPP)을 전압 디바이딩하기 위한 전압 분배부(12)와, 전압 분배부(12)의 출력전압과 기준전압(VREF)을 차동입력으로 인가받아 감지신호(PPE)를 출력하기 위한 차동 증폭기(14)를 구비한다.
먼저, 전압 분배부(12)는 인가된 고전압(VPP)을 디바이딩하여 출력시키며, 차동 증폭기(14)는 전압 분배부(12)의 출력전압과 기준전압(VREF)의 차이를 증폭시켜 감지신호(PPE)로 출력한다.
즉, 레벨 감지부(10)는 전압 분배부(12)의 출력전압이 기준전압(VREF)보다 낮은 레벨을 가질 경우 감지신호(PPE)를 논리레벨 'H'로 출력하며, 이외에는 감지신호(PPE)를 논리레벨 'L'로 출력한다.
도 3은 도 1의 오실레이터(20)의 내부 회로도로서, 오실레이터(20)는 주기신호(OSC)를 지연 및 반전시켜 피드백-주기신호로 출력하기 위한 제1 인버터 체인(22)과, 피드백-주기신호와 감지신호(PPE)를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 지연 및 반전시켜 주기신호(OSC)로 출력하기 위한 제2 인버터 체인(24)을 구비한다.
오실레이터(20)는 감지신호(PPE)에 제어받아 주기신호(OSC)를 생성한다. 즉, 오실레이터(20)는 감지신호(PPE)가 논리레벨 'H'를 갖는 경우에는 일정한 주기를 갖고 토글링되는 주기신호(OSC)를 생성하며, 감지신호(PPE)가 논리레벨 'L'를 갖는 경우에는 주기신호(OSC)가 논리레벨 'L'로 출력되도록 한다.
도 4는 제1 펌핑 제어신호 생성부(32)의 내부 회로도로서, 제1 및 제2 펌핑 제어신호 생성부(32, 34)는 동일한 회로적 구현을 가지므로 제1 펌핑 제어신호 생성부(32)를 예로서 살펴보도록 한다.
도 4를 참조하면, 제1 펌핑 제어신호 생성부(32)는 직렬 연결되어 앞단의 출력신호를 지연시켜 지연-주기신호(T1, T2, T3, T4)로 출력하되, 첫번째 단(32a)은 주기신호(OSC)를 입력으로 인가받는 내지 제4 지연부(32a, 32b, 32c, 32d)와, 제1 내지 제4 지연부(32a, 32b, 32c, 32d)의 각 출력신호인 제1 내지 제4 지연-주기신호(T1, T2, T3, T4)를 인가받아 복수의 펌핑 제어신호(OSC_T1, OSC_T2, OSCB_T1, OSCB_T2, PCAP0, PCAP1, PCAP2)를 출력하기 위한 신호 생성부(32e)를 구비한다.
도 5는 도 4의 동작 파형도로서, 제1 내지 제4 지연부(32a, 32b, 32c, 32d)는 주기신호(OSC)로 부터 각각 다른 지연시간은 갖는 제1 내지 제4 지연-주기신호(T1, T2, T3, T4)를 생성하며, 신호 생성부(32e)는 제1 내지 제4 지연-주기신호(T1, T2, T3, T4)의 논리 조합을 통해 각 활성화 구간이 중복되지 않으며 제1 차지 펌핑부(42)를 구동하기 위한 복수의 펌핑 제어신호(OSC_T1, OSC_T2, OSCB_T1, OSCB_T2, PCAP0, PCAP1, PCAP2)를 생성한다.
전술한 바와 같이, 제1 및 제2 펌핑 제어신호 생성부(32, 34)는 동일한 회로적 구현을 갖되, 제2 펌핑 제어신호 생성부(34)는 반전된 주기신호를 인가받는다. 따라서, 제2 펌핑 제어신호 생성부(34)는 도 5에 도시된 신호와 각각 180°의 위상 차이를 갖는 복수의 펌핑 제어신호를 생성한다.
도 6은 도 1의 제1 차지 펌핑부(42)의 내부 회로도로서, 제1 및 제2 차지 펌핑부(42, 44)는 동일한 회로적 구현을 갖는다.
제1 차지 펌핑부(42)는 도 5에 도시된 바와 같은 복수의 펌핑 제어신호 (OSC_T1, OSC_T2, OSCB_T1, OSCB_T2, PCAP0, PCAP1, PCAP2)에 응답하여 외부전원(VDD)를 펌핑하여 고전압(VPP)을 생성하므로, 도 5에 표기된 'a' 시점을 시작으로 하여 구체적인 동작을 살펴보도록 한다.
먼저, 펌핑 제어신호 PCAP0가 논리레벨 'L'인 전원전압 VSS 레벨을 가지므로, 노드 TRN_CTR0는 VDD - Vt의 레벨을 갖게된다.
이어, 펌핑 제어신호 PCAP0가 논리레벨 'H'로 천이하여 외부전원(VDD) 레벨을 갖게되면, 커패시터(C1)에 의해 노드 TRN_CTR0는 2VDD - Vt의 레벨을 갖게된다. 따라서, 노드 TRN_CTR0를 게이트 입력으로 갖는 NMOS트랜지스터 NM1, NM2, 및 NM3가 턴온되어, 노드 BT1, T1B, 및 TRN_CTR1이 외부전원(VDD) 레벨로 상승한다.
이어, 펌핑 제어신호 OSC_T1이 논리레벨 'H'에서 'L'로 천이하여, 이를 게이트 입력으로 갖는 NMOS트랜지스터(NM4)가 턴오프 되어 노드 T1HB가 전원전압 VSS의 공급단에서 오픈된다.
이어, 펌핑 제어신호 OSCB_T2가 논리레벨 'H'를 갖게되어, 노드 T2HB가 전원전압 VSS의 공급단에 단락되어 접지된다. 그리고 노드 T2B는 VDD - Vt의 레벨을 갖게된다.
이어, 펌핑 제어신호 PCAP1이 논리레벨 'H'로 천이되므로, 노드 BT1이 2VDD의 레벨까지 상승하게 된다.
또한, 펌핑 제어신호 OSCB_T1이 논리레벨 'H'로 천이되므로, 노드 T1B가 2VDD의 레벨로 상승하게 되어 NMOS트랜지스터(NM5) 및 PMOS트랜지스터(PM1)가 턴온된다. 따라서, NMOS트랜지스터(NM5)에 의해 노드 TRN_CTR0가 외부전원(VDD)의 레벨을 갖게되며, PMOS트랜지스터(PM1)에 의해 노드 T1HB가 2VDD의 레벨로 상승한다.
그리고 노드 T1HB에 일측단이 접속된 커패시터(C2)가 노드 T1HB의 2VDD 레벨 상승에 의해 노드 TRN_CTR1을 3VDD의 레벨로 펌핑시키므로, 노드 TRN_CTR1을 게이트 입력으로 갖는 NMOS트랜지스터(NM6)가 턴온되어 노드 BT2가 노드 BT1과 동일하게 2VDD 레벨을 갖는다.
이어, 펌핑 제어신호 OSCB_T2가 논리레벨 'L'로 천이하므로, NMOS트랜지스터(NM7)가 턴오프되어 노드 T2HB가 전원전압 VSS의 공급단에서 오픈된다. 그리고 노 드 TRN_CTR1를 게이트 입력으로 갖는 NMOS트랜지스터(NM8)가 턴온되어 노드 TRN_CTR2를 2VDD 레벨로 상승시킨다.
이어, 펌핑 제어신호 PCAP2가 논리레벨 'H'로 천이하므로, 이를 일측단으로 인가받는 커패시터(C3)가 노드 BT2를 3VDD 레벨로 펌핑시킨다.
또한, 펌핑 제어신호 OSC_T2가 논리레벨 'H'로 천이하므로, 이를 일측단으로 인가받는 커패시터(C4)에 의해 노드 T2B가 2VDD 레벨로 상승한다. 그리고 노드 T2B의 레벨 상승으로 인해 턴온된 PMOS트랜지스터(PM2)에 의해 노드 T2HB가 노드 T2B와 동일한 2VDD 레벨을 갖게 되므로, 노드 T2HB를 일측단으로 인가받는 커패시터(C5)에 의해 노드 TRN_CTR2가 4VDD 레벨로 펌핑된다.
따라서, 노드 TRN_CTR2을 게이트 입력으로 갖는 NMOS트랜지스터(NM9)에 의해 노드 BT2에 걸린 3VDD 레벨이 고전압(VPP)으로 출력된다.
전술한 바와 같이, 제1 차지 펌핑부(42)는 제1 펌핑 제어신호 생성부(32)가 인가하는 펌핑 제어신호(OSC_T1, OSC_T2, OSCB_T1, OSCB_T2, PCAP0, PCAP1, PCAP2)에 응답하여 외부전원(VDD)을 3배로 포지티브 펌핑한 뒤, 이를 고전압(VPP)으로 출력한다.
참고적으로, 전술한 내부전원 생성장치의 동작에서 MOS트랜지스터의 문턱전압은 Vt로 가정한다.
한편, 종래기술에 따른 내부전원 생성장치는 반전된 주기신호를 인가받아 구동되는 제2 펌핑 제어신호 생성부를 통해, 제2 차지 펌핑부가 제1 차지 펌핑부가 구동되지 않는 동안 고전압을 공급하도록 한다.
그런데, 주기신호와 인버터를 통해 반전된 주기신호 사이의 위상차이는 정확히 180°를 갖는 것이 아니라 공정과정 등에 따라 변동되기 때문에, 제1 및 제2 차지 펌핑부의 고전압 공급이 중복되거나, 또는 공급되지 못하는 구간이 발생하여 고전압의 레벨이 안정적으로 유지되지 못하는 문제점이 발생한다.
또한, 차지 펌핑부의 동작을 살펴보면 펌핑 제어신호 PCAP1의 논리레벨 'H'로의 천이에 의해 노드 BT1의 2VDD의 레벨로 펌핑되는 시점으로 부터, 다시 펌핑 제어신호 PCAP2의 논리레벨 'H'로의 천이에 의해 다시 노드 BT2가 3VDD의 레벨로 펌핑되기 까지 주기신호의 1/2 주기에 해당하는 시간이 소요된다. 이와같은 지연시간 동안 리키지전류가 발생되어 고전압의 레벨이 원하는 레벨로 출력되지 못하는 문제점이 발생한다.
또한, 차지 펌핑부 내에 펌핑된 레벨을 갖는 노드의 전압을 전달하기 위한 트랜지스터가 NMOS트랜지스터로 구현되기 때문에, NMOS트랜지스터가 갖는 문턱전압 만큼의 레벨 하강없이 펌핑된 레벨을 전달하기 위해, 펌핑된 레벨 이상의 전압을 생성해야하는 단점이 있다.
예를 들어, 차지 펌핑부 내 노드 BT1에 펌핑된 2VDD의 레벨이, 레벨의 하강없이 노드 BT2로 전달하기 위해서는 펌핑 제어신호 TRN_CTR1이 적어도 2VDD + Vt 이상의 레벨을 가져야 하며, 노드 BT2의 펌핑된 3VDD의 레벨을 전달하기 위해서는 펌핑 제어신호 TRN_CTR2는 3VDD + Vt 이상의 레벨을 가져야 한다.
뿐만 아니라, NMOS트랜지스터의 문턱전압에 의한 레벨 하강없이 펌핑된 레벨을 전달하기 위해, 펌핑된 레벨 이상으로 생성된 펌핑 제어신호는 이를 인가받는 트랜지스터에 스트레스가 된다.
끝으로, 내부전원 생성장치는 3VDD 레벨의 고전압을 공급하기 위해 차지 펌핑부 내 각각 7개의 펌핑용 커패시터를 구비하며, 이 커패시터를 구동하기 위한 7개의 펌핑 제어신호를 생성하기 위해 많은 게이트가 필요하므로, 큰 면적을 갖는 단점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 리키지 전류의 발생을 최소화하여 안정적으로 고전압을 공급할 수 있는 내부전원 생성장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 내부전원 생성장치는 외부전원을 포지티브 펌핑하여 외부전원 보다 높은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑수단; 상기 제1 및 제2 차지 펌핑수단의 출력전압에 따라 상대되는 출력전압을 번갈아 가며 고전압으로 출력하기 위한 출력 드라이버; 상기 고전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 상기 주기신호를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호를 생성하기 위한 래치수단; 상기 제1 구동신호에 응답하여 상기 제1 차지 펌핑수단의 구동을 제어하는 복 수의 펌핑 제어신호를 생성하기 위한 제1 펌핑 제어신호 생성수단; 및 상기 제2 구동신호에 응답하여 상기 제2 차지 펌핑부의 구동을 제어하기 위한 복수의 펌핑 제어신호를 생성하기 위한 제2 펌핑 제어신호 생성수단을 구비한다.
바람직하게, 상기 출력 드라이버는 상기 제2 차지 펌핑수단의 출력전압에 응답하여 상기 제1 차지 펌핑수단의 출력전압을 상기 고전압으로 출력하기 위한 제1 PMOS트랜지스터와, 상기 제1 차지 펌핑수단의 출력전압에 응답하여 상기 제2 차지 펌핑수단의 출력전압을 상기 고전압으로 출력하기 위한 제2 PMOS트랜지스터를구비하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 7은 본 발명의 일 실시 예에 따른 내부전원 생성장치의 블록 구성도이다.
도 7를 참조하면, 본 발명의 일 실시 예에 따른 내부전원 생성장치는 외부전원(VDD)을 포지티브(Positive) 펌핑하여 외부전원(VDD) 보다 높은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑부(500, 550)와, 제1 및 제2 차지 펌핑부(500, 550)의 출력전압에 따라 상대되는 출력전압을 번갈아 가며 고전압으로 출력하기 위한 출력 드라이버(600)와, 고전압(VPP)의 레벨을 감지하기 위한 레벨 감지부(100)와, 레벨 감지부(100)의 감지신호(PPE)에 응답하여 주기신호(OSC)를 생성하기 위한 오실레이터(200)와, 주기신호(OSC)를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호(AA, BB)를 생성하기 위한 래치부(300)와, 제1 구동신호(AA)에 응답하여 제1 차지 펌핑부(500)의 구동을 제어하는 복수의 펌핑 제어신호(AP1, AP2, AP3, aBT0)를 생성하기 위한 제1 펌핑 제어신호 생성부(400)와, 제2 구동신호(BB)에 응답하여 제2 차지 펌핑부(550)의 구동을 제어하기 위한 복수의 펌핑 제어신호(BP1, BP2, BP3, bBT0)를 생성하기 위한 제2 펌핑 제어신호 생성부(450)를 구비한다.
전술한 본 발명에 따른 내부전원 생성장치는 래치부(300)를 통해 서로 반대되는 위상을 갖는 제1 및 제2 구동신호(AA, BB)를 생성하므로서, 제1 및 제2 차지 펌핑부(500, 550)의 구동시간이 중복되는 경우를 방지한다.
다음에서는 각 블록의 내부 회로도 및 동작을 구체적으로 살펴보도록 한다.
도 8은 도 7의 래치부(300)의 내부 회로도로서, 래치부(300)는 주기신호(OSC)를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호(OSCB)와 주기신호(OSC)를 입력으로 갖는 크로스 커플드된 노어게이트 NR1 및 NR2와, 노어게이트 NR1의 출력신호를 버퍼링하여 제1 구동신호(AA)로 출력하기 위한 제1 버퍼(320)와, 노어게이트 NR2의 출력신호를 버퍼링하여 제2 구동신호(BB)로 출력하기 위한 제2 버퍼(340)를 구비한다.
래치부(300)의 동작을 살펴보면, 주기신호(OSC)가 논리레벨 'H'를 갖는 경우 제1 구동신호(AA)를 논리레벨 'L'로, 제2 구동신호(BB)를 논리레벨 'H'로 출력한다. 그리고 주기신호(OSC)가 논리레벨 'L'를 갖는 경우 제1 구동신호(AA)는 논리레벨 'H'로, 제2 구동신호(BB)는 논리레벨 'L'로 출력된다.
이때, 래치부(300)는 크로스 커플드된 노어게트 NR1 및 NR2를 통해 제1 및 제2 구동신호(AA, BB)를 생성하기 때문에, 제1 및 제2 구동신호(AA, BB)는 공정과정에 따른 변동없이 일정하게 180°의 위상 차이를 갖는다.
도 9는 도 7의 제1 펌핑 제어신호 생성부(400)의 내부 회로도로서, 제1 및 제2 펌핑 제어신호 생성부(400, 450)는 각각 인가받는 구동신호(AA, BB)의 위상만 다를 뿐 구현소자 및 동작은 동일하므로, 제1 펌핑 제어신호 생성부(400)를 예로서 살펴보도록 한다.
도 9를 참조하면, 제1 펌핑 제어신호 생성부(400)는 제1 구동신호(AA)를 지연시키기 위한 지연부(420)와, 제1 구동신호(AA)와 지연부(420)의 출력신호를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호를 반전시켜 각각 펌핑 제어신호 AP1 및 AP2으로 출력하기 위한 인버터 I2 및 I3와, 제1 구동신호(AA)를 지연 및 반전시켜 펌핑 제어신호 aBT0로 출력하기 위한 지연/반전부(440)와, 제1 구동신호(AA)와 지연부(420)의 출력신호를 입력으로 갖는 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력신호를 반전시켜 펌핑제어신호 AP3로 출력하기 위한 인버터(I4)를 구비한다.
제1 펌핑 제어신호 생성부(400)의 동작을 간략히 살펴보면, 제1 펌핑 제어신호 생성부(400)는 제1 구동신호(AA)가 논리레벨 'L'를 갖는 경우 펌핑 제어신호 AP1, AP2, 및 AP3를 논리레벨 'L'로, 펌핑 제어신호 aBT0를 논리레벨 'H'로 출력한다.
그리고 제1 구동신호(AA)가 논리레벨 'H'를 갖는 경우에는 펌핑 제어신호 AP1, AP2, 및 AP3를 논리레벨 'H'로, 펌핑 제어신호 aBT0를 논리레벨 'L'로 출력한다.
전술한 바와 같이, 제2 펌핑 제어신호 생성부(450)는 반대되는 위상을 갖는 제2 구동신호(BB)를 인가받아 구동되므로, 출력되는 펌핑 제어신호 BP1, BP2, BP3 및 aBT0 역시 제1 펌핑 제어신호 생성부(400)에 의해 출력되는 신호와 반대되는 위상을 갖는다.
도 10은 도 7의 제1 차지 펌핑부(500)의 내부 회로도이다.
도 10을 참조하면, 제1 차지 펌핑부(500)는 펌핑 제어신호 AP2를 일측단으로 인가받는 커패시터(C6)와, 외부전원(VDD)의 공급단에 자신의 드레인 및 게이트 단이 접속되고 커패시터(C6)의 타측단에 자신의 소스단이 접속된 NMOS트랜지스터(NM10)와, 자신의 드레인단 및 소스단이 커패시터(C6)의 타측단에 접속된 NMOS트랜지스터(NM11)와, 외부전원(VDD) 공급단에 자신의 드레인단이 접속되고 자신의 소스단 및 게이트단이 NMOS트랜지스터(NM11)의 드레인단에 접속된 NMOS트랜지스터(NM12)와, 펌핑 제어신호 AP1를 일측단으로 인가받는 커패시터(C7)와, 외부전원(VDD)의 공급단에 자신의 드레인 및 게이트 단이 접속되고 커패시터(C7)의 타측단에 자신의 소스단이 접속된 NMOS트랜지스터(NM13)와, 자신의 드레인단 및 소스단이 커패시터(C7)의 타측단에 접속된 NMOS트랜지스터(NM14)와, 외부전원(VDD) 공급단에 자신의 드레인단이 접속되고 자신의 소스단 및 게이트단이 NMOS트랜지스터(NM14)의 드레인단에 접속된 NMOS트랜지스터(NM15)와, 펌핑 제어신호 aBT0를 일측단으로 인가받는 커패시터(C8)와, 커패시터(C7)의 타측단을 게이트 입력으로 가지며 외부전 원(VDD)의 공급단과 커패시터(C8)의 타측단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM16)와, 펌핑 제어신호 AP3를 게이트 입력으로 가지며 커패시터(C8)의 타측단과 노드 AB1 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM3)와, 펌핑 제어신호 AP3를 게이트 입력으로 가지며 전원전압 VSS의 공급단에 자신의 소스단이 접속된 NMOS트랜지스터(NM18)와, 외부전원(VDD)를 게이트 입력으로 가지며 노드 AB1과 NMOS트랜지스터(NM18)의 드레인단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM17)와, 노드 AB1에 일측단이 접속되고 자신의 타측단에 걸린 전압을 출력전압 aBT2로 출력하는 커패시터(C9)와, 커패시터(C6)의 타측단에 걸린 전압을 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 커패시터(C9)의 타측단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM19)를 구비한다.
한편, 노드 AB1를 프리차지 및 차징시켜주는 회로에서 PMOS 및 NMOS트랜지스터(PM3, NM18)를 각각 하나만을 사용하지 않고, PMOS트랜지스터(PM3)와 NMOS트랜지스터(NM18) 사이에 외부전원(VDD)을 게이트 입력으로 갖는 NMOS트랜지스터(NM17를 더 구비하므로, 노드 AP3가 논리레벨 'L'를 가져 노드 AB1이 2VDD의 레벨 까지 상승할 때 전원전압 VSS의 공급단으로 생길 수 있는 오프-리키지 전류 성분을 줄일 수 있다.
도 11은 도 7의 출력 드라이버(600)의 내부 회로도로서, 출력 드라이버(600)는 제2 차지 펌핑부(550)의 출력전압(bBT2)에 응답하여 제1 차지 펌핑부(500)의 출력전압(aBT2)을 고전압(VPP)으로 출력하기 위한 PMOS트랜지스터(PM4)와, 제1 차지 펌핑부(500)의 출력전압(aBT2)에 응답하여 제2 차지 펌핑부(550)의 출력전압(bBT2) 을 고전압(VPP)으로 출력하기 위한 PMOS트랜지스터(PM5)를 구비한다.
전술한 바와 같은 출력 드라이버(600)는 상대의 출력전압을 게이트 입력으로 갖는 PMOS트랜지스터 PM4 및 PM5를 구비하므로, 제1 및 제2 차지 펌핑부(500, 550)의 두 출력전압의 레벨 차이가 문턱전압 이상으로 낮아지면, 상대적으로 높은 전압을 갖는 차지 펌핑부의 전압이 출력되게 된다.
12는 도 8 내지 도 10의 동작 파형도로서, 이를 참조하여 본 발명에 따른 내부전원 생성장치의 동작을 살펴보도록 한다.
도면에 도시된 동작 파형도는 고전압(VPP)의 레벨이 기준전압(VREF) 이하로 하강하여 레벨 감지부(100)가 감지신호(PPE)를 활성화시키므로, 오실레이터(200)가 주기신호(OSC)를 지속적으로 생성하는 경우이다. 따라서, 도면에 표기된 'P'시점을 기준으로, 본 발명에 따른 내부전원 생성장치의 동작을 구체적으로 살펴보도록 한다.
먼저, 래치부(300)는 주기신호(OSC)의 논리레벨 'L'에 응답하여 제1 구동신호(AA)를 논리레벨 'H'로, 제2 구동신호(BB)를 논리레벨 'L'로 출력한다.
이때, 제1 펌핑 제어신호 생성부(400)가 제1 구동신호(AA)에 응답하여 펌핑 제어신호 aBT0를 논리레벨 'L'로 천이시키므로, 노드 aBT1이 외부전원(VDD)의 레벨을 갖게된다. 또한, 펌핑 제어신호 AP1, AP2 및 AP3가 논리레벨 'L'를 가지므로, 노드 AP2_BT 및 AP1_BT는 VDD - Vt의 레벨을 가지며, 노드 AB1은 2VDD의 레벨을 갖는다.
이어, 펌핑 제어신호 AP1, AP2 및 AP3가 논리레벨 'H'로 천이되므로, 펌핑 제어신호 AP2 및 AP1를 각각 일측단으로 인가받는 커패시터 C6 및 C7에 의해 포지티브 펌핑되어 노드 AP2_BT 및 AP1_BT가 2VDD - Vt의 레벨까지 상승하게 된다. 그리고 펌핑 제어신호 AP3를 인가받는 NMOS트랜지스터(NM18)가 턴온되어 노드 AB1이 전원전압 VSS의 레벨을 갖게 된다.
따라서, 노드 AP2_BT 및 AP1_BT를 각각 게이트 입력으로 인가받는 NMOS트랜지스터 NM19 및 NM16가 턴온되어 노드 aBT1 및 aBT2가 외부전원(VDD)의 레벨을 갖게된다.
이어, 래치부(300)에 의해 제1 구동신호(AA)가 논리레벨 'L'로 천이되므로, 펌핑 제어신호 AP1, AP2, AP3가 논리레벨 'L'로 천이된다.
따라서, NMOS트랜지스터 NM16 및 NM19가 턴오프되어, 노드 aBT1 및 aBT2가 외부전원(VDD)의 공급단과 분리된다. 또한, 펌핑 제어신호 AP3를 게이트 입력으로 인가받는 PMOS트랜지스터(PM3)가 턴온되어 노드 AB1이 노드 aBT1과 동일한 외부전원(VDD)의 레벨을 갖게되므로, 이를 일측단으로 인가받는 커패시터(C9)에 의해 포지티브 펌핑되어 노드 aBT2가 2VDD의 레벨을 갖게된다.
이어, 펌핑 제어신호 aBT0가 논리레벨 'H'로 천이되므로, 노드 aBT1이 2VDD의 레벨을 갖게된다. 그리고 턴온된 PMOS트랜지스터(PM3)를 통해 노드 aBT1의 레벨이 노드 AB1으로 전달되므로, 커패시터(C9)에 의해 노드 aBT2가 3VDD의 레벨을 갖게 된다.
이때, 도면에는 도시되지 않았으나, 제2 펌핑 제어신호 생성부(450)에 의해 생성된 펌핑 제어신호 BP1, BP2, BP3 및 bBT0는 펌핑 제어신호 AP1, AP2, AP3 및 aBT0와 반대되는 위상을 가지므로, 제2 차지 펌핑부(550)는 제1 차지 펌핑부(500)가 구동되지 않는 동안에 외부전압(VDD)을 포지티브 펌핑하여 출력전압(bBT2)을 생성한다.
한편, 전술한 바와 같이 본 발명에 따른 내부전원 생성장치는 래치부를 통해 180°의 위상 차이를 갖는 제어신호를 생성하고, 출력 드라이버를 구비하므로서, 제1 및 제2 차지 펌핑부의 구동이 중복되거나 출력이 공급되지 않는 상황을 예방하여 고전압의 레벨을 안정적으로 유지한다.
또한, 차지 펌핑부 내 펌핑용 커패시터의 수를 7개에서 4개로 줄이므로, 이에 따른 면적 뿐 아니라, 이들 커패시터의 펌핑을 제어하기 위한 펌핑 제어신호의 수를 줄일 수 있어, 차지 펌핑부 및 펌핑 제어신호 생성부의 면적을 감소시킬 수 있다.
또한, 종래기술에 따른 내부전원 생성장치에서는 2VDD의 레벨에서 3VDD의 레벨로의 포지티브 펌핑을 위해 주기신호의 1/2 주기의 시간이 소요되었던 반면, 본 발명에서는 2VDD의 레벨에서 3VDD 레벨로의 펌핑을 펌핑 제어신호 aBT0에 의해 제어받도록 하므로서 소요되는 시간을 큰폭으로 줄였다. 따라서, 종래 소요되는 시간으로 인해 발생되었던 리키지 전류를 감소시킬 수 있어, 본 발명에 따른 내부전원 생성장치는 종래에 비해 보다 효율적으로 고전압을 생성할 수 있다.
끝으로 출력 드라이버를 PMOS트랜지스터로 구현하므로서, 종래 펌핑된 고전압을 출력하기 위해 펌핑된 고전압보다 높은 레벨의 전압을 생성하지 않아도 되며, 과도하게 높은 전압을 인가받는 트랜지스터가 없어 안정적이 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 적은 면적으로 구현되며, 래치부를 통해 위상이 반대되는 구동신호를 생성하여, 차지 펌핑부가 안정적으로 고전압을 생성할 수 있도록 한다.

Claims (5)

  1. 외부전원을 포지티브 펌핑하여 외부전원 보다 높은 레벨을 갖는 전압을 생성하기 위한 제1 및 제2 차지 펌핑수단;
    상기 제1 및 제2 차지 펌핑수단의 출력전압에 따라 상대되는 출력전압을 번갈아 가며 고전압으로 출력하기 위한 출력 드라이버;
    상기 고전압의 레벨을 감지하기 위한 레벨 감지수단;
    상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터;
    상기 주기신호를 인가받아 서로 반대되는 위상을 갖는 제1 및 제2 구동신호를 생성하기 위한 래치수단;
    상기 제1 구동신호에 응답하여 상기 제1 차지 펌핑수단의 구동을 제어하는 복수의 펌핑 제어신호를 생성하기 위한 제1 펌핑 제어신호 생성수단; 및
    상기 제2 구동신호에 응답하여 상기 제2 차지 펌핑부의 구동을 제어하기 위한 복수의 펌핑 제어신호를 생성하기 위한 제2 펌핑 제어신호 생성수단
    을 구비하는 내부전원 생성장치.
  2. 제1항에 있어서,
    상기 출력 드라이버는,
    상기 제2 차지 펌핑수단의 출력전압에 응답하여 상기 제1 차지 펌핑수단의 출력전압을 상기 고전압으로 출력하기 위한 제1 PMOS트랜지스터와,
    상기 제1 차지 펌핑수단의 출력전압에 응답하여 상기 제2 차지 펌핑수단의 출력전압을 상기 고전압으로 출력하기 위한 제2 PMOS트랜지스터를
    구비하는 것을 특징으로 하는 내부전원 생성장치.
  3. 제1항 또는 2항에 있어서,
    상기 제1 및 제2 차지 펌핑수단은,
    제1 펌핑 제어신호를 일측단으로 인가받는 제1 커패시터와, 상기 외부전원의 공급단에 자신의 드레인 및 게이트 단이 접속되고 상기 제1 커패시터의 타측단에 자신의 소스단이 접속된 제1 NMOS트랜지스터와, 자신의 드레인단 및 소스단이 상기 제1 커패시터의 타측단에 접속된 제2 NMOS트랜지스터와, 상기 외부전원 공급단에 자신의 드레인단이 접속되고 자신의 소스단 및 게이트단이 상기 제2 NMOS트랜지스터의 드레인단에 접속된 제3 NMOS트랜지스터와, 제2 펌핑 제어신호를 일측단으로 인가받는 제2 커패시터와, 상기 외부전원의 공급단에 자신의 드레인 및 게이트 단이 접속되고 상기 제2 커패시터의 타측단에 자신의 소스단이 접속된 제4 NMOS트랜지스터와, 자신의 드레인단 및 소스단이 상기 제2 커패시터의 타측단에 접속된 제5 NMOS트랜지스터와, 상기 외부전원 공급단에 자신의 드레인단이 접속되고 자신의 소스단 및 게이트단이 상기 제5 NMOS트랜지스터의 드레인단에 접속된 제6 NMOS트랜지 스터와, 제3 펌핑 제어신호를 일측단으로 인가받는 제3 커패시터와, 상기 제2 커패시터의 타측단을 게이트 입력으로 가지며 상기 외부전원의 공급단과 상기 제3 커패시터의 타측단 사이에 드레인-소스 경로를 갖는 제7 NMOS트랜지스터와, 제4 펌핑 제어신호를 게이트 입력으로 가지며 상기 제3 커패시터의 타측단과 제1 노드 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터와, 상기 제4 펌핑 제어신호를 게이트 입력으로 가지며 제1 전원전압의 공급단에 자신의 소스단이 접속된 제8 NMOS트랜지스터와, 상기 외부전원를 게이트 입력으로 가지며 상기 제1 노드와 상기 제8 NMOS트랜지스터의 드레인단 사이에 드레인-소스 경로를 갖는 제9 NMOS트랜지스터와, 상기 제1 노드에 일측단이 접속되고 자신의 타측단에 걸린 전압을 상기 자신의 출력전압로 출력하는 제4 커패시터와, 상기 제1 커패시터의 타측단에 걸린 전압을 게이트 입력으로 가지며 상기 외부전원의 공급단과 상기 제4 커패시터의 타측단 사이에 드레인-소스 경로를 갖는 제10 NMOS트랜지스터
    를 구비하는 것을 특징으로 하는 내부전원 생성장치.
  4. 제3항에 있어서,
    상기 래치수단은,
    상기 주기신호를 반전시키기 위한 제1 인버터와, 상기 제1 인버터의 출력신호와 상기 주기신호를 입력으로 갖는 크로스 커플드된 제1 및 제2 노어게이트와, 상기 제1 노어게이트의 출력신호를 버퍼링하여 상기 제1 구동신호로 출력하기 위한 제1 버퍼와, 상기 제2 노어게이트의 출력신호를 버퍼링하여 상기 제2 구동신호로 출력하기 위한 제2 버퍼
    를 구비하는 것을 특징으로 하는 내부전원 생성장치.
  5. 제4항에 있어서,
    상기 제1 펌핑 제어신호 생성수단은,
    상기 제1 구동신호를 지연시키기 위한 지연부와, 상기 제1 구동신호와 상기 지연부의 출력신호를 입력으로 갖는 제1 낸드게이트와, 상기 제1 낸드게이트의 출력신호를 반전시켜 각각 상기 제1 및 제2 펌핑 제어신호로 출력하기 위한 제2 및 제3 인버터와, 상기 제1 구동신호를 지연 및 반전시켜 상기 제3 펌핑 제어신호로 출력하기 위한 지연-반전부와, 상기 제1 구동신호와 상기 지연부의 출력신호를 입력으로 갖는 제2 낸드게이트와, 상기 제2 낸드게이트의 출력신호를 반전시켜 상기 제4 펌핑제어신호로 출력하기 위한 제4 인버터
    를 구비하는 것을 특징으로 하는 내부전원 생성장치.
KR1020050036548A 2005-04-30 2005-04-30 내부전원 생성장치 Expired - Fee Related KR100733472B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050036548A KR100733472B1 (ko) 2005-04-30 2005-04-30 내부전원 생성장치
US11/302,374 US7282987B2 (en) 2005-04-30 2005-12-14 Internal voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036548A KR100733472B1 (ko) 2005-04-30 2005-04-30 내부전원 생성장치

Publications (2)

Publication Number Publication Date
KR20060113266A KR20060113266A (ko) 2006-11-02
KR100733472B1 true KR100733472B1 (ko) 2007-06-28

Family

ID=37233882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036548A Expired - Fee Related KR100733472B1 (ko) 2005-04-30 2005-04-30 내부전원 생성장치

Country Status (2)

Country Link
US (1) US7282987B2 (ko)
KR (1) KR100733472B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995664B1 (ko) 2009-02-02 2010-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080100539A (ko) * 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100915816B1 (ko) * 2007-10-04 2009-09-07 주식회사 하이닉스반도체 내부 전압 생성 회로
KR100900965B1 (ko) * 2007-11-05 2009-06-08 한국전자통신연구원 고전압용 씨모스 전하 펌프
KR100910863B1 (ko) * 2007-12-27 2009-08-06 주식회사 하이닉스반도체 차지 펌핑 회로와 이를 이용한 클럭 동기화 회로
KR100911184B1 (ko) * 2008-01-02 2009-08-06 주식회사 하이닉스반도체 차지 펌핑 회로
KR100940269B1 (ko) * 2008-02-26 2010-02-05 주식회사 하이닉스반도체 고전압 펌핑 회로
KR100927406B1 (ko) 2008-02-29 2009-11-19 주식회사 하이닉스반도체 내부 전압 생성 회로
US20100308899A1 (en) * 2009-06-04 2010-12-09 Pericom Semiconductor Corp. Dual-Output Triple-Vdd Charge Pump
KR101222062B1 (ko) 2011-01-27 2013-01-15 에스케이하이닉스 주식회사 반도체 집적회로
US9118308B1 (en) * 2014-02-07 2015-08-25 Via Technologies, Inc. Duty cycle corrector
TWI533324B (zh) 2014-05-19 2016-05-11 補丁科技股份有限公司 記憶體架構
KR20160062881A (ko) * 2014-11-26 2016-06-03 에스케이하이닉스 주식회사 내부전압 생성회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084892A (ko) * 2001-05-04 2002-11-13 삼성전자 주식회사 반도체 메모리 장치의 네거티브 전압 발생기

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003301B1 (ko) * 1991-12-20 1994-04-20 주식회사 금성사 Ce버스 심볼 엔코딩 처리회로
US5677645A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Vccp pump for low voltage operation
US5828095A (en) * 1996-08-08 1998-10-27 Micron Technology, Inc. Charge pump
KR100284296B1 (ko) * 1999-04-13 2001-03-02 김영환 내부전원 발생회로
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
KR100347140B1 (ko) * 1999-12-31 2002-08-03 주식회사 하이닉스반도체 전압 변환 회로
US6833752B2 (en) * 2000-04-28 2004-12-21 Micron Technology, Inc. High output high efficiency low voltage charge pump
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
KR100385959B1 (ko) * 2001-05-31 2003-06-02 삼성전자주식회사 반도체 메모리장치의 내부전압 발생회로 및 내부전압발생방법
KR100396897B1 (ko) 2001-08-14 2003-09-02 삼성전자주식회사 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
US6646493B2 (en) * 2001-08-14 2003-11-11 Micron Technology, Inc. Voltage charge pump with circuit to prevent pass device latch-up
KR100548558B1 (ko) * 2003-06-16 2006-02-02 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기
US6952129B2 (en) * 2004-01-12 2005-10-04 Ememory Technology Inc. Four-phase dual pumping circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084892A (ko) * 2001-05-04 2002-11-13 삼성전자 주식회사 반도체 메모리 장치의 네거티브 전압 발생기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995664B1 (ko) 2009-02-02 2010-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로

Also Published As

Publication number Publication date
US7282987B2 (en) 2007-10-16
US20060244514A1 (en) 2006-11-02
KR20060113266A (ko) 2006-11-02

Similar Documents

Publication Publication Date Title
KR100733472B1 (ko) 내부전원 생성장치
KR0172373B1 (ko) 반도체 메모리 장치의 데이타 출력버퍼
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
KR100432890B1 (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
KR100273210B1 (ko) 데이터 입출력 감지형 기판전압 발생회로
US20100073078A1 (en) Internal voltage generating circuit
KR100234713B1 (ko) 반도체 메모리 소자의 기판 전압 발생 회로
KR100900785B1 (ko) 반도체 소자의 내부전압 발생기 및 발생방법
KR100696956B1 (ko) 내부전원 생성장치
KR100858875B1 (ko) 내부전원 생성장치
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
KR100733419B1 (ko) 내부전원 생성장치
KR100727440B1 (ko) 내부전원 생성장치
KR100873615B1 (ko) 오실레이터
US7315195B2 (en) High voltage generation circuit
KR0174767B1 (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
JP2618209B2 (ja) アドレス遷移検出回路
US7349268B2 (en) Voltage generation circuit and semiconductor memory device including the same
KR100282442B1 (ko) 고전압 발생회로
US7221573B2 (en) Voltage up converter
JP4159570B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
JP3742345B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
KR100535044B1 (ko) 전압 펌프 회로
KR200325377Y1 (ko) 전압구동 발진회로로 구성된 차지펌프 회로
KR19990084907A (ko) 전류소모가 적은 엑티브용 내부 승압전압 디텍터를 구비하는 반도체 메모리장치의 내부 승압전압 발생기 및 내부 승압전압 디텍터 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130623

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130623

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301