KR100730186B1 - 유기 박막 트랜지스터의 제조방법 - Google Patents
유기 박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100730186B1 KR100730186B1 KR1020050124000A KR20050124000A KR100730186B1 KR 100730186 B1 KR100730186 B1 KR 100730186B1 KR 1020050124000 A KR1020050124000 A KR 1020050124000A KR 20050124000 A KR20050124000 A KR 20050124000A KR 100730186 B1 KR100730186 B1 KR 100730186B1
- Authority
- KR
- South Korea
- Prior art keywords
- organic semiconductor
- semiconductor material
- forming
- thin film
- organic
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 239000000463 material Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002844 melting Methods 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 14
- 239000000843 powder Substances 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 4
- -1 phenylene vinylene Chemical group 0.000 claims description 4
- 125000000446 sulfanediyl group Chemical group *S* 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920000767 polyaniline Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010189 synthetic method Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다양한 유기 반도체 물질이 적용될 수 있으면서도 결정 크기가 큰 유기 반도체층이 구비되도록 하는 유기 박막 트랜지스터의 제조방법을 위하여, 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극에 각각 접하도록 분말 상태의 유기 반도체 물질을 배치시키는 단계와, 상기 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
Description
도 1 내지 도 3은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 4 및 도 5는 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 121: 게이트 전극
123: 소스 전극 및 드레인 전극 125: 게이트 절연막
127: 유기 반도체층 127a: 분말형 유기 반도체 물질
200: 핫 플레이트
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 더 상세하게는 다양한 유기 반도체 물질이 적용될 수 있으면서도 결정 크기가 큰 유기 반도체층이 구비되도록 하는 유기 박막 트랜지스터의 제조방법에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 이 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 반도체층과 절연되어 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.
그러나 상기와 같은 구조의 기존의 실리콘 박막 트랜지스터에는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있었다.
특히 액정 디스플레이 장치나 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
그러나 이러한 유기 박막 트랜지스터의 제조에 있어서 유기 반도체층의 형성 시 주로 증착법을 이용하여 형성하였으나, 펜타센과 같은 유기 반도체 물질의 경우에는 증착이 가능하지만 그 외의 다수의 유기 반도체 물질은 증착법으로 형성하기가 용이하지 않다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 다양한 유기 반도체 물질이 적용될 수 있으면서도 결정 크기가 큰 유기 반도체층이 구비되도록 하는 유기 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극에 각각 접하도록 분말 상태의 유기 반도체 물질을 배치시키는 단계와, 상기 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극에 각각 접하도록 분말 상태의 유기 반도체 물질을 배치시키는 단계와, 상기 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 분말 상태의 유기 반도체 물질을 배치시키는 단계와, 상기 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층에 각각 접하도록 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
삭제
본 발명의 또 다른 특징에 의하면, 상기 고온은 110℃ 내지 120℃인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 냉각은 상기 고온으로부터 10도 이내의 저온에서 이루어지는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 분말 상태의 유기 반도체 물질은 테트라티오풀발렌(TTF: tetrathiofulvalene)과, 올리고티오펜(oligothiophene)과, 콰터티오펜(quarterthiophene)과 같은 올리고티오펜의 유도체와, 올리고페닐렌(oligophenylene)과, 올리고플루오렌(oligofluorene)과 같은 올리고페닐렌의 유도체와, 티오페닐렌 비닐렌(thiophenylene vinylene)과, 티오페닐렌 비닐렌의 유도체로 이루어진 그룹에서 선택된 하나 이상의 물질을 구비하는 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1 내지 도 3은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 1에 도시된 바와 같이 기판(100) 상에 소스 전극 및 드레인 전극(123)을 형성하고, 이 소스 전극 및 드레인 전극(123)에 각각 접하도록 분말 상태의 유기 반도체 물질(127a)을 배치시킨다.
여기서 기판(100)은 다양한 재료로 이루어진 기판일 수 있는데, 예컨대 글라스재 기판일 수 있다. 물론 전술한 바와 같이 플렉서블 특성을 위해 플라스틱재일 수도 있으며, 더 나아가 금속재로 형성된 기판일 수도 있음은 물론이다.
소스 전극 및 드레인 전극(123)은 다양한 도전성 물질로 형성할 수 있는데, 예컨대 PEDOT(polyethylene dioxythiophene) 또는 PANI(polyaniline)과 같은 도전성 폴리머로 형성될 수도 있고, 이 외에 통상적인 Al, Ag, Au, Fe, Mo, W 또는 이들의 화합물로 형성할 수도 있다. 이러한 전극들은 도전층을 형성한 후 이를 패터 닝하여 형성될 수도 있고, 잉크젯 프린팅법, 스탬핑법 또는 마스크를 이용한 증착법 등을 이용하여 패터닝된 형상으로 형성될 수도 있다.
분말 상태의 유기 반도체 물질(127a)로는 테트라티오풀발렌(TTF: tetrathiofulvalene)과, 올리고티오펜(oligothiophene)과, 콰터티오펜(quarterthiophene)과 같은 올리고티오펜의 유도체와, 올리고페닐렌(oligophenylene)과, 올리고플루오렌(oligofluorene)과 같은 올리고페닐렌의 유도체와, 티오페닐렌 비닐렌(thiophenylene vinylene)과, 티오페닐렌 비닐렌의 유도체 등을 비롯한 다양한 물질을 이용할 수 있다. 이러한 분말 상태의 유기 반도체 물질(127a)은 마스크와 같이 소정의 개구가 형성된 플레이트를 이용하여 소스 전극과 드레인 전극(123)에 각각 접하도록 배치될 수 있다.
이와 같이 배치시킨 후, 이 분말 상태의 유기 반도체 물질(127a)을 결정법을 이용하여 유기 반도체층으로 형성한다. 즉, 분말 상태의 유기 반도체 물질(127a)을 핫 플레이트(200) 등을 이용하여 유기 반도체 물질(127a)의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시켜 도 2에 도시된 바와 같이 유기 반도체층(127)을 형성한다. 물론 핫 플레이트(200) 외에도 챔버 등을 이용하여 이와 같은 처리를 행할 수 있음은 물론이다.
이때, 유기 반도체층(127)의 결정 크기가 크면 클수록 유기 반도체층(127) 내에서의 캐리어의 이동도가 증가한다. 일반적으로 유기 반도체 물질을 용융시켜 결정화시키는 용융결정법으로 유기 반도체층을 형성할 시 그 결정의 크기는 수㎛ 정도로 매우 작아 유기 반도체층 내에서의 캐리어의 이동도가 낮으며, 그에 따라 온 커런트가 작아지게 되어 유기 박막 트랜지스터의 특성이 저하되게 된다.
그러나 유기 반도체층(127)을 형성함에 있어, 예컨대 테트라티오풀발렌으로 구비된 분말 상태의 유기 반도체 물질(127a)을 그 융점인 대략 120 내지 130℃보다 낮은 온도인 대략 110℃ 내지 120℃으로 승온시켜 이 고온으로부터 10도 이내의 저온으로 냉각시킬 경우, 유기 반도체층(127)의 결정 크기가 대략 10㎛ 정도로 크게 형성된다. 고온에서의 유지 시간은 고온과 저온의 온도차에 따라 상이한데, 예컨대 온도차이가 대략 1도 정도이면 대략 10분 정도 고온에서 유지시키며, 온도차이가 대략 3 내지 4도 정도이면 대략 30 내지 40분 정도 고온에서 유지시킨다.
이와 같은 공정을 거칠 경우 유기 반도체층(127)의 결정 크기가 대략 10㎛ 정도로 크게 형성되며, 따라서 유기 반도체층(127) 내에서의 캐리어의 이동도가 커져 온 커런트가 증가하게 되고, 그에 따라 스위칭 특성이 좋아지는 등 유기 박막 트랜지스터의 특성이 획기적으로 개선된다.
특히 종래에는 유기 반도체층의 형성 시 주로 증착법을 이용하여 형성하였으나, 펜타센과 같은 유기 반도체 물질의 경우에는 증착이 가능하지만 그 외의 다수의 유기 반도체 물질은 증착법으로 형성하기가 용이하지 않다는 문제점이 있었다. 그러나 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조방법에 따르면, 유기 반도체층의 형성을 위해 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하므로, 증착법을 이용하여 형성하기에 적합하지 않은 다양한 다른 유기 반도체 물질을 이용하여 유기 반도체층을 형성할 수 있게 된다.
이와 같이 유기 반도체층(127)을 형성한 후, 도 3에 도시된 바와 같이 유기 반도체층(127) 상에 게이트 절연막(125) 및 게이트 전극(121)을 형성하여 유기 박막 트랜지스터를 완성한다.
게이트 절연막(125)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물뿐만 아니라, 파릴렌, 아크릴 기반의 폴리머(PMMA) 또는 에폭시 등의 유기물 등도 이용할 수 있다. 전자의 경우 증착 등의 방법으로 형성할 수 있으며, 후자의 경우 잉크젯 프린팅, 디핑(dipping) 또는 스크린 프린팅 등의 방법으로 형성할 수 있다.
게이트 전극(121) 역시 다양한 도전성 물질로 형성할 수 있는데, 예컨대 PEDOT(polyethylene dioxythiophene) 또는 PANI(polyaniline)과 같은 도전성 폴리머로 형성될 수도 있고, 이 외에 통상적인 Al, Ag, Au, Fe, Mo, W 또는 이들의 화합물로 형성할 수도 있다. 이러한 전극들은 도전층을 형성한 후 이를 패터닝하여 형성될 수도 있고, 잉크젯 프린팅법, 스탬핑법 또는 마스크를 이용한 증착법 등을 이용하여 패터닝된 형상으로 형성될 수도 있다.
이와 같이 유기 박막 트랜지스터를 제조함으로써, 증착법을 이용하여 형성하기에 적합하지 않은 다양한 다른 유기 반도체 물질을 이용하여 유기 반도체층을 형성할 수 있게 된다.
도 4 및 도 5는 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
전술한 실시예에 따른 유기 박막 트랜지스터의 제조방법의 경우 게이트 전극 (121)이 소스 전극 및 드레인 전극(123)의 상부에 배치된 탑 게이트형 유기 박막 트랜지스터이나, 본 발명이 이에 한정되는 것은 아니다.
예컨대 도 4에 도시된 바와 같이 기판(100) 상에 게이트 전극(121)을 형성하고 이를 덮도록 게이트 절연막(125)을 형성하며, 그 상부에 소스 전극 및 드레인 전극(123)을 형성한 후 이 소스 전극 및 드레인 전극(123)에 각각 접하도록 분말 상태의 유기 반도체 물질(127a)을 배치시킨다. 그 후 도 4에 도시된 것과 같이 핫 플레이트(200) 등을 이용하여 유기 반도체 물질(127a)을 고온으로 승온시킨 후 이를 다시 냉각시켜 유기 반도체층을 형성함으로써, 도 5에 도시된 것과 같은 유기 박막 트랜지스터를 형성할 수 있다.
상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터의 제조방법에 따르면, 다양한 유기 반도체 물질이 적용될 수 있으면서도 결정 크기가 큰 유기 반도체층이 구비된 하는 유기 박막 트랜지스터를 구현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (7)
- 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 드레인 전극에 각각 접하도록 분말 상태의 유기 반도체 물질을 배치시키는 단계;상기 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하는 단계; 및상기 유기 반도체층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 드레인 전극에 각각 접하도록 분말 상태의 유기 반도체 물질을 배치시키는 단계; 및상기 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 분말 상태의 유기 반도체 물질을 배치시키는 단계;상기 분말 상태의 유기 반도체 물질을 유기 반도체 물질의 융점보다 낮은 온도인 고온으로 승온시킨 후 급격하게 냉각시킴으로써 유기 반도체층을 형성하는 단계; 및상기 유기 반도체층에 각각 접하도록 소스 전극 및 드레인 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 삭제
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 고온은 110℃ 내지 120℃인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 냉각은 상기 고온으로부터 10도 이내의 저온에서 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 분말 상태의 유기 반도체 물질은 테트라티오풀발렌(TTF: tetrathiofulvalene)과, 올리고티오펜(oligothiophene)과, 올리고티오펜의 유도체와, 올리고페닐렌(oligophenylene)과, 올리고페닐렌의 유도체와, 티오페닐렌 비닐렌(thiophenylene vinylene)과, 티오페닐렌 비닐렌의 유도체로 이루어진 그룹에서 선택된 하나 이상의 물질을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050124000A KR100730186B1 (ko) | 2005-12-15 | 2005-12-15 | 유기 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050124000A KR100730186B1 (ko) | 2005-12-15 | 2005-12-15 | 유기 박막 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100730186B1 true KR100730186B1 (ko) | 2007-06-19 |
Family
ID=38372810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050124000A KR100730186B1 (ko) | 2005-12-15 | 2005-12-15 | 유기 박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100730186B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004077030A (ja) * | 2002-08-19 | 2004-03-11 | Toshiba Corp | コンプレッサの冷媒漏れ検知装置 |
| JP2005268450A (ja) * | 2004-03-17 | 2005-09-29 | Asahi Kasei Corp | 有機半導体薄膜及びその製造方法並びに有機半導体素子 |
-
2005
- 2005-12-15 KR KR1020050124000A patent/KR100730186B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004077030A (ja) * | 2002-08-19 | 2004-03-11 | Toshiba Corp | コンプレッサの冷媒漏れ検知装置 |
| JP2005268450A (ja) * | 2004-03-17 | 2005-09-29 | Asahi Kasei Corp | 有機半導体薄膜及びその製造方法並びに有機半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8283200B2 (en) | Manufacturing method of thin film transistor and thin film transistor, and display | |
| JP3246189B2 (ja) | 半導体表示装置 | |
| JP4166485B2 (ja) | 集積回路薄膜トランジスタデバイスの製造方法 | |
| KR100647683B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 | |
| JP6268162B2 (ja) | 薄膜トランジスタ | |
| US7652339B2 (en) | Ambipolar transistor design | |
| KR100508545B1 (ko) | 수직 구조의 반도체 박막 트랜지스터 | |
| US7241652B2 (en) | Method for fabricating organic thin film transistor | |
| US20120058597A1 (en) | fabrication method for thin-film field-effect transistors | |
| KR101509420B1 (ko) | 유기 박막 트랜지스터 | |
| Guo et al. | Insights into the device structure, processing and material design for an organic thin-film transistor towards functional circuit integration | |
| KR100647704B1 (ko) | 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법 | |
| KR100670379B1 (ko) | 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 | |
| KR101061845B1 (ko) | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 | |
| KR100925460B1 (ko) | 유기 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP5403614B2 (ja) | 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法 | |
| KR100730186B1 (ko) | 유기 박막 트랜지스터의 제조방법 | |
| KR100787439B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치 | |
| KR100669789B1 (ko) | 평판 디스플레이 장치 | |
| KR100804526B1 (ko) | 유기 발광 디스플레이 장치의 제조방법 | |
| KR100730223B1 (ko) | 유기 박막 트랜지스터의 제조방법 | |
| KR101112541B1 (ko) | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 | |
| KR100670354B1 (ko) | 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 | |
| KR20040012212A (ko) | 박막 트랜지스터 제조 방법 | |
| US7649217B2 (en) | Thin film field effect transistors having Schottky gate-channel junctions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 13 |