KR100725016B1 - 반도체 소자의 트렌치 분리막 제조 방법 - Google Patents

Abstract

보이드 발생을 억제할 수 있는 반도체 소자의 트렌치 분리막 제조 방법을 제공한다. 본 발명의 실시예에 따른 트렌치 분리막 제조 방법은, TEOS를 에탄올로 녹인 용액과, 염산과 물을 포함하는 약산성 알코올 용액을 트렌치가 형성된 반도체 기판의 전면에 동시에 분사하고, 졸-겔 반응을 이용하여 상기 트렌치를 갭필하는 갭필 산화막을 형성하며, 상기 갭필 산화막을 평탄화하여 트렌치 분리막을 형성한다.

트렌치, 반도체, STI, 보이드, 산화막, 졸-겔

Description

반도체 소자의 트렌치 분리막 제조 방법{METHOD FOR FABRICATING TRENCH ISOLATION OF SEMICONDUCTOR DEVICE}

도 1은 본 발명의 실시예에 따른 트렌치 분리막 제조 방법의 공정 블록도이다.

도 2a 내지 도 2g는 본 발명의 실시예에 따른 트렌치 분리막 제조 방법을 나타내는 공정 단면도들이다.

본 발명은 반도체 소자의 트렌치 분리막 제조 방법에 관한 것으로, 보다 상세하게는 졸-겔 반응을 이용하여 형성한 트렌치 분리막 제조 방법에 관한 것이다.

반도체장치의 제조 기술의 발달과 그 응용 분야가 확장되어 감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있으며, 이러한 반도체 소자의 집적도 증가에 따라 미세 공정 기술을 기본으로 한 반도체 소자의 미세화 공정에 대한 연구가 추진되어 오고 있는바, 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자 분리막의 제조 기술이 중요한 항목중의 하나로 대두되었다.

종래의 소자 분리 기술로는 반도체 기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자 분리막을 형성하는 로커스(LOCOS: LOCal Oxidation of Silicon) 기술이 있었는데, 이 기술은 소자 분리막의 측면 확산 및 분리막을 원하지 않는 부분에 산화막이 형성되는 버즈 비크(bird's beak)로 인해 소자 분리막의 크기를 감소시키는데 한계가 있었다.

따라서, 소자 설계 치수가 서브미크론 이하로 줄어드는 반도체 소자에 있어서는 로커스 기술의 적용이 불가능하기 때문에 새로운 소자 분리 기술이 필요하게 되었다.

이에 따라, 반도체 기판에 식각 공정으로 트렌치(trench)를 형성하고, 트렌치에 절연 물질을 매립하는 얕은 트렌치 격리(STI: Shallow Trench Isolation) 기술이 개발되었다.

이에 상기한 얕은 트렌치 격리 기술을 이용한 트렌치 분리막 제조 방법에 대해 설명하면 다음과 같다.

반도체 기판, 예를 들어 반도체 기판 위에 패드 산화막과 질화막을 순차적으로 적층하고, 질화막 상부에 반도체 소자 분리를 정의하는 식각 마스크를 형성한다.

그리고, 식각 마스크를 이용한 식각 공정을 실시하여 질화막과 패드 산화막을 패터닝하고, 반도체 기판을 소정 깊이까지 식각하여 트렌치를 형성한다.

이후, 식각 마스크를 제거하고, 트렌치가 형성된 기판의 상부 전면에 갭필(gap fill) 산화막을 증착하여 트렌치를 매립한다.

이때, 상기 갭필 산화막은 고밀도 플라즈마 화학 기상 증착장치(HDP CVD: High Density Plasma Chemical Vapor Deposition)를 이용한 증착 공정에 의해 증착된다.

이어서, 화학 기계적 연마 공정에 의해 갭필 산화막을 평탄화한 후, 습식 식각을 이용하여 질화막을 제거하며, 남아 있는 패드 산화막은 세정 공정으로 제거하여 소자 분리를 위한 트렌치 분리막을 제조한다.

그런데, 고밀도 플라즈마 화학 기상 증착장치를 이용하여 상기한 갭필 산화막을 증착할 때에는 증착 특성으로 인해 갭 내부에 보이드(void)가 발생되는 문제점이 있다.

상기 보이드는 갭(gap)의 안쪽보다는 갭의 입구에서 산화물이 빨리 증착되어 발생하는 오버행(overhang)으로 인해 갭의 입구부가 막히게 되어 발생하는 것으로 알려져 있다.

이러한 보이드는 갭의 종횡비(aspect ratio)가 클수록 더욱 많이 발생되는데, 상기한 보이드는 화학 기계적 연마 공정 및 식각 세정 공정을 거치며 노출된다.

따라서, 추후 게이드 형성 물질을 증착할 때 상기 보이드에도 게이트 형성 물질이 증착되고, 이로 인해 누설 전류가 발생되는 문제점이 있다.

이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 그 목적은 보이드 발생을 억제할 수 있는 반도체 소자의 트렌치 분리막 제조 방법을 제공하는 것이다.

상기한 목적을 달성하기 위하여 본 발명은,

TEOS를 에탄올로 녹인 용액과, 염산과 물을 포함하는 약산성 알코올 용액을 트렌치가 형성된 반도체 기판의 전면에 동시에 분사하고, 졸-겔 반응을 이용하여 상기 트렌치를 갭필하는 갭필 산화막을 형성하며, 상기 갭필 산화막을 평탄화하여 트렌치 분리막을 형성하는 반도체 소자의 트렌치 분리막 제조 방법을 제공한다.

보다 구체적으로, 본 발명의 실시예에 따른 갭필 산화막 제조 방법은,

트렌치가 형성된 반도체 기판을 스핀 코터에 배치하는 단계;

TEOS를 에탄올로 녹인 용액과, 염산과 물을 포함하는 약산성 알코올 용액을 상기 반도체 기판에 동시에 분사하는 단계;

상기 반도체 기판을 제1 설정 온도로 가열함으로써, 상기 TEOS가 가수분해하여 형성된 안정한 졸(sol)을 겔(gel)화시키는 단계;

상기 반도체 기판을 제2 설정 온도로 가열하여 상기 트렌치를 갭필하는 실리콘 산화막(SiO2)을 형성하는 단계; 및

상기 실리콘 산화막을 평탄화하여 트렌치 분리막을 형성하는 단계

를 포함한다.

이러한 구성에 의하면, 보이드 없는 트렌치 분리막을 제조할 수 있으며, 고밀도 플라즈마 화학 기상 증착장치를 사용하는 종래에 비해 원가를 절감할 수 있는 효과가 있다.

본 발명을 실시함에 있어서, 상기 반도체 기판을 75 내지 85℃의 제1 설정 온도로 가열하며, 또한 400 내지 800℃의 제2 설정 온도로 가열한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 트렌치 분리막 제조 방법의 공정 블록도이며, 도 2a 내지 도 2g는 본 발명의 실시예에 따른 트렌치 분리막 제조 방법의 공정 단면도들이다.

본 발명은 액상의 TEOS를 사용하고 졸-겔 반응을 이용하여 트렌치 분리막을 제조하는 것을 특징으로 한다.

보다 구체적으로 설명하면, 먼저 반도체 기판(10) 위에 패드 산화막(20)과 질화막(30)을 각각 일정 두께로 순차적으로 적층한다. 이때, 상기 패드 산화막(20)은 반도체 기판(10)과 질화막(30) 사이에서 발생하는 스트레스를 방지하는 역할을 한다.

그리고, 질화막(30) 상부에 식각 마스크(40)를 형성한다. 여기에서, 상기 식각 마스크(40)는 사진 공정에 의한 포토레지스트 패턴으로 형성할 수 있다.

이어서, 식각 마스크(40)를 이용한 식각 공정을 실시하여 질화막(30)과 패드 산화막(20)을 패터닝한 후, 반도체 기판(10)을 소정 깊이까지 식각하여 트렌치(50)를 형성한다.

위에서 설명한 바와 같이 반도체 기판(10)을 식각하여 트렌치(50)를 형성한 후에는 식각 마스크(40)를 제거한 후, 반도체 기판(10)을 스핀 코터에 배치한다.

이후, 상온에서 액체로 존재하는 TEOS를 에탄올로 녹인 용액과, 염산과 물을 포함하는 약산성 알코올 용액을 상기 반도체 기판(10)에 동시에 분사한다. 이때, 상기 스핀 코터는 반도체 기판(10)을 회전시키도록 작동할 수 있다.

이와 같이 하면, TEOS가 가수분해되어 소량의 OH기를 가지는 올리고머(oligomer)가 되고, 콜로이드 부유 상태의 안정된 졸(sol)(60)이 생기게 된다.

이후, 상기 반도체 기판(10)을 75 내지 85℃의 제1 설정 온도, 예컨대 대략 80℃의 온도로 가열하면 액체상의 망상 조직, 즉 겔상의 실리콘 산화막(SiO2)(70)이 형성된다.

상기 실리콘 산화막이 완전히 겔화되면, 상기 반도체 기판(10)을 400 내지 800℃의 제2 설정 온도로 가열한다.

이와 같이 하면, 상기 트렌치(50)를 갭필하는 갭필 산화막으로서의 실리콘 산화막(SiO2)(80)이 완성된다.

이후, 상기 실리콘 산화막(80)을 평탄화하고, 질화막(30) 및 패드 산화막(20)을 제거하여 본 발명에 의한 소자 분리막으로서의 트렌치 분리막(90)을 제조한다.

상기에서는 반도체 기판에 패드 산화막 및 질화막을 형성한 후 트렌치를 형성하는 것을 예로 들어 설명하였지만, 이는 소자 구조에 따라 다양한 형태로 변형할 수 있다.

이와 같이, 본 발명은 상기 실시예로 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하며, 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 살펴본 바와 같이 본 발명은 액상의 TEOS를 스핀 코팅한 후, 졸-겔 반응을 이용하여 트렌치를 갭필하므로, 보이드가 없는 트렌치 분리막을 형성할 수 있는 장점이 있다.

그리고, 고밀도 플라즈마 화학 기상 증착 장치에 비해 상대적으로 저렴한 스핀 코터(spin coater)와 베이커(baker)를 사용하므로, 종래에 비해 제조 원가를 절감할 수 있는 효과가 있다.

Claims (4)

1. 삭제
2. 트렌치가 형성된 반도체 기판을 스핀 코터에 배치하는 단계;

   TEOS를 에탄올로 녹인 용액과, 염산과 물을 포함하는 약산성 알코올 용액을 상기 반도체 기판에 동시에 분사하여 상기 TEOS를 가수분해하여 졸(sol) 상태의 실리콘 산화막을 형성하는 단계;

   상기 졸(sol) 상태의 TEOS가 형성된 반도체 기판을 제1 설정 온도로 가열함으로써, 상기 TEOS를 액체상의 망상조직인 겔(gel) 상태의 실리콘 산화막을 형성하는 단계;

   상기 겔(gel) 상태의 실리콘 산화막이 형성된 반도체 기판을 제2 설정 온도로 가열하여 상기 트렌치를 갭필하는 실리콘 산화막(SiO₂)을 형성하는 단계; 및

   상기 실리콘 산화막을 평탄화하여 트렌치 분리막을 형성하는 단계; 를 포함하는 반도체 소자의 트렌치 분리막 제조 방법.
3. 제2 항에 있어서,

   상기 반도체 기판을 75 내지 85℃의 제1 설정 온도로 가열하는 반도체 소자의 트렌치 분리막 제조 방법.
4. 제 2항 또는 제 3항에 있어서,

   상기 반도체 기판을 400 내지 800℃의 제2 설정 온도로 가열하는 반도체 소자의 트렌치 분리막 제조 방법.

Images