KR100721895B1 - 판독/기입 방지의 전기적 퓨즈 구조 - Google Patents
판독/기입 방지의 전기적 퓨즈 구조 Download PDFInfo
- Publication number
- KR100721895B1 KR100721895B1 KR1020000080361A KR20000080361A KR100721895B1 KR 100721895 B1 KR100721895 B1 KR 100721895B1 KR 1020000080361 A KR1020000080361 A KR 1020000080361A KR 20000080361 A KR20000080361 A KR 20000080361A KR 100721895 B1 KR100721895 B1 KR 100721895B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- cell
- chain
- data
- programming
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 67
- 238000012360 testing method Methods 0.000 claims abstract description 46
- 238000012546 transfer Methods 0.000 claims description 13
- 238000009966 trimming Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
- A47G1/06—Picture frames
- A47G1/10—Corner clips or corner-connecting appliances for frames
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G1/00—Mirrors; Picture frames or the like, e.g. provided with heating, lighting or ventilating means
- A47G1/06—Picture frames
- A47G1/08—Picture frames adjustable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
<도면의 주요 부분에 대한 부호의 설명>
Claims (47)
- 전자 시스템으로서,전자 장치와,상기 전자 장치에 집적되는 퓨즈 체인을 포함하고,상기 퓨즈 체인은,적어도 하나의 방지 퓨즈 셀과,상기 방지 퓨즈 셀과 동작 가능하게 결합된 적어도 하나의 데이터 퓨즈 셀을 포함하며,상기 퓨즈 체인은, 상기 퓨즈 체인에 직렬 데이터를 로딩함으로써, 선택적으로 프로그래밍될 수 있는 전자 시스템.
- 제1항에 있어서,상기 적어도 하나의 방지 셀은 기입 방지 셀인 전자 시스템.
- 제2항에 있어서,상기 기입 방지 퓨즈 셀의 프로그래밍은, 상기 퓨즈 체인에서 다운스트림(downstream) 비트들의 더 이상의 직렬 프로그래밍을 금지하는 전자 시스템.
- 제1항에 있어서,상기 적어도 하나의 방지 셀은 판독 방지 셀인 전자 시스템.
- 제4항에 있어서,상기 퓨즈 체인의 상기 프로그래밍된 데이터는, 상기 프로그래밍된 판독 방지 퓨즈 셀을 뒤따르는 상기 퓨즈 또는 방지 셀을 시작으로 직렬로 판독될 수 있는 전자 시스템.
- 제4항에 있어서,상기 판독 방지 퓨즈 셀의 프로그래밍은 상기 퓨즈 체인에서 선행하는 셀들의 직렬 판독을 금지하는 전자 시스템.
- 제1항에 있어서,상기 퓨즈 체인은, 상기 퓨즈 체인의 프로그래밍에 앞서, 직렬로 로딩되고 직렬로 테스팅되는 전자 시스템.
- 제1항에 있어서,상기 적어도 하나의 데이터 퓨즈 셀들 각각은 상기 전자 장치에 의해 접근 가능한 출력을 포함하는 전자 시스템.
- 제1항에 있어서,상기 퓨즈 체인에 동작 가능하게 결합되고, 제어 신호들을 발생하여 상기 퓨즈 체인을 데이터 값으로 프로그래밍하는 제어 로직 회로를 더 포함하는 전자 시스템.
- 제9항에 있어서,상기 제어 로직 회로는, 프로그래밍에 앞서, 제어 신호들을 발생하여 상기 퓨즈 체인에 상기 데이터 값들을 로딩하도록 하는 전자 시스템.
- 제10항에 있어서,상기 제어 로직 회로는, 프로그래밍에 앞서, 제어 신호들을 발생하여 상기 퓨즈 체인으로 로딩된 상기 데이터 값들을 테스트하는 전자 시스템.
- 제9항에 있어서,상기 제어 로직 회로는 제어 신호들을 발생하여 상기 퓨즈 체인 내로 프로그래밍된 상기 데이터 값들을 판독하는 전자 시스템.
- 제9항에 있어서,다수의 추가 퓨즈 체인을 더 포함하며,각 퓨즈 체인이 특정한 번지를 포함하고,상기 제어 로직 회로는, 상기 퓨즈 체인 각각에, 개별적으로 번지를 지정하고, 프로그래밍하는 전자 시스템.
- 제1항에 있어서,상기 전자 장치는 메모리 장치와 아날로그 장치 중 하나인 전자 시스템.
- 데이터 값을 저장하기 위한 회로로서,기입 방지 퓨즈 셀과,판독 방지 퓨즈 셀과,상기 기입 방지 퓨즈 셀과 상기 판독 방지 퓨즈 셀 사이에 위치하며, 이들에 동작가능하게 결합된 적어도 하나의 데이터 퓨즈 셀을 포함하는 회로.
- 제15항에 있어서,상기 기입 방지 셀과 상기 적어도 하나의 데이터 퓨즈 셀과 상기 판독 방지 셀은 단일 하위 체인을 형성하는 회로.
- 제16항에 있어서,상기 하위 체인은, 상기 기입 방지 퓨즈 셀로 시작해서, 상기 판독 방지 퓨즈 셀로 끝나는 직렬 데이터를 상기 퓨즈 하위 체인에 로딩함으로써 프로그래밍될 수 있는 회로.
- 제16항에 있어서,상기 기입 방지 퓨즈 셀의 프로그래밍은 상기 퓨즈 하위 체인의 더 이상의 직렬 프로그래밍을 금지하는 회로.
- 제16항에 있어서,상기 퓨즈 하위 체인의 프로그래밍된 값은, 상기 판독 방지 퓨즈 셀로 시작해서 상기 기입 방지 퓨즈 셀로 끝남으로써 직렬로 판독될 수 있는 회로.
- 제16항에 있어서,상기 판독 방지 퓨즈 셀의 프로그래밍은 상기 퓨즈 하위 체인의 직렬 판독을 금지하는 회로.
- 제16항에 있어서,상기 기입 방지 퓨즈 셀, 상기 판독 방지 퓨즈 셀, 및 상기 적어도 하나의 데이터 퓨즈 셀 각각은, 데이터 쉬프트 레지스터 소자, 프로그램 인에이블 레지스터 소자 및 퓨즈 소자를 포함하고,각 퓨즈 셀의 상기 데이터 쉬프트 레지스터들은 전기적으로 직렬 결합되고, 각 퓨즈 셀의 상기 프로그램 인에이블 쉬프트 레지스터들은 전기적으로 직렬 결합되고,상기 데이터 쉬프트 레지스터들은 상기 셀들의 프로그래밍을 위해 상기 데이터 쉬프트 레지스터들을 통해 데이터를 전달하며,상기 프로그램 인에이블 쉬프트 레지스터들은, 상기 퓨즈 셀들의 프로그래밍을 위해 프로그램 인에이블 비트를 전달하여 각자의 데이터 레지스터들 내에 프로그램 비트를 갖는 퓨즈 셀들이 각자의 퓨즈 소자들을 프로그래밍하게 하는 회로.
- 제21항에 있어서,상기 기입 방지 셀의 프로그래밍은, 상기 기입 방지 셀의 상기 데이터 레지스터를 통해서 데이터를 전달하지 못하게 하고, 후속하여 상기 적어도 하나의 데이터 셀 및 상기 판독 방지 셀의 상기 데이터 레지스터들에 데이터가 로딩되지 못하도록 하는 회로.
- 제21항에 있어서,상기 각 프로그램 인에이블 레지스터는 각각의 퓨즈 셀의 프로그래밍된 상태의 각 값을 제공하여, 상기 하위 체인에서의 각 퓨즈 셀의 값들이 상기 프로그램 인에이블 레지스터들을 통해서 직렬로 판독될 수 있는 회로.
- 제23항에 있어서,상기 판독 방지 셀의 프로그래밍은, 상기 판독 방지 셀의 상기 프로그램 인에이블 레지스터를 통해서 데이터를 전달하지 못하게 하고, 후속하여 상기 적어도 하나의 데이터 셀과 상기 기입 방지 셀의 상기 프로그램 인에이블 레지스터들로부터 데이터가 판독되지 못하도록 하는 회로.
- 데이터 값을 저장하기 위한 방법으로서,적어도 하나의 방지 퓨즈 셀과 적어도 하나의 데이터 퓨즈 셀을 포함하는 퓨즈 체인을 제공하는 단계와,데이터 값을 상기 퓨즈 체인으로 직렬로 로딩하는 단계와,상기 체인 내로 상기 로딩된 데이터 값을 프로그래밍하는 단계를 포함하는 방법.
- 제25항에 있어서,상기 적어도 하나의 방지 셀은 기입 방지 셀인 방법.
- 제26항에 있어서,상기 로딩 단계는, 상기 기입 방지 퓨즈 셀이 상기 체인에서 후속하는 셀들의 프로그래밍을 금지하도록, 상기 프로그래밍 단계에서 상기 기입 방지 셀 내의 퓨즈 소자가 프로그래밍 되게 하는, 프로그램 비트로 데이터 값을 로딩하는 단계를 포함하는 방법.
- 제25항에 있어서,상기 적어도 하나의 방지 셀은 판독 방지 셀인 방법.
- 제28항에 있어서,상기 로딩 단계는, 상기 판독 방지 퓨즈 셀이, 상기 체인에서 선행하는 퓨즈 셀들의 판독을 금지하도록, 상기 프로그래밍의 단계에서 상기 판독 방지 셀 내의 퓨즈 소자가 프로그래밍 되게 하는, 프로그램 비트로 데이터 값을 로딩하는 단계를 포함하는 방법.
- 제25항에 있어서,상기 적어도 하나의 방지 셀은, 적어도 하나의 기입 방지 셀과 적어도 하나의 판독 방지 셀을 포함하는 방법.
- 제25항에 있어서,상기 로딩 단계 후 및 상기 프로그래밍 단계 전에, 상기 로딩된 데이터 값을 테스팅하는 단계를 더 포함하는 방법.
- 제25항에 있어서,상기 체인 제공 단계는, 상기 적어도 하나의 데이터 퓨즈 셀의 각각에 상기 체인을 호스팅하는 시스템에 의해 판독 가능한 출력을 제공하는 단계를 더 포함하는 방법.
- 제25항에 있어서,각 퓨즈 셀이 데이터 쉬프트 레지스터 소자와 프로그램 인에이블 쉬프트 레지스터 소자, 및 퓨즈 소자를 포함하며,각 퓨즈 셀의 상기 데이터 쉬프트 레지스터들은 전기적으로 직렬 결합되고,각 퓨즈 셀의 상기 프로그램 인에이블 쉬프트 레지스터들은 전기적으로 직렬 결합되는 방법.
- 제33항에 있어서,상기 프로그래밍 단계는, 각 퓨즈 셀의 상기 프로그램 인에이블 쉬프트 레지스터들을 통해서 인에이블 비트를 직렬로 전달하여, 각각의 데이터 쉬프트 레지스터 내에 프로그램 비트를 갖는 퓨즈 셀이, 각각의 퓨즈 소자를 한번에 하나씩 프로그래밍하게 하는 단계를 포함하는 방법.
- 데이터 값을 저장하기 위한 방법으로서,각 퓨즈 셀마다 데이터 쉬프트 레지스터, 프로그램 인에이블 쉬프트 레지스터, 및 퓨즈 소자를 포함하는 복수의 퓨즈 셀들을 제공하는 단계 - 각 퓨즈 셀의 상기 데이터 쉬프트 레지스터들은 전기적으로 직렬 결합되고, 각 퓨즈 셀의 상기 프로그램 인에이블 쉬프트 레지스터들은 전기적으로 직렬 결합됨- 와,데이터 값을 상기 복수의 퓨즈 셀들의 데이터 쉬프트 레지스터들에 직렬로 로딩하는 단계와,상기 프로그램 인에이블 쉬프트 레지스터들을 통해 인에이블 비트를 직렬로 전달하여, 상기 데이터 쉬프트 레지스터들 내에 각각 프로그램 비트를 갖는 상기 퓨즈 셀들이 상기 퓨즈 셀들의 각각의 퓨즈 소자를 한번에 하나씩 프로그래밍하게 하는 단계를 포함하는 방법.
- 제35항에 있어서,상기 다수의 퓨즈 셀들 중의 첫 번째 셀은 기입 방지 셀이며,상기 기입 방지 셀의 상기 각각의 퓨즈 소자의 프로그래밍이 데이터 값들을 상기 데이터 쉬프트 레지스터들로 더 이상 로딩하지 못하게 하는 방법.
- 제35항에 있어서,상기 다수의 퓨즈 셀들 중의 마지막 셀은 판독 방지 셀이며,상기 판독 방지 셀의 상기 각각의 퓨즈 소자의 프로그래밍이, 상기 프로그램 인에이블 쉬프트 레지스터들을 통한 전달을 더 이상 행하지 못하게 하는 방법.
- 데이터 값을 저장하기 위한 퓨즈 체인으로서,각 퓨즈 셀마다 데이터 쉬프트 레지스터, 프로그램 인에이블 쉬프트 레지스터, 및 퓨즈 소자를 포함하는 직렬로 배열된 복수의 퓨즈 셀들을 포함하고,각 퓨즈 셀의 상기 데이터 쉬프트 레지스터들은 전기적으로 직렬 결합되고,각 퓨즈 셀의 상기 프로그램 인에이블 쉬프트 레지스터들은 전기적으로 직렬 결합되며,상기 데이터 쉬프트 레지스터들은 각 퓨즈 셀에 데이터 비트가 로딩될 때까지 퓨즈 체인을 통해 데이터 값을 전달하며,상기 프로그램 인에이블 쉬프트 레지스터는, 상기 퓨즈 체인을 통해 인에이블 비트를 직렬로 전달하여 상기 데이터 쉬프트 레지스터들의 각각에서 프로그램 비트를 포함하는 상기 퓨즈 셀들의 퓨즈 소자들의 각각을 프로그래밍하는 퓨즈 체인.
- 제38항에 있어서,상기 다수의 퓨즈 셀들 중의 첫 번째 셀은 기입 방지 셀인 퓨즈 체인.
- 제39항에 있어서,상기 기입 방지 셀의 프로그래밍은 상기 기입 방지 셀 및 모든 후속하는 셀들의 상기 데이타 레지스터들을 통해서 데이터를 전달하지 못하게 하는 퓨즈 체인.
- 제38항에 있어서,상기 다수의 퓨즈 셀들 중의 첫 번째 셀은 판독 방지 셀인 퓨즈 체인.
- 제41항에 있어서,각 프로그램 인에이블 레지스터가 상기 각 퓨즈 셀의 프로그래밍된 상태의 상기 각 값을 제공하여, 각 퓨즈 소자의 상기 프로그래밍된 상태가 상기 프로그램 인에이블 레지스터들을 통해서 직렬로 판독 가능한 퓨즈 체인.
- 제42항에 있어서,상기 판독 방지 셀의 프로그래밍은, 상기 판독 방지 셀의 상기 프로그램 인에이블 레지스터를 통해서 데이터를 전달하지 못하게 하고, 후속적으로 임의의 선행하는 퓨즈 셀들이 판독될 수 없도록 하는 퓨즈 체인.
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/469,689 | 1999-12-22 | ||
US09/469,689 US6292422B1 (en) | 1999-12-22 | 1999-12-22 | Read/write protected electrical fuse |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070012179A Division KR100780138B1 (ko) | 1999-12-22 | 2007-02-06 | 판독/기입 방지의 퓨즈 체인 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010062631A KR20010062631A (ko) | 2001-07-07 |
KR100721895B1 true KR100721895B1 (ko) | 2007-05-25 |
Family
ID=23864728
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000080361A KR100721895B1 (ko) | 1999-12-22 | 2000-12-22 | 판독/기입 방지의 전기적 퓨즈 구조 |
KR1020070012179A KR100780138B1 (ko) | 1999-12-22 | 2007-02-06 | 판독/기입 방지의 퓨즈 체인 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070012179A KR100780138B1 (ko) | 1999-12-22 | 2007-02-06 | 판독/기입 방지의 퓨즈 체인 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6292422B1 (ko) |
EP (1) | EP1111618B1 (ko) |
JP (1) | JP2001189388A (ko) |
KR (2) | KR100721895B1 (ko) |
AT (1) | ATE515769T1 (ko) |
TW (1) | TW501146B (ko) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6687814B1 (en) * | 1999-07-12 | 2004-02-03 | Micron Technology, Inc. | Controller with interface attachment |
US6292422B1 (en) | 1999-12-22 | 2001-09-18 | Texas Instruments Incorporated | Read/write protected electrical fuse |
US6608792B2 (en) * | 2000-11-09 | 2003-08-19 | Texas Instruments Incorporated | Method and apparatus for storing data in an integrated circuit |
US6704236B2 (en) * | 2002-01-03 | 2004-03-09 | Broadcom Corporation | Method and apparatus for verification of a gate oxide fuse element |
US6603690B1 (en) * | 2002-03-06 | 2003-08-05 | International Business Machines Corporation | Low-power static column redundancy scheme for semiconductor memories |
US6876594B2 (en) * | 2002-12-26 | 2005-04-05 | Texas Instruments Incorporated | Integrated circuit with programmable fuse array |
DE10318771B4 (de) * | 2003-04-25 | 2007-12-27 | Infineon Technologies Ag | Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs |
US7089136B2 (en) * | 2003-07-18 | 2006-08-08 | International Business Machines Corporation | Method for reduced electrical fusing time |
US7098722B2 (en) * | 2004-07-13 | 2006-08-29 | Etron Technology, Inc. | Low power design for fuse control circuit |
US7271988B2 (en) * | 2004-08-04 | 2007-09-18 | Taiwan Semiconductor Manufacturing Company | Method and system to protect electrical fuses |
US7215175B1 (en) | 2004-09-01 | 2007-05-08 | Sun Microsystems, Inc. | Fuse sensing scheme with auto current reduction |
GB0419465D0 (en) * | 2004-09-02 | 2004-10-06 | Cavendish Kinetics Ltd | Method and apparatus for programming and reading codes |
WO2006059374A1 (ja) * | 2004-11-30 | 2006-06-08 | Spansion Llc | 半導体装置および半導体装置の制御方法 |
FR2879296A1 (fr) * | 2004-12-14 | 2006-06-16 | St Microelectronics Sa | Invalidation d'un circuit integre |
JP4614775B2 (ja) * | 2005-01-14 | 2011-01-19 | パナソニック株式会社 | 電気ヒューズ回路 |
DE102005002749B3 (de) * | 2005-01-20 | 2006-09-14 | Infineon Technologies Ag | Verfahren zum Speichern von Daten in einer Mehrzahl von Halbleiter-Elementen |
JP2006236064A (ja) * | 2005-02-25 | 2006-09-07 | Oki Electric Ind Co Ltd | メモリ制御装置およびメモリシステム |
US20070039060A1 (en) * | 2005-08-12 | 2007-02-15 | Jamieson Georges E | Methods and systems for programming secure data into programmable and irreversible cells |
JP4884077B2 (ja) | 2006-05-25 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100729368B1 (ko) * | 2006-06-30 | 2007-06-15 | 삼성전자주식회사 | 반도체 집적회로의 전기적 퓨즈 옵션 장치 |
JP2008097696A (ja) * | 2006-10-11 | 2008-04-24 | Elpida Memory Inc | 半導体装置 |
JP4323527B2 (ja) * | 2007-01-25 | 2009-09-02 | Okiセミコンダクタ株式会社 | 半導体記憶装置 |
US7545666B2 (en) * | 2007-11-14 | 2009-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical fuse self test and repair |
JP5336205B2 (ja) * | 2009-01-14 | 2013-11-06 | ローム株式会社 | プログラマブルロジックデバイスを用いた信号処理回路 |
US8230495B2 (en) * | 2009-03-27 | 2012-07-24 | International Business Machines Corporation | Method for security in electronically fused encryption keys |
JP2012064891A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置及びその製造方法 |
US9797942B2 (en) * | 2014-08-28 | 2017-10-24 | Seek Thermal, Inc. | Radiometric test and configuration of an infrared focal plane array at wafer probe |
CN106067324B (zh) * | 2016-07-18 | 2023-04-18 | 四川易冲科技有限公司 | 一种用于校准模拟集成电路的方法及装置 |
JP6869315B2 (ja) * | 2019-02-19 | 2021-05-12 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 電子ヒューズ回路及びその動作方法 |
CN110147333B (zh) * | 2019-04-19 | 2021-09-28 | 宜鼎国际股份有限公司 | 写入保护电路 |
CN111209186A (zh) * | 2019-12-25 | 2020-05-29 | 上海亮牛半导体科技有限公司 | 一种mcu用户程序代码的保护结构及其熔断测试方法 |
US11152052B1 (en) * | 2020-06-03 | 2021-10-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for fuse array based device identification |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US468076A (en) * | 1892-02-02 | Billiard-cushion | ||
US4570216A (en) * | 1983-02-10 | 1986-02-11 | Brightmond Company Limited | Programmable switch |
US5010331A (en) * | 1988-03-02 | 1991-04-23 | Dallas Semiconductor Corporation | Time-key integrated circuit |
US5291139A (en) * | 1990-04-10 | 1994-03-01 | Sgs-Thomson Microelectronics S.A. | Circuit for detection of the state of an integrated circuit fuse in a balanced fuse configuration |
US5566107A (en) * | 1995-05-05 | 1996-10-15 | Micron Technology, Inc. | Programmable circuit for enabling an associated circuit |
US5748031A (en) * | 1996-02-01 | 1998-05-05 | Cypress Semiconductor, Corporation | Electrical laser fuse hybrid cell |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4268911A (en) * | 1979-06-21 | 1981-05-19 | Fairchild Camera And Instrument Corp. | ROM Program security circuits |
US4852044A (en) | 1985-03-04 | 1989-07-25 | Lattice Semiconductor Corporation | Programmable data security circuit for programmable logic device |
US4647340A (en) | 1986-03-31 | 1987-03-03 | Ncr Corporation | Programmable read only memory using a tungsten fuse |
US5384746A (en) | 1994-01-28 | 1995-01-24 | Texas Instruments Incorporated | Circuit and method for storing and retrieving data |
US5671183A (en) | 1994-12-29 | 1997-09-23 | Texas Instruments Incorporated | Method for programming permanent calibration information at final test without increasing pin count |
KR0157345B1 (ko) | 1995-06-30 | 1998-12-01 | 김광호 | 반도체 메모리 소자의 전기 휴즈셀 |
US5731760A (en) | 1996-05-31 | 1998-03-24 | Advanced Micro Devices Inc. | Apparatus for preventing accidental or intentional fuse blowing |
KR100236997B1 (ko) * | 1996-12-05 | 2000-01-15 | 정선종 | 오프셋 트리밍 장치 |
US5912579A (en) | 1997-02-06 | 1999-06-15 | Zagar; Paul S. | Circuit for cancelling and replacing redundant elements |
GB2329289A (en) | 1997-08-27 | 1999-03-17 | Ericsson Telefon Ab L M | Antifuse-controlled analogue circuit trimming with security locking antifuse |
JP3730381B2 (ja) * | 1997-10-21 | 2006-01-05 | 株式会社東芝 | 半導体記憶装置 |
US6002620A (en) * | 1998-01-09 | 1999-12-14 | Information Storage Devices, Inc. | Method and apparatus of column redundancy for non-volatile analog and multilevel memory |
US5991220A (en) * | 1998-03-09 | 1999-11-23 | Lucent Technologies, Inc. | Software programmable write-once fuse memory |
US6292422B1 (en) | 1999-12-22 | 2001-09-18 | Texas Instruments Incorporated | Read/write protected electrical fuse |
-
1999
- 1999-12-22 US US09/469,689 patent/US6292422B1/en not_active Expired - Lifetime
-
2000
- 2000-12-22 AT AT00311625T patent/ATE515769T1/de not_active IP Right Cessation
- 2000-12-22 EP EP00311625A patent/EP1111618B1/en not_active Expired - Lifetime
- 2000-12-22 JP JP2000390483A patent/JP2001189388A/ja active Pending
- 2000-12-22 KR KR1020000080361A patent/KR100721895B1/ko active IP Right Grant
-
2001
- 2001-02-06 TW TW089127594A patent/TW501146B/zh active
-
2007
- 2007-02-06 KR KR1020070012179A patent/KR100780138B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US468076A (en) * | 1892-02-02 | Billiard-cushion | ||
US4570216A (en) * | 1983-02-10 | 1986-02-11 | Brightmond Company Limited | Programmable switch |
US5010331A (en) * | 1988-03-02 | 1991-04-23 | Dallas Semiconductor Corporation | Time-key integrated circuit |
US5291139A (en) * | 1990-04-10 | 1994-03-01 | Sgs-Thomson Microelectronics S.A. | Circuit for detection of the state of an integrated circuit fuse in a balanced fuse configuration |
US5566107A (en) * | 1995-05-05 | 1996-10-15 | Micron Technology, Inc. | Programmable circuit for enabling an associated circuit |
US5748031A (en) * | 1996-02-01 | 1998-05-05 | Cypress Semiconductor, Corporation | Electrical laser fuse hybrid cell |
Also Published As
Publication number | Publication date |
---|---|
TW501146B (en) | 2002-09-01 |
US6292422B1 (en) | 2001-09-18 |
KR20010062631A (ko) | 2001-07-07 |
KR100780138B1 (ko) | 2007-11-27 |
KR20070037455A (ko) | 2007-04-04 |
EP1111618A1 (en) | 2001-06-27 |
JP2001189388A (ja) | 2001-07-10 |
ATE515769T1 (de) | 2011-07-15 |
EP1111618B1 (en) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100721895B1 (ko) | 판독/기입 방지의 전기적 퓨즈 구조 | |
US7620864B2 (en) | Method and apparatus for controlling access to and/or exit from a portion of scan chain | |
US5614818A (en) | Testability circuits for logic circuit arrays | |
EP3423985B1 (en) | Techniques for protecting security features of integrated circuits | |
EP1917535B1 (en) | Testing of an integrated circuit that contains secret information | |
US7305600B2 (en) | Partial good integrated circuit and method of testing same | |
US8379861B2 (en) | Integrated circuit and a method for secure testing | |
US5761215A (en) | Scan based path delay testing of integrated circuits containing embedded memory elements | |
US20200336146A1 (en) | Selectively disabled output | |
WO2004051294A1 (en) | Method and apparatus for secure scan testing | |
KR100408123B1 (ko) | 비활성화 가능한 스캔 경로를 갖는 회로 장치 | |
JP2009505205A (ja) | 秘密情報を含む集積回路の試験 | |
JPH01169800A (ja) | ランダムアクセス・メモリ・ユニット及びそれを具備するコンピュータ | |
US10331530B2 (en) | Data protection for memory with built-in self-test | |
US20110185110A1 (en) | Method and device for protecting information contained in an integrated circuit | |
US7136303B2 (en) | System and method using a one-time programmable memory cell | |
US5459733A (en) | Input/output checker for a memory array | |
Hély et al. | Securing scan control in crypto chips | |
US6201750B1 (en) | Scannable fuse latches | |
EP2830222B1 (en) | Method and apparatus for securing configuration scan chains of a programmable device | |
JP3296184B2 (ja) | 半導体集積回路 | |
US6943560B1 (en) | Method to facilitate testing of laser fuses | |
JP4319142B2 (ja) | 識別コード組込み型集積回路 | |
Hunt-Schroeder et al. | Behavioral modeling of a charge trap transistor one time programmable memory | |
Joshi et al. | Memristor Testing Needs Compared to Existing CMOS Testing Methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130429 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170330 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190327 Year of fee payment: 13 |