KR100720511B1 - 금속 배선 및 금속 배선의 형성 방법 - Google Patents

금속 배선 및 금속 배선의 형성 방법 Download PDF

Info

Publication number
KR100720511B1
KR100720511B1 KR1020050124417A KR20050124417A KR100720511B1 KR 100720511 B1 KR100720511 B1 KR 100720511B1 KR 1020050124417 A KR1020050124417 A KR 1020050124417A KR 20050124417 A KR20050124417 A KR 20050124417A KR 100720511 B1 KR100720511 B1 KR 100720511B1
Authority
KR
South Korea
Prior art keywords
titanium
diffusion barrier
nitride
copper
barrier layer
Prior art date
Application number
KR1020050124417A
Other languages
English (en)
Inventor
주성중
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050124417A priority Critical patent/KR100720511B1/ko
Priority to US11/639,299 priority patent/US20070138643A1/en
Application granted granted Critical
Publication of KR100720511B1 publication Critical patent/KR100720511B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성방법에 관한 것이다.
본 발명에 따른 금속 배선 형성방법은 구리 배선상에 제1 및 제2 확산방지막을 순차적으로 형성한 후 알루미늄 패드를 형성한다. 이 때, 제1 확산방지막은 티타늄-실리콘-나이트라이드를 사용하는 것이 바람직하다. 또한 제2 확산방지막은 티타늄, 티타늄-나이트라이드 및 티타늄/티타늄-나이트라이드 중 어느 하나의 물질을 사용하여 형성할 수 있다.
확산(diffusion). 금속 패드. 확산 방지막

Description

금속 배선 및 금속 배선의 형성 방법{Metal Line and Method for Forming the Same}
도 1은 종래의 금속 배선의 형성을 나타내는 단면도.
도 2a 내지 도 2c는 본 발명에 따른 금속 배선 형성방법을 나타내는 단면도.
<주요 도면 부호에 대한 설명>
2,22 : 구리 배선 4,24,26 : 확산방지층
28 : 알루미늄 패드
본 발명은 반도체 기술에 관한 것으로 특히, 전자이동현상을 개선할 수 있는 반도체 소자의 금속 배선 및 그 제조방법에 관한 것이다.
반도체 소자의 소형화에 따라 금속 배선의 저항 및 층간 절연막의 기생 커패시턴스로 인한 RC(Resistance Capacitance) 지연 효과가 증가하고, 이를 개선하기 위하여 금속 배선으로는 고유저항이 낮은 구리(Cu)를 사용한다.
하지만 반도체 칩의 전극 패드의 경우에는 여전히 알루미늄 패드를 사용하고 있다. 전극 패드는 반도체 칩을 외부(예컨대, 리드 프레임 또는 인쇄회로기판)과 전기적으로 연결하기 위한 것으로 반도체 칩의 전기적 특성을 검사하기 위한 프로브(probe)와 접촉된다. 전극 패드가 프로브와 접촉할 경우 구리의 확산(diffusion) 현상으로 인해 발생하는 문제점을 피하기 위해 알루미늄으로 전극패드를 만든다. 이처럼 반도체 칩의 상부층에는 알루미늄 패드를 사용하고 하부에는 구리 금속 배선을 사용함에 따라 알루미늄 패드와 구리 금속이 접하는 계면이 존재한다. 따라서 구리의 확산 현상에 따른 문제점은 여전히 존재한다.
구리의 확산 현상은 전자이동현상(Electron Migration)을 야기시켜 결국 회로의 변경을 초래하기도 한다. 즉, 구리가 확산 현상에 의해 빠져나가게 되면 금속 구조의 변화가 발생하고 이에 의해 회로배선까지 변경된다.
또한, 전극 패드로 사용하고 있는 알루미늄은 접착력이 좋지 않기 때문에 구리와 접촉하는 계면에서 알루미늄이 뜯겨지는 현상도 발생한다.
이러한 현상을 방지하기 위해 일반적으로 도 1과 같이 알루미늄 전극 패드(8)의 알루미늄과 구리 금속 배선(2)의 접촉면에 티타늄-실리콘-나이트라이드(4, TiSiN)를 형성한다. 티타늄-실리콘-나이트라이드층(4)은 구리(2)의 확산 현상을 방지하고, 구리(2)와 알루미늄(8)간의 접착력을 향상시킨다.
그런데, 티타늄-실리콘-나이트라이드(4)는 구리와 알루미늄이 접촉하는 면적이 작을 경우에는 구리의 확산 현상을 방지하는 데에 효과가 있지만, 구리와 알루미늄이 접촉하는 면적이 클 경우에는 응력 차이에 의해 구리와 알루미늄이 접촉하는 경계부근에서 구리의 확산 현상이 발생한다는 문제점이 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 구리 배선과 알루미늄 패드의 접촉면에서 구리의 확산현상을 방지하는 것이 목적이다.
이러한 목적들을 달성하기 위하여, 본 발명에 따른 금속 배선 형성방법은 구리 배선상에 제1 및 제2 확산방지막을 형성한 후 알루미늄 패드를 형성한다. 이 때, 제1 확산방지막은 티타늄-실리콘-나이트라이드를 사용할 수 있다. 또한 제2 확산방지막은 티타늄, 티타늄-나이트라이드 및 티타늄/티타늄-나이트라이드 중 어느 하나의 물질을 사용하여 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 금속 배선 형성방법을 나타내는 단면도이다.
먼저, 도 2a와 같이 구리 배선(22) 위에 제1 확산방지막(24)을 형성한다. 제1 확산방지막(24)은 티타늄-실리콘-나이트라이드(TiSiN)를 사용하여 형성한다. 티타늄-실리콘-나이트라이드(TiSiN)를 형성하는 방법은 공지의 어떠한 방법을 사용하여도 무방하다. 이러한 제1 확산방지막으로 인하여 반도체 소자에서 하부 배선으로 사용되는 구리의 확산을 일차적으로 방지할 수 있다.
이어서 도 2b와 같이 제1 확산방지막(24)상에 제2 확산방지막(26)을 형성한다. 제2 확산방지막은 티타늄(Ti) 또는 티타늄-나이트라이드(TiN)을 사용하여 형성한다. 또는 제2 확산방지막(26)으로 티타늄/티타늄-나이트라이드(Ti/TiN)를 사용할 수도 있다.
이 때, 제2 확산방지막(26)의 두께는 티타늄(Ti)을 사용할 경우 100Å~500Å이 되도록 하고, 티타늄-나이트라이드(TiN)를 사용할 경우 100Å~600Å이 되도록 한다. 그리고, 티타늄/티타늄-나이트라이드(Ti/TiN)를 사용할 경우에는 티타늄(Ti)의 두께는 50Å~150Å가 되도록 하고, 티타늄-나이트라이드(TiN)은 100Å~300Å의 두께가 되도록 한다. 이와 같은 제2 확산방지막(26)의 수치는 베리어(barrier) 특성에 적합한 수치로서, 소자의 특성에 따라 변경될 수 있다.
제2 확산방지막(26)을 형성한 이후에 도 2c와 같이 상부 금속 패드(예컨대, 전극패드)로 알루미늄(Al, 28)을 도포한다.
즉, 본 발명의 실시예에 의하면 하부의 구리 배선(22)과 상부의 알루미늄 패드(28) 사이에는 제1 및 제2 확산방지막(24,26)이 형성되고, 이러한 제1 및 제2 확산방지막(24,26)은 각각 하부 구리 배선(22)과 상부의 알루미늄 패드(28)에 대한 베리어 역할을 한다. 제1 확산방지막(24)인 티타늄-실리콘-나이트라이드(TiSiN)는 구리와 접착력이 좋고, 구리의 확산을 방지한다. 반면에 제2 확산방지막(26)은 알루미늄과의 접착력이 우수하다.
또한, 제1 확산방지막(24)인 티타늄-실리콘-나이트라이드(TiSiN)는 화학증착방법(CVD)을 이용하여 티타늄-나이트라이드(TiN)에 실리콘(Si)을 첨가한 것으로 제2 확산방지막(26)과 유사한 막질이기 때문에 서로간에 접착력이 좋다.
즉, 각각의 확산방지막들(24,26)이 구리 배선 및 알루미늄 패드와 접착력이 좋은 베리어 물질이면서, 제1 및 제2 확산방지막들(24,26)도 서로간에 접착력이 우수하여 면적이 큰 경우에도 기존에 구리배선의 경계부에서 발생하는 확산현상을 개 선할 수 있다.
지금까지 실시예를 통하여 설명한 바와 같이, 본 발명에 따른 금속 패드 제조방법에 의하면 대면적인 경우에도 구리 배선과 알루미늄 패드의 경계부에서 발생하는 구리의 확산현상을 개선할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 이를 위해 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (7)

  1. 실리콘 기판상에 형성된 하부 구리 배선과,
    상기 구리 배선상에 형성된 티타늄-실리콘-나이트라이드를 포함하는 제1 확산방지막과,
    상기 제1 확산방지막상에 형성되고, 티타늄, 티타늄-나이트라이드 및 티타늄/티타늄-나이트라이드 중 어느 하나를 포함하는 제2 확산방지막과,
    상기 제2 확산방지막상에 형성된 알루미늄 금속 패드를 구비하는 금속 배선.
  2. 기판상에 형성된 구리 배선에 티타늄-실리콘-나이트라이드를 포함하는 제1 확산방지막을 형성하는 제1 단계와;
    상기 제1 확산방지막상에 티타늄, 티타늄-나이트라이드 및 티타늄/티타늄-나이트라이드 중 어느 하나를 포함하는 제2 확산방지막을 형성하는 제2 단계와;
    상기 제2 확산방지막상에 알루미늄 패드를 형성하는 제3 단계를 포함하는 것을 특징으로 하는 금속 배선 형성방법.
  3. 삭제
  4. 삭제
  5. 제2항에서,
    상기 티타늄을 사용하는 상기 제2 확산방지막은 100Å~500Å인 것을 특징으로 하는 금속 배선 형성방법.
  6. 제2항에서,
    상기 티타늄-나이트라이드를 사용하는 상기 제2 확산방지막은 100Å~600Å인 것을 특징으로 하는 금속 배선 형성방법.
  7. 제2항에서,
    상기 티타늄/티타늄-나이트라이드를 사용하는 상기 제2 확산방지막은 상기 티타늄의 두께는 50Å~150Å이고, 상기 티타늄-나이트라이드의 두께는 100Å~300Å인 것을 특징으로 하는 금속 배선 형성방법.
KR1020050124417A 2005-12-16 2005-12-16 금속 배선 및 금속 배선의 형성 방법 KR100720511B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050124417A KR100720511B1 (ko) 2005-12-16 2005-12-16 금속 배선 및 금속 배선의 형성 방법
US11/639,299 US20070138643A1 (en) 2005-12-16 2006-12-15 Semiconductor device having metal interconnection structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124417A KR100720511B1 (ko) 2005-12-16 2005-12-16 금속 배선 및 금속 배선의 형성 방법

Publications (1)

Publication Number Publication Date
KR100720511B1 true KR100720511B1 (ko) 2007-05-22

Family

ID=38172513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124417A KR100720511B1 (ko) 2005-12-16 2005-12-16 금속 배선 및 금속 배선의 형성 방법

Country Status (2)

Country Link
US (1) US20070138643A1 (ko)
KR (1) KR100720511B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US10128261B2 (en) * 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US9780182B2 (en) 2015-02-04 2017-10-03 Sandisk Technologies Llc Molybdenum-containing conductive layers for control gate electrodes in a memory structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020745A (ko) * 1998-09-23 2000-04-15 로버트 에이치. 씨. 챠오 배리어막 및 그의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054382A (en) * 1996-03-28 2000-04-25 Texas Instruments Incorporated Method of improving texture of metal films in semiconductor integrated circuits
US6562715B1 (en) * 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020745A (ko) * 1998-09-23 2000-04-15 로버트 에이치. 씨. 챠오 배리어막 및 그의 제조 방법

Also Published As

Publication number Publication date
US20070138643A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US8432040B2 (en) Interconnection structure design for low RC delay and leakage
US8072004B2 (en) Power and ground routing of integrated circuit devices with improved IR drop and chip performance
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
JP5385610B2 (ja) 相互接続構造体の形成方法
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
JP5739434B2 (ja) 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法
WO2006003760A1 (ja) 半導体装置及びその製造方法
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
JP3149846B2 (ja) 半導体装置及びその製造方法
JP5175059B2 (ja) 半導体装置およびその製造方法
KR100720511B1 (ko) 금속 배선 및 금속 배선의 형성 방법
US20070080463A1 (en) Semiconductor device and method of fabricating the same
US8623759B2 (en) Method for manufacturing semiconductor device
KR20100055317A (ko) 반도체장치 및 반도체장치를 제조하는 방법
JP2005142351A (ja) 半導体装置およびその製造方法
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2003218114A (ja) 半導体装置及びその製造方法
JPH11145138A (ja) 半導体装置およびその製造方法
KR20070013572A (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는반도체 소자
JP2001044202A (ja) 半導体装置及びその製造方法
US20040203228A1 (en) Method of forming a tungsten plug
US8227922B2 (en) Semiconductor device having a multilayer interconnection structure that includes an etching stopper film
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR101080201B1 (ko) 확산 방지막을 포함하는 반도체 소자 및 그것의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee