KR100716888B1 - 프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버 - Google Patents

프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버 Download PDF

Info

Publication number
KR100716888B1
KR100716888B1 KR1020050083739A KR20050083739A KR100716888B1 KR 100716888 B1 KR100716888 B1 KR 100716888B1 KR 1020050083739 A KR1020050083739 A KR 1020050083739A KR 20050083739 A KR20050083739 A KR 20050083739A KR 100716888 B1 KR100716888 B1 KR 100716888B1
Authority
KR
South Korea
Prior art keywords
dead
time
time setting
terminal
integrated circuit
Prior art date
Application number
KR1020050083739A
Other languages
English (en)
Other versions
KR20060051111A (ko
Inventor
준 혼다
샤오-창 청
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20060051111A publication Critical patent/KR20060051111A/ko
Application granted granted Critical
Publication of KR100716888B1 publication Critical patent/KR100716888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로에서의 통합을 위한 데드-타임 생성기(dead-time generator)가 개시된다. 집적 회로는 고측 및 저측 게이트 드라이버를 포함하고, 고측 및 저측 게이트 드라이버는 출력 스위치들을 구동하고, 데드-타임이 출력 스위치들의 온타임들 사이에 제공되며, 데드-타임 생성기는 데드-타임 설정 컴포넌트가 연결된 외부 터미널을 가지는 집적 회로 내부의 회로를 포함하고, 데드-타임 생성기는 데드-타임 설정 단자에서의 데드-타임 설정값들의 영역에 대해 불연속 데드-타임을 제공하기 위한 회로를 포함한다. 데드-타임 생성기는 데드-타임 설정 단자에서의 데드-타임 설정 값들의 복수의 영역들에 대해 관련된 복수의 불연속 데드-타임들을 생성한다.
데드-타임, 게이트 드라이버, 출력 스위치

Description

프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버{GATE DRIVER WITH PROGRAMMABLE DEAD-TIME INSERTION}
도 1은 종래 기술의 데드-타임 설정 회로를 도시한 도면.
도 2는 본 발명에 따른 데드-타임 설정 회로를 도시한 도면.
도 3은 종래 기술 회로를 위한 데드-타임 대 입력 전압의 그래프.
도 4는 본 발명에 따른 회로를 위한 데드-타임 대 입력 전압의 그래프.
본 출원은 2004년 9월 8일 출원된 출원 번호 제60/607,873호, 발명의 명칭 프로그램 가능한 데드 -타임 삽입을 하는 게이트 드라이버 IC의 미국 가출원을 우선권 주장하는 것으로서, 그 전체 개시는 참조로서 여기에 포함된다.
본 발명은 게이트 드라이버들에 관한 것으로서, 더욱 상세하게는, 해프 브리지 구성(half bridge configuration)에서 연결된 두 스위치들의 동시 전도를 방지하기 위한 데드-타임 삽입(dead-time insertion)을 가지는 게이트 드라이버에 관한 것이다. 특히, 본 발명은 프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버 집적 회로에 관한 것이다.
집적 회로에 프로그램 가능한 데드-타임 생성 회로를 집적하는 종래의 방법들은 일반적으로, 예를 들어, 데드-타임을 생성하기 위한 내부 전류 참조를 설정함에 의해 데드-타임의 양을 설정하기 위해 집적 회로 외부에 저항을 사용한다. 이것은 예를 들어 도 1에 도시되는데, 저항 R이 게이트 드라이버 집적 회로 내의 데드-타임 생성 회로에 의해 생성된 데드-타임을 설정한다.
데드-타임을 설정하는 종래의 방법은 다음의 단점들을 가진다.
1. 외부 컴포넌트 값과 데드-타임량 사이의 직접 관계로 인해, 이 방법은 원래 집적 회로의 데드-타임 설정 단자로부터 노이즈가 주입되기 쉽다. 이는 도 1의 집적 회로의 데드-타임 단자 DT에 연결된 저항을 사용하는 종래의 프로그램 가능한 데드-타임 회로에서의 입력 전압 대 데드-타임의 그래프가 도시된 도 3에 나타난다.
2. 데드-타임의 양은 독립적인 개별 변화들을 가지는 내부 및 외부 컴포넌트들 모두에 의해 결정된다. 따라서, 슛-뜨루(shoot-through) 방지 목적을 위한 데드-타임을 보장하기 위해서, 정밀한 데드-타임 값들을 얻기 어렵다.
3. 데드-타임을 결정하는 내부 및 외부 회로들은 다른 온도 계수들을 가지기 쉽다. 증폭기의 성능은 온도 변화에 따라 불안정할 수 있고/있거나 슛-뜨루 영역으로 진입하면 열 폭주(thermal runaway)로 진입할 수 있다.
이러한 문제점들은, 예를 들어, 클래스 D 오디오 증폭기들에서 고출력 선형성에 대해 100 나노초 이하인 경우와 같이, 적용이 좁은 데드-타임을 필요로 하는 경우 심각해질 수 있다.
본 발명에 따르면, 데드-타임은 집적 회로의 외부로부터 집적 회로 내부에서 결정된 설정 값들 중 하나를 선택함으로써 설정된다. 이전의 방법들과 비교하면, 제안된 방법은 데드-타임 설정이 보다 더 작은 값들로 갈 수 있도록 정밀한 데드-타임 삽입을 제공할 수 있는데, 데드-타임들은 더 좁아질 수 있는 것을 말하며, 이것은 선형성을 위해 매우 유익하며, 특히, 동작 사이클 동안 부하의 방향이 교대하는 클래스 D 오디오 증폭기들과 같은 적용들에서 그러하다.
일 관점에 따르면, 본 발명은 집적 회로에서의 통합을 위한 데드-타임 생성기를 포함하는데, 집적 회로는 고측 및 저측 게이트 드라이버를 포함하고, 고측 및 저측 게이트 드라이버는 출력 스위치를 구동하며, 데드-타임은 출력 스위치들의 온타임들 사이에 제공된다. 데드-타임 생성기는 데드-타임 설정 컴포넌트가 연결된 외부 데드-타임 설정 단자를 가지는 집적 회로 내부의 회로를 포함한다. 데드-타임 생성기는 데드-타임 설정 단자에서 데드-타임 설정 값들의 영역을 위한 불연속 데드-타임을 제공하기 위한 회로를 포함한다. 데드-타임 생성기는 데드-타임 설정값들의 복수의 영역들을 위해 관련된 복수의 불연속 데드-타임들을 생성한다.
본 발명의 다른 목적, 특징 및 이점들은 다음의 상세한 설명으로부터 명백해질 것이다.
본 발명은 이제 다음의 상세한 설명에서 도면들을 참조하여 더욱 상세히 설명될 것이다.
도 2는 본 발명에 따른 데드-타임 생성기를 도시한다. 도시된 바와 같이, 게이트 드라이버 집적 회로(10)는 데드-타임 생성 회로를 포함하는데, 그것은 HS 및 LS로 식별된 고측 및 저측 드라이버 회로들로 출력들을 제공한다. 드라이버 회로들은 해프 브리지 구성에서 연결된, 예를 들어, MOSFET들, (GBT들 또는 바이폴라 트랜지스터들)와 같은 각 고측 및 저측 파워 트랜지스터들의 게이트들로 출력들을 제공한다. 데드-타임 생성 회로(20)는 저측 스위치가 켜지기 전에 고측 스위치가 꺼지는 것과 고측 스위치가 켜지기 전에 저측 스위치가 꺼지는 것을 보장하며, 슛-뜨루를 방지하기 위해 두 스위치들의 온타임들 사이에 데드-타임이 정의된다.
본 발명에 따르면, 집적 회로(10)의 외부에 제공되는 입력 단자 DT를 가지는 윈도우 비교기 회로(30)가 제공된다. 데드-타임 설정은 데드-타임 설정 터미널 DT에 적당한 전압 VDT를 제공함으로써 얻어지는데, 예를 들어, 저항 전압 디바이더, 가변 전압 소스이다. 윈도우 비교기(30)는 적절한 데드-타임 설정을 결정하기 위해 전압(VDT)을 복수의 참조값들과 비교한다. 도 4를 참조하면, VDT 값에 따라 도 4에 4개로 도시된 복수의 불연속 데드-타임들 어느 것도 설정된다. 따라서, 도 4에 도시된 바와 같이, VDT가 증가할수록 데드-타임들은 불연속 증가에서 점진적으로 낮아진다. 윈도우 비교기(30)의 출력들(35)은 이때, 데드-타임 생성 회로(20)에 의해 제공된 적절한 데드-타임을 선택하는데, 이것은 고측 및 저측 스위치들이 선택된 데드-타임을 가지는 것을 보장한다. 도시된 바와 같이, 데드-타임 생성 회로는 전형적으로 PWM 입력을 수신하는데, 그것은 도시된 바와 같이, 인버터 N에 의해 한 다리에서 반전되고, 온타임들 사이에서 드라이버들을 데드-타임들의 적절한 양으로 온 및 오프시키기 위해 고측 및 저측 드라이버들로 출력들 HS 및 LS를 제공한다.
데드-타임이 DT 핀에서의 입력 전압에 따라 연속적(도 3)으로 변화하는 종래 기술의 회로와는 달리, 본 발명에 따른 회로에서는 도 4에서 점선에 의해 나타난 VDT의 영역에 대해 불연속적 데드-타임이 설정된다. VDT가 줄어들수록, 본 발명에 따른 실시예에서 계단식 감소 함수에 따라 데드-타임의 불연속적 양은 감소한다. 물론, 도시된 역의 관계 대신 VDT가 증가할수록, 데드-타임 또한 증가하도록 하는 VDT와 데드-타임 사이의 직접 관계가 있을 수 있다. 도 4에 도시된 계단식 하락 함수 대신 계단식 상승 함수도 가능하다.
본 발명은 다음의 이점을 제공한다.
(1) 선택될 여러 개의 예정된 데드-타임 설정들을 허용한다.
(2) 데드-타임이 IC의 외부로부터 선택가능하다.
(3) 각 예정된 데드-타임은 타이밍 드리프트(timing drift), 온도에 대한 변화(variation over temperature, 유닛투유닛 변화(unit to unit variation) 및 공급 전압 의존의 관점에서 보상되고 최적화된다.
본 발명은 정밀 데드-타임이 선형성(낮은 왜곡성)을 위해 중요한 클래스 D 증폭기 적용에 있어서 특히 유용하다고 믿어진다. 특히, 온도에 대한 안정성은 이러한 적용들에서 보다 중요하다. 클래스 D 적용들에서, 스위칭 파형의 형상의 질은 증폭되는 오디오 신호의 질을 결정한다. 클래스 D 스위칭 단계의 목적으로서, 빠르고 깨끗한 스위칭이 바람직하다.
스위칭 단계에서의 성능 저하에 대한 중요한 이유는 스위칭 전류 경로에서의 스트레이 인덕턴스(stray inductance)가 스위칭 속도를 감소시키고 링잉(ringing)을 야기하는 것이다. 이 스트레이 인덕턴스를 제거하기 위한 하나의 방법은 모든 컴포넌트들을 서로 아주 가깝게 위치시키는 것이다.
게이트 드라이버 IC가 열을 발생하는 MOSFET에 인접하여 위치되기 때문에, 드라이버 IC는 MOSFET에 의해 가열된다. 이것은 히트싱크(heat sink)로서 PC 보드를 사용하는 표면 탑재 MOSFET들(surface mount MOSFETs)에서는 더욱 심각하다.
그러므로 게이트 드라이버 IC는 온도 영역을 거쳐 안정적이어야 한다. 본 발명은 이러한 이점을 제공할 수 있다.
본 발명이 비록 그 특정 실시예에 관련하여 설명되었지만, 다른 많은 변경, 수정, 및 다른 이용은 당업자들에게는 명확할 것이다. 그러므로 본 발명은 여기의 특정 개시에 의해서가 아니라 첨부된 청구범위에 의해서만 한정되어야 한다.

Claims (10)

  1. 집적 회로에서의 통합을 위한 데드-타임 생성기로서,
    상기 집적 회로는 고측 및 저측 게이트 드라이버를 포함하고, 상기 고측 및 저측 게이트 드라이버는 데드-타임이 출력 스위치들의 온타임들 사이에 제공되도록 출력 스위치를 구동하며,
    상기 데드-타임 생성기는,
    데드-타임 설정 컴포넌트가 연결된 외부 데드-타임 설정 터미널을 가지는 회로를 상기 집적 회로 내부에 포함하고,
    상기 데드-타임 설정 터미널에서의 데드-타임 설정 값들의 범위에 대한 불연속 데드-타임을 제공하기 위한 회로를 포함하며,
    상기 데드-타임 설정 터미널에서의 데드-타임 설정 값들의 복수의 범위들에 대해, 관련된 복수의 불연속 데드-타임들을 생성하는 것을 특징으로 하는 데드-타임 생성기.
  2. 제 1항에 있어서,
    상기 데드-타임 설정 컴포넌트는 상기 데드-타임 생성기에 의해 설정된 상기 데드-타임을 결정하는 데드-타임 설정 터미널에서 전압을 설정하는 것을 특징으로 하는 데드-타임 생성기.
  3. 제 2항에 있어서,
    상기 데드-타임 설정 단자에서의 전압이 증가할수록, 상기 데드-타임이
    상기 데드-타임 설정 단자에서의 전압과 관련된 복수의 데드-타임 불연속 값들이 있도록 계단식으로 감소하는 함수에 따라 감소하거나, 또는
    상기 데드-타임 설정 단자에서의 데드-타임 설정 전압에 관련된 복수의 불연속 값들이 있도록 계단식으로 증가하는 함수에 따라 증가하는 것을 특징으로 하는 데드-타임 생성기.
  4. 제 1항에 있어서,
    상기 데드-타임 설정 컴포넌트는 상기 데드-타임 설정 터미널에서 전압을 설정하는 컴포넌트를 포함하는 것을 특징으로 하는 데드-타임 생성기.
  5. 제 1항에 있어서,
    상기 외부 데드-타임 설정 터미널을 가지는 회로는 데드-타임 설정 터미널에서 값과 참조값의 비교, 및 상기 데드-타임의 선택된 값을 결정하기 위한 복수의 참조값들을 가지는 윈도우 비교 회로를 포함하는 것을 특징으로 하는 데드-타임 생성기.
  6. 제 5항에 있어서,
    상기 윈도우 비교기는 데드-타임을 설정하기 위한 데드-타임 생성 회로에 복수의 출력을 제공하는 것을 특징으로 하는 데드-타임 생성기.
  7. 제 1항에 있어서,
    상기 데드-타임 설정 터미널에는 각 불연속 데드-타임에 관련된 값들의 범위가 있는 것을 특징으로 하는 데드-타임 생성기.
  8. 제 1항에 있어서,
    상기 데드-타임 설정 컴포넌트는 가변 전압원을 포함하는 것을 특징으로 하는 데드-타임 생성기.
  9. 제 1항에 있어서,
    상기 데드-타임 설정 컴포넌트는 저항 분압기를 포함하는 것을 특징으로 하는 데드-타임 생성기.
  10. 집적 회로에 의해 구동된 출력 스위치들의 온타임 사이에 데드-타임을 생성하는 방법으로서,
    상기 집적 회로는 고측 및 저측 게이트 드라이버를 포함하고, 상기 고측 및 저측 게이트 드라이버는 상기 데드-타임이 상기 출력 스위치들의 온타임들 사이에 제공되도록 출력 스위치들을 구동하며,
    상기 방법은,
    데드-타임 설정 컴포넌트가 연결된 외부 데드-타임 설정 터미널을 가지는 상기 집적 회로 내부의 회로를 제공하고,
    상기 데드-타임 설정 터미널에서의 데드-타임 설정 값들의 범위에 대한 불연속 데드-타임을 제공하며,
    상기 데드-타임 설정 터미널에서의 복수의 데드-타임 설정 값들의 범위들에 대해 관련된 복수의 불연속 데드-타임들을 생성하는 것을 포함하는 것을 특징으로 하는 데드-타임 생성 방법.
KR1020050083739A 2004-09-08 2005-09-08 프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버 KR100716888B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US60787304P 2004-09-08 2004-09-08
US60/607,873 2004-09-08
US11/221,240 2005-09-06
US11/221,240 US7724054B2 (en) 2004-09-08 2005-09-06 Gate driver with programmable dead-time insertion

Publications (2)

Publication Number Publication Date
KR20060051111A KR20060051111A (ko) 2006-05-19
KR100716888B1 true KR100716888B1 (ko) 2007-05-09

Family

ID=36032983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083739A KR100716888B1 (ko) 2004-09-08 2005-09-08 프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버

Country Status (4)

Country Link
US (1) US7724054B2 (ko)
JP (1) JP2006081392A (ko)
KR (1) KR100716888B1 (ko)
DE (1) DE102005042781A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE532258T1 (de) * 2007-05-07 2011-11-15 Harman Int Ind Automatische nullspannungschaltsteuerung
KR101713993B1 (ko) * 2010-09-28 2017-03-09 페어차일드코리아반도체 주식회사 구동기 및 이를 구비하는 고전압 구동 회로
US9337824B2 (en) 2011-07-13 2016-05-10 Infineon Technologies Austria Ag Drive circuit with adjustable dead time
US9906167B2 (en) 2015-01-21 2018-02-27 Ford Global Technologies, Llc Power converter with selective dead-time insertion
US10270364B2 (en) 2015-01-21 2019-04-23 Ford Global Technologies, Llc Power converter with dead-time variation to disperse distortion
US9553540B2 (en) 2015-01-21 2017-01-24 Ford Global Technologies, Llc Power converter with pre-compensation for dead-time insertion
US20180331682A1 (en) * 2016-06-22 2018-11-15 Sarda Technologies, Inc. Gate Driver for Depletion-Mode Transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011538A (ko) * 1996-07-22 1998-04-30 김광호 펄스폭 변조 제어회로 및 이를 이용한 플라이백 컨버터
JP2003051740A (ja) * 2001-08-08 2003-02-21 Fuji Electric Co Ltd 半導体集積回路
EP1360763A2 (en) * 2001-02-06 2003-11-12 Koninklijke Philips Electronics N.V. Integrated fet and driver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258758B2 (ja) * 1993-04-12 2002-02-18 池田デンソー株式会社 放電灯点灯装置
JP2001258269A (ja) * 2000-03-15 2001-09-21 Kawasaki Steel Corp ソフトスイッチングｄｃ−ｄｃコンバータ
US6515439B2 (en) * 2000-12-25 2003-02-04 Sanyo Electric Co., Ltd. Vertical deflection driving circuit
JP2003037993A (ja) 2001-07-25 2003-02-07 Nikon Corp アクチュエータ駆動回路、ステージ装置、及び露光装置
US7187562B2 (en) 2002-11-11 2007-03-06 International Rectifier Corporation Two stage power conversion circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011538A (ko) * 1996-07-22 1998-04-30 김광호 펄스폭 변조 제어회로 및 이를 이용한 플라이백 컨버터
EP1360763A2 (en) * 2001-02-06 2003-11-12 Koninklijke Philips Electronics N.V. Integrated fet and driver
JP2003051740A (ja) * 2001-08-08 2003-02-21 Fuji Electric Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
KR20060051111A (ko) 2006-05-19
US20060054938A1 (en) 2006-03-16
US7724054B2 (en) 2010-05-25
JP2006081392A (ja) 2006-03-23
DE102005042781A1 (de) 2006-08-17

Similar Documents

Publication Publication Date Title
KR100716888B1 (ko) 프로그램가능한 데드-타임 삽입을 하는 게이트 드라이버
EP1770862B1 (en) Adaptive method for driving a half-bridge circuit, and a control circuit for a half-bridge circuit
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
US7839185B2 (en) Method and circuit arrangement configured for driving a field-effect-controlled transistor
JP5466690B2 (ja) マルチステートドライブ回路による半導体スイッチのスイッチング方法および回路
JP2019134622A (ja) ドライバ回路及びスイッチングレギュレータ
US20090153084A1 (en) Motor drive device, method, and cooling device using the same
US8810293B2 (en) Pulsed gate driver
US7230481B2 (en) System and method for reducing audible artifacts in an audio system
US20060012428A1 (en) Class-D amplifier
US8310296B2 (en) Driving transistor control circuit
KR20060028642A (ko) 스위칭 회로 및 스위칭 회로 동작 방법
EP0717334A2 (en) Circuit for providing a compensated bias voltage
WO2016181597A1 (ja) 駆動回路、スイッチング制御回路およびスイッチング装置
CN101442284B (zh) 马达驱动电路、风扇马达、电子设备及笔记本个人计算机
US8294443B2 (en) Overshoot/undershoot elimination for a PWM converter which requires voltage slewing
JP2008066929A (ja) 半導体装置
KR20050013516A (ko) 반도체 장치
JP7308661B2 (ja) スイッチングトランジスタの駆動回路
US20190319617A1 (en) Drive circuit for half-bridges, corresponding driver, device and method
JP3588301B2 (ja) ハーフブリッジ形インバータ回路
US20190028093A1 (en) Phase interpolator, timing generator, and semiconductor integrated circuit
JP3130039B2 (ja) 大電力スイッチ・モード無線周波増幅の方法及び装置
Walder et al. SiC MOSFET switching waveform profiling through passive networks
JP2004072635A (ja) 半導体素子のゲート駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130423

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 12