KR100715969B1 - Semiconductor chip having metal lead and manufacturing method thereof - Google Patents

Semiconductor chip having metal lead and manufacturing method thereof Download PDF

Info

Publication number
KR100715969B1
KR100715969B1 KR1020000008161A KR20000008161A KR100715969B1 KR 100715969 B1 KR100715969 B1 KR 100715969B1 KR 1020000008161 A KR1020000008161 A KR 1020000008161A KR 20000008161 A KR20000008161 A KR 20000008161A KR 100715969 B1 KR100715969 B1 KR 100715969B1
Authority
KR
South Korea
Prior art keywords
metal lead
semiconductor chip
photoresist film
metal
electrode pad
Prior art date
Application number
KR1020000008161A
Other languages
Korean (ko)
Other versions
KR20010082818A (en
Inventor
조민교
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000008161A priority Critical patent/KR100715969B1/en
Publication of KR20010082818A publication Critical patent/KR20010082818A/en
Application granted granted Critical
Publication of KR100715969B1 publication Critical patent/KR100715969B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 금속리드를 갖는 반도체 칩과 그 제조 방법에 관한 것이다. 본 발명의 반도체 칩은 전극패드와 접합되며 금속리드 베이스와 금속리드 도금층으로 이루어진 금속리드를 갖는 것을 특징으로 한다. 그리고, 본 발명의 반도체 칩 제조 방법은 ⒜ 전극패드가 형성된 반도체 칩의 전면에 전극패드가 개방시키는 개구부가 형성되어 있고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막을 형성하는 단계, ⒝ 제 1포토 레지스트 막의 전면에 금속층을 형성하는 단계, ⒞ 금속층을 덮는 제 2포토 레지스트 막을 형성하는 단계, ⒟ 제 2포토 레지스트 막과 금속층을 식각하여 각각의 전극패드와 접합되며 서로 전기적으로 절연되는 금속리드 베이스를 형성하는 단계, ⒠ 금속리드 베이스를 도금하여 금속리드 도금층을 형성하는 단계, 및 ⒡ 제 1포토 레지스트 막을 제거하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 플립 칩 본딩을 위한 범프의 높이 제한을 극복할 수 있고, 금속리드의 스프링 효과로 고 신뢰성의 접합 기능이 가능하며, 솔더 전기 도금에 비해 공정이 단순하여 비용 절감 효과를 얻을 수 있다.The present invention relates to a semiconductor chip having a metal lead and a manufacturing method thereof. The semiconductor chip of the present invention is characterized by having a metal lead which is joined to an electrode pad and is composed of a metal lead base and a metal lead plating layer. The method of manufacturing a semiconductor chip according to the present invention comprises the steps of: (a) forming a first photoresist film on an entire surface of a semiconductor chip on which an electrode pad is formed, Forming a second photoresist film covering the first metal layer by etching a metal layer with the second photoresist film, forming a metal lead base which is bonded to each electrode pad and electrically insulated from each other, Forming a metal lead plating layer by plating the metal lead base, and removing the first photoresist film. According to this, it is possible to overcome the height restriction of the bump for flip chip bonding, to realize a highly reliable bonding function by the spring effect of the metal lead, and to achieve cost reduction by simplifying the process as compared with the solder electroplating.

플립 칩 본딩(flip chip bonding), 상호연결(interconnection), 칩 실장, 범프, 금속리드Flip chip bonding, interconnection, chip mounting, bump, metal lead

Description

금속리드를 갖는 반도체 칩과 그 제조 방법{Semiconductor chip having metal lead and manufacturing method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor chip having a metal lead,

도 1은 일반적인 플립 칩 본딩 기술에 의해 반도체 칩이 인쇄회로기판에 실장된 상태를 나타낸 단면도,BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing a semiconductor chip mounted on a printed circuit board by a general flip chip bonding technique,

도 2는 본 발명에 따른 금속리드를 갖는 반도체 칩이 기판에 실장되어 있는 상태를 나타낸 단면도,2 is a cross-sectional view showing a state in which a semiconductor chip having a metal lead according to the present invention is mounted on a substrate,

도 3 내지 도 9는 본 발명에 따른 반도체 칩의 제조 공정별 상태를 나타낸 단면도이다.FIGS. 3 to 9 are cross-sectional views illustrating states of the semiconductor chip according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Description of the Related Art [0002]

10; 반도체 칩 11; 전극패드10; A semiconductor chip 11; Electrode pad

13; 패시베이션 막 15; 폴리이미드 막13; A passivation film 15; Polyimide film

17; 제 1포토 레지스트 막 18; 개구부17; A first photoresist film 18; Opening

19; 경사면 21; 금속층19; An inclined surface 21; Metal layer

23; 제 2포토 레지스트 막 25; 마스크23; A second photoresist film 25; Mask

27; 금속리드 베이스 29; 금속리드 도금층27; Metal lead base 29; Metal lead plating layer

31; 금속리드 40; 인쇄회로기판31; Metal leads 40; Printed circuit board

41; 접합패드 43; 보호막41; Bonding pads 43; Shield

본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 칩 실장 및 전기적 연결을 위한 금속리드를 갖는 반도체 칩과 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a semiconductor chip having a metal lead for chip mounting and electrical connection and a manufacturing method thereof.

최근까지 반도체 칩의 전기적 연결에 있어서 도전성 금속선을 이용하는 와이어 본딩(wire bonding) 기술이 주류를 이루었다. 그러나, 반도체 칩의 집적도가 크게 향상되고 그 반도체 칩을 사용하는 개인용 컴퓨터나 통신 기기와 같은 전자 기기 들이 고성능화 됨에 따라 종래의 와이어 본딩 기술로는 반도체 칩의 성능 향상에 대응하기가 어렵게 되었다. 반도체 칩의 다핀화와 미세화에 와이어 본딩 기술의 적용은 그 한계에 이르렀기 때문이다. 이에 따라 반도체 칩의 성능 향상에 대응할 수 있는 전기적 연결 방법으로서 플립 칩 본딩(flip chip bonding) 기술이 적용되고 있다.Until recently, wire bonding technology using conductive metal wires has become mainstream in the electrical connection of semiconductor chips. However, as the degree of integration of semiconductor chips has been greatly improved and electronic devices such as personal computers and communication devices using the semiconductor chips have become more sophisticated, it has become difficult to cope with the performance improvement of semiconductor chips with the conventional wire bonding technology. The application of wire bonding technology to the multi-pin and miniaturization of semiconductor chips has reached its limit. As a result, flip chip bonding technology has been applied as an electrical connection method capable of coping with the performance improvement of a semiconductor chip.

도 1은 일반적인 플립 칩 본딩 기술에 의해 반도체 칩이 인쇄회로기판에 실장된 상태를 나타낸 단면도이다.1 is a cross-sectional view showing a state in which a semiconductor chip is mounted on a printed circuit board by a general flip chip bonding technique.

도 1을 참조하면, 플립 칩 본딩 기술의 적용을 위하여 반도체 칩(110)은 전극패드(111)와 접합된 범프(bump; 131)를 갖는다. 여기서, 반도체 칩(110)은 집적회로가 형성된 활성면에 복수의 전극패드(111)가 형성되어 있고, 전극패드(111)가 노출되는 부분을 갖도록 하여 활성면에 패시베이션 막(passivation layer; 113)이 형성되어 있으며, 역시 전극패드(111)가 개방되는 부분을 갖도록 패시베이션 막(113)의 상부에 외부환경으로부터의 보호를 위하여 폴리이미드 막(polyimide; 115)이 형성되어 있는 구조이다. 이 반도체 칩(110)의 노출된 전극패드(111) 부분에 범핑(bumping)과 리플로우(reflow) 과정을 거쳐 볼(ball) 형태이며 솔더(solder) 재질인 범프(131)가 형성된다.Referring to FIG. 1, the semiconductor chip 110 has a bump 131 connected to the electrode pad 111 for the application of the flip chip bonding technique. A plurality of electrode pads 111 are formed on the active surface on which the integrated circuit is formed and a passivation layer 113 is formed on the active surface so that the electrode pads 111 are exposed. And a polyimide film 115 is formed on the passivation film 113 so as to protect the external environment so that the electrode pad 111 is opened. Bumps and reflow processes are performed on the exposed electrode pads 111 of the semiconductor chip 110 to form bumps 131 in the form of balls and made of solder.

이와 같이 범프(131)가 형성된 반도체 칩(110)은 플립 칩 본딩 기술에 의해 인쇄회로기판(40)에 실장된다. 반도체 칩(110)의 범프(131)가 리플로우(reflow) 과정에 의해 인쇄회로기판(40)의 접합패드(41)에 접합되어 반도체 칩(110)은 인쇄회로기판(40)에 실장된다. 이때, 인쇄회로기판(40)은 보호막(43)에 의해 보호되고, 인쇄회로기판(40)과 반도체 칩(110) 사이의 공간에 에폭시 수지로 언더-필(under-fill) 되어 형성되는 봉지부(145)에 의해 반도체 칩(110)의 전기적 동작의 신뢰성을 외부환경으로부터 확보하게 된다.The semiconductor chip 110 on which the bumps 131 are formed is mounted on the printed circuit board 40 by the flip chip bonding technique. The bumps 131 of the semiconductor chip 110 are bonded to the bonding pads 41 of the printed circuit board 40 by a reflow process so that the semiconductor chips 110 are mounted on the printed circuit board 40. At this time, the printed circuit board 40 is protected by the protective film 43, and is sealed in the space between the printed circuit board 40 and the semiconductor chip 110 by under- The reliability of the electrical operation of the semiconductor chip 110 is secured from the external environment by the heat dissipating unit 145.

위에 소개한 것과 같은 범프가 형성된 반도체 칩을 이용하는 플립 칩 본딩 기술은 반도체 칩을 인쇄회로기판에 직접 실장하기 때문에, 상호 전기적 연결과 인쇄회로기판에의 실장을 동시에 할 수 있다. 이와 같은 플립 칩 본딩 기술은 1964년에 IBM사에서 개발된 것으로서 대형 컴퓨터 제작에서의 일부 반도체 칩의 실장에 계속 채용되어 그 우수한 성능과 신뢰성이 입증된 상태이다. 이 플립 칩 본딩 기술은 반도체 칩의 실장뿐만 아니라 전기적 연결을 동시에 이룰 수 있고 범프가 미세한 피치를 갖기 때문에 다핀화와 미세화된 반도체 칩의 실장에 적용되어 전자 기기의 경량화와 소형화에 효과적으로 이용될 수 있다. 또한, 그 전기적 연결 경로가 짧아 전기적 신호의 고속화를 가능하게 한다. 이러한 이점 때문에 최근에는 액정표시장치(LCD)에서의 칩 온 글래스(COG; Chip On Glass) 실장이나 개인용 컴퓨터에서의 칩 온 보오드(COB; Chip On Board) 실장에서 많이 이용되고 있다.Since the flip chip bonding technique using the semiconductor chip with the bumps formed as described above directly mounts the semiconductor chip on the printed circuit board, the electrical connection and the mounting to the printed circuit board can be performed at the same time. This flip chip bonding technology was developed by IBM in 1964 and continues to be employed in the mounting of some semiconductor chips in large-scale computer manufacturing, proving its excellent performance and reliability. This flip chip bonding technique can be used not only for the mounting of a semiconductor chip but also for an electrical connection, and since the bump has a fine pitch, it can be effectively applied to the mounting of a semiconductor chip having a multi-pin and a finer shape, . In addition, the electrical connection path is short, enabling the speeding up of the electrical signal. Due to these advantages, it has recently been widely used in chip on glass (COG) mounting in a liquid crystal display (LCD) or in chip on board (COB) mounting in a personal computer.

그러나, 플립 칩 본딩 기술의 적용을 위한 반도체 칩은 범프를 형성할 수 있는 높이 제한으로 인하여 신뢰성 향상에 한계가 있다. 신뢰성 향상을 위해서는 범프의 크기를 증가시켜야 하고 인쇄회로기판과 반도체 칩간의 간격을 증가시켜야 하나 용이하지 않다. 특히, 솔더 재질인 범프의 형상과 크기는 증착되는 솔더의 양과 전극패드의 개방면적 및 형상에 의해 결정되고 리플로우에 의해 형성될 수 있는 범프의 크기가 제한되기 때문에 간격의 증가가 제한된다.However, the semiconductor chip for the application of the flip chip bonding technique has a limitation in heightening the reliability because of the height limit for forming the bump. In order to improve the reliability, it is necessary to increase the size of the bump and increase the distance between the printed circuit board and the semiconductor chip, but this is not easy. In particular, the shape and size of the bump, which is a solder material, is limited by the amount of solder deposited and the open area and shape of the electrode pad, and the increase in spacing is limited since the size of the bumps that can be formed by reflow is limited.

본 발명의 목적은 반도체 칩의 실장 높이 제어가 용이하고 플립 칩 본딩의 신뢰성을 향상시킬 수 있는 금속리드를 갖는 반도체 칩과 그 제조 방법을 제공하는 데 있다.An object of the present invention is to provide a semiconductor chip having a metal lead which can easily control the mounting height of the semiconductor chip and improve the reliability of the flip chip bonding, and a manufacturing method thereof.

이와 같은 목적을 달성하기 위한 본 발명에 따른 금속리드를 갖는 반도체 칩은 복수의 전극패드가 형성된 반도체 칩과, 상기 전극패드와 접합되어 있고 금속리드 베이스와 금속리드 도금층으로 이루어진 금속리드를 갖는 것을 특징으로 한다. 바람직하게는 상기 금속리드가 전극패드와 경사를 이루도록 하여 탄성력을 갖도록 한다.To achieve these and other advantages and in accordance with the purpose of the present invention, as embodied and broadly described herein, there is provided a semiconductor chip having a metal lead, comprising: a semiconductor chip having a plurality of electrode pads formed thereon; and a metal lead bonded to the electrode pads and including a metal lead base and a metal lead plating layer . Preferably, the metal leads are inclined with respect to the electrode pads so as to have an elastic force.

또한 상기 목적을 달성하기 위한 본 발명에 따른 금속리드를 갖는 반도체 칩 제조 방법은, ⒜ 전극패드가 형성된 반도체 칩의 전면에 상기 전극패드가 개방시키는 개구부가 형성되어 있고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막을 형성하는 단계, ⒝ 제 1포토 레지스트 막의 전면에 금속층을 형성하는 단계, ⒞ 금속층을 덮는 제 2포토 레지스트 막을 형성하는 단계, ⒟ 제 2포토 레지스트 막과 금속층을 식각하여 각각의 전극패드와 접합되며 서로 전기적으로 절연되는 금속리드 베이스를 형성하는 단계, ⒠ 금속리드 베이스를 도금하여 금속리드 도금층을 형성하는 단계, 및 ⒡ 제 1포토 레지스트 막을 제거하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor chip having a metal lead, the method comprising the steps of: (a) forming an opening for opening the electrode pad on a front surface of a semiconductor chip having an electrode pad formed thereon, Forming a first photoresist film; (b) forming a metal layer on the entire surface of the first photoresist film; forming a second photoresist film covering the first metal layer; (e) etching the second photoresist film and the metal layer, Forming a metal lead base electrically connected to the pad and electrically insulated from each other; plating the metal lead base to form a metal lead plating layer; and removing the first photoresist film.

이하 첨부 도면을 참조하여 본 발명에 따른 금속리드를 갖는 반도체 칩과 그 제조 방법을 보다 상세하게 설명하고자 한다.Hereinafter, a semiconductor chip having a metal lead according to the present invention and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 금속리드를 갖는 반도체 칩이 기판에 실장되어 있는 상태를 나타낸 단면도이다.2 is a cross-sectional view showing a state in which a semiconductor chip having a metal lead according to the present invention is mounted on a substrate.

도 2를 참조하면, 금속리드(31)를 갖는 본 발명의 반도체 칩(10)은 집적회로가 형성된 활성면에 복수의 전극패드(11)가 형성되어 있고, 활성면 표면에는 외부환경으로부터의 보호를 위한 패시베이션 막(13)과 폴리이미드 막(15)이 전극패드(11)가 개방되도록 하여 형성되어 있는 구조로서, 전극패드(11)에는 소정 높이로 전극패드(11)와 경사를 이루는 금속리드(31)가 형성되어 있다. 금속리드(31)는 금속리드 베이스(27)와 금속리드 도금층(29)으로 이루어진다.Referring to FIG. 2, the semiconductor chip 10 of the present invention having the metal leads 31 has a plurality of electrode pads 11 formed on the active surface on which the integrated circuit is formed. The electrode pad 11 is formed with a passivation film 13 and a polyimide film 15 for opening the electrode pad 11. The electrode pad 11 is provided with a metal lead (31) are formed. The metal lead 31 is composed of a metal lead base 27 and a metal lead plating layer 29.

금속리드(31)가 인쇄회로기판(40)의 접합패드(41)에 접합됨으로써 반도체 칩(10)이 인쇄회로기판(40)에 플립 칩 본딩 된다. 반도체 칩(10)과 인쇄회로기판(40)은 에폭시 수지와 같은 성형 수지로 언더-필되어 형성되는 봉지부(45)에 의해 외부환경으로부터 전기적인 동작의 신뢰성이 확보된다.The semiconductor chip 10 is flip-chip bonded to the printed circuit board 40 by bonding the metal leads 31 to the bonding pads 41 of the printed circuit board 40. The semiconductor chip 10 and the printed circuit board 40 are secured by an encapsulating portion 45 formed by under-filling with a molding resin such as an epoxy resin from the external environment.

위의 실시예와 같은 본 발명의 금속리드를 갖는 반도체 칩은 인쇄회로기판에 실장될 때 반도체 칩의 높이를 제어하기가 용이하다. 이는 금속리드의 형성 단계에서 높이를 제어함으로써 가능하다. 그리고, 금속리드가 가지고 있는 탄성력에 의한 스프링(spring) 효과로 인하여 고 신뢰성의 접합이 가능하다. 한편, 금속리드를 갖는 반도체 칩과 인쇄회로기판을 연결하기 위해 인쇄회로기판의 접합패드 부위에 솔더(solder)를 형성하면 접합이 용이하게 이루어질 수 있으며, 언더-필을 선택적으로 진행할 수 있다. 이와 같은 금속리드를 갖는 반도체 칩은 다음과 같은 제조 공정에 의해 제조될 수 있다.The semiconductor chip having the metal lead according to the present invention as in the above embodiment is easy to control the height of the semiconductor chip when mounted on a printed circuit board. This is possible by controlling the height in the step of forming the metal leads. And, because of the spring effect due to the elastic force of the metal lead, high reliability joining is possible. On the other hand, if a solder is formed on a bonding pad portion of a printed circuit board to connect a semiconductor chip having a metal lead to a printed circuit board, bonding can be easily performed and under-filling can be selectively performed. The semiconductor chip having such a metal lead can be manufactured by the following manufacturing process.

도 3 내지 도 9는 본 발명에 따른 반도체 칩의 제조 공정별 상태를 나타낸 단면도이다.FIGS. 3 to 9 are cross-sectional views illustrating states of the semiconductor chip according to the present invention.

도 3을 참조하면, 집적회로와 그에 연결된 알루미늄 재질의 전극패드(11)가 형성된 반도체 칩(10)을 준비한다. 반도체 칩(10)의 집적회로가 형성된 활성면이 패시베이션 막(13)으로 덮여 1차로 보호되고, 그 위에 다시 폴리이미드 막(15)이 덮여 반도체 칩(10)의 집적회로가 2차로 보호된다.Referring to FIG. 3, a semiconductor chip 10 having an integrated circuit and an electrode pad 11 of aluminum connected thereto is prepared. The active surface on which the integrated circuit of the semiconductor chip 10 is formed is covered with the passivation film 13 to be protected first and then the polyimide film 15 is covered thereon to protect the integrated circuit of the semiconductor chip 10 secondarily.

도 4를 참조하면, 준비된 반도체 칩(10)의 전면에 전극패드(11) 부분이 개방되도록 개구부(18)가 형성되고 그 개구되는 부분이 경사를 이루도록 제 1포토 레지스트 막(17)을 형성한다. 여기서, 제 1포토 레지스트 막(17)은 스트립(strip)이 가능한 다른 물질의 막으로 대체하여도 무방하다. 제 1포토 레지스트 막(17)을 약 100㎛ 정도의 두께로 형성한 후 포토 마스크(photo mask)를 이용하여 현상하면 일정한 경사를 가지며 전극패드(11)를 개방시키는 개구부(18)가 형성된 제 1포토 레지스트 막(17)이 형성될 수 있다. 이때, 제 1포토 레지스트 막(17)의 개구부(18)에 형성되는 경사면(19)의 경사각 θ가 30~60° 수준이 되도록 한다.4, an opening 18 is formed in the front surface of the prepared semiconductor chip 10 such that the electrode pad 11 is opened, and a first photoresist film 17 is formed so that the opening is inclined . Here, the first photoresist film 17 may be replaced with a film of another material capable of being stripped. The first photoresist film 17 is formed to a thickness of about 100 탆 and then developed using a photo mask to form a first photoresist film 17 having a predetermined inclination and an opening 18 for opening the electrode pad 11, A photoresist film 17 may be formed. At this time, the inclination angle? Of the inclined surface 19 formed in the opening 18 of the first photoresist film 17 is set to a level of 30 to 60 degrees.

도 5를 참조하면, 제 1포토 레지스트 막(17)의 전면에 걸쳐 금속을 증착하여 금속층(21)을 형성한다. 금속층(21)은 제 1포토 레지스트 막(17) 뿐만 아니라 전극패드(11)의 표면에도 형성된다. 따라서, 금속층(21)은 전극패드(11)와 전기적으로 연결이 이루어지는 상태가 된다. 이때, 금속층(21)의 재질로는 일반적인 확산 장벽 물질(UBM; Under Barrier Metal)이 사용될 수 있으나, 증착이 가능하고 무전해도금을 진행할 수 있는 금속이면 어느 것이나 가능하다. 예컨대, 티타늄(Ti), 크롬(Cr), 구리(Cu) 등의 금속 또는 그 합금이 사용될 수 있다. 여기서, 증착에 의해 형성된 금속층(21)은 크롬/구리(Cr/Cu) 합금 재질이며, 제 1포토 레지스트 막(17) 위에 수천 Å 두께로 형성된다.Referring to FIG. 5, a metal layer 21 is formed by depositing a metal over the entire surface of the first photoresist film 17. The metal layer 21 is formed not only on the first photoresist film 17 but also on the surface of the electrode pad 11. Therefore, the metal layer 21 is in a state of being electrically connected to the electrode pad 11. At this time, as a material of the metal layer 21, a general diffusion barrier material (UBM) may be used, but any metal capable of deposition and electroless plating can be used. For example, a metal such as titanium (Ti), chromium (Cr), copper (Cu), or an alloy thereof may be used. Here, the metal layer 21 formed by vapor deposition is made of a chromium / copper (Cr / Cu) alloy material and is formed on the first photoresist film 17 to have a thickness of several thousand angstroms.

도 6과 도 7을 참조하면, 금속층(21)을 덮는 제 2포토 레지스트 막(23)을 형성하고, 제 2포토 레지스트 막(23)과 금속층(21)을 식각하여 각각의 전극패드(11)와 접합되어 형성되는 금속리드 베이스(27)를 형성한다. 포토 마스크(25)를 이용하여 현상 공정을 진행하여 제 2포토 레지스트 막(23)을 1차로 식각하고 남아있는 제 2포토 레지스트 막(23)을 마스크로 하여 금속층(21)을 식각한다. 이에 의해 개구부(18)를 형성하는 경사면들 중 3개의 경사면에 형성된 제 2포토 레지스트 막(23)과 금속층(21)이 제거되어 얻고자 하는 각각의 전극패드(11)에 동일한 경사 를 이루며 접합된 금속리드 베이스(27)가 형성된다. 이에 의해 각각의 전극패드(11)와 그에 접합된 베이스 금속리드 베이스(27)는 전기적으로 독립적인 기능을 수행할 수 있다.6 and 7, a second photoresist film 23 covering the metal layer 21 is formed, and the second photoresist film 23 and the metal layer 21 are etched to form the electrode pads 11, Thereby forming a metal lead base 27 which is formed to be joined to the metal lead base 27. The development process is performed using the photomask 25 to etch the second photoresist film 23 first and then the metal layer 21 using the remaining second photoresist film 23 as a mask. As a result, the second photoresist film 23 formed on the three slopes of the inclined planes forming the opening 18 and the electrode pads 11 to be obtained by removing the metal layer 21 have the same inclination, A metal lead base 27 is formed. As a result, each of the electrode pads 11 and the base metal lead base 27 bonded thereto can perform an electrically independent function.

도 8과 도 9를 참조하면, 금속리드 베이스(27)를 도금하여 금속리드 도금층(29)을 형성한다. 금속리드 베이스(27)는 두께가 매우 얇기 때문에 외부접속단자로서 사용할 수 있는 두께를 갖도록 도금을 실시하여 금속리드 도금층(29)을 형성한다. 금속리드 도금층(29)의 재질로는 솔더(solder), 니켈(Ni), 구리(Cu), 금(Au) 또는 그 합금 등이 사용될 수 있다. 여기에서는 니켈/금(Ni/Au) 재질이며 금속리드(31)의 역할을 위해 충분한 두께로 형성되어 있다. 이때, 도금 방법으로는 무전해도금법을 이용한다.8 and 9, the metal lead base 27 is plated to form the metal lead plated layer 29. As shown in Fig. Since the metal lead base 27 is very thin, the metal lead base layer 27 is formed by plating so as to have a thickness that can be used as an external connection terminal. As the material of the metal lead plating layer 29, solder, nickel (Ni), copper (Cu), gold (Au) or an alloy thereof may be used. Here, it is made of nickel / gold (Ni / Au) and is formed to have a sufficient thickness for the role of the metal lead 31. At this time, electroless plating is used as the plating method.

도금이 완료되면, 제 1포토 레지스트 막(17)을 제거한다. 이에 의해 금속리드 베이스(27)와 금속리드 도금층(29)으로 이루어진 금속리드(31)가 반도체 칩(10)의 전극패드(11)에 접합되어 경사를 이루며 소정 높이로 형성될 수 있다. 이 금속리드(31)는 일측이 전극패드(11)에 접합되어 있고, 경사를 갖는 부분이 높이를 형성하며, 타측 끝단부가 평탄하게 형성되어 접합이 용이하도록 되어 있다.When the plating is completed, the first photoresist film 17 is removed. The metal leads 31 made of the metal lead base 27 and the metal lead plating layer 29 are joined to the electrode pads 11 of the semiconductor chip 10 to be inclined and formed at a predetermined height. The metal lead 31 has one side bonded to the electrode pad 11, the inclined portion forming a height, and the other end being formed flat to facilitate bonding.

위에 소개한 본 발명에 따른 제조 방법에 의해 제조되는 금속리드를 갖는 반도체 칩의 장점은 제 1포토 레지스트 막의 두께와 개구부의 경사면의 경사각을 조절함으로써 금속리드의 높이를 범프, 특히 솔더 범프의 한계점보다 더욱 높게 할 수 있다.The advantage of the semiconductor chip having the metal lead manufactured by the manufacturing method according to the present invention as described above is that the height of the metal lead can be controlled by adjusting the thickness of the first photoresist film and the inclination angle of the inclined surface of the opening, Can be made higher.

한편, 본 발명에 따른 금속리드를 갖는 반도체 칩은 플립 칩 본딩 기술을 이 용하여 인쇄회로기판에 직접 실장하거나 플립 칩 본딩 기술을 이용하는 반도체 칩 패키지의 제조에 이용될 수 있다. 또한, 반도체 칩의 전극패드 뿐만 아니라 재배선(redistribution) 작업에 의해 형성되는 접합패드에 형성될 수도 있으며, 반도체 칩과 인쇄회로기판의 접합에 있어서 이방성 전도 필름(ACF; Anisotropic Film)을 이용하거나 솔더 및 열경화성 수지를 이용할 수 있다.Meanwhile, the semiconductor chip having a metal lead according to the present invention can be directly mounted on a printed circuit board using a flip chip bonding technique, or can be used for manufacturing a semiconductor chip package using a flip chip bonding technique. In addition, not only the electrode pads of the semiconductor chip but also the bonding pads formed by redistribution may be formed. In the bonding of the semiconductor chip and the printed circuit board, anisotropic conductive films (ACF) And a thermosetting resin can be used.

이상과 같은 본 발명에 의한 금속리드를 갖는 반도체 칩과 그 제조 방법에 따르면, 플립 칩 본딩을 위한 범프의 높이 제한을 극복할 수 있고, 금속리드의 스프링 효과로 고 신뢰성의 접합 기능이 가능하며, 솔더 전기 도금에 비해 공정이 단순하여 비용 절감 효과를 얻을 수 있다.According to the semiconductor chip having the metal lead and the method of manufacturing the same according to the present invention, the height limitation of the bump for flip chip bonding can be overcome, and a reliable bonding function can be realized by the spring effect of the metal lead, Compared to solder electroplating, the process is simple and cost-effective.

Claims (5)

활성면에 형성된 전극패드와, 상기 전극패드에 접합되어 상기 전극패드의 상면에 대하여 경사지게 외부로 돌출된 금속리드 베이스와 상기 금속리드 베이스에 도금되어 형성된 금속리드 도금층으로 이루어진 금속리드를 가지며, 상기 금속리드가 접합면을 제외한 나머지 부분이 외부로 노출된 것을 특징으로 하는 금속리드를 갖는 반도체 칩.A metal lead having a metal lead base formed by plating on the metal lead base, the metal lead base being connected to the electrode pad and projecting outwardly obliquely with respect to the upper surface of the electrode pad, And the remaining portion of the lead excluding the bonding surface is exposed to the outside. 제 1항에 있어서, 상기 금속리드는 상기 전극패드의 상면에 대하여 30~60°로 경사지게 형성된 부분을 갖는 것을 특징으로 하는 금속리드를 갖는 반도체 칩.The semiconductor chip having a metal lead according to claim 1, wherein the metal lead has a portion inclined at 30 to 60 degrees with respect to an upper surface of the electrode pad. ⒜ 전극패드가 형성된 반도체 칩의 전면에 상기 전극패드를 개방시키는 개구부가 형성되어 있고 그 개구부 부분이 경사를 이루도록 제 1포토 레지스트 막을 형성하는 단계, ⒝ 상기 제 1포토 레지스트 막의 전면에 금속층을 형성하는 단계, ⒞ 상기 금속층을 덮는 제 2포토 레지스트 막을 형성하는 단계, ⒟ 상기 제 2포토 레지스트 막과 상기 금속층을 식각하여 각각의 상기 전극패드와 접합되며 서로 전기적으로 절연되는 금속리드 베이스를 형성하는 단계, ⒠ 상기 금속리드 베이스를 도금하여 금속리드 도금층을 형성하는 단계, 및 ⒡ 상기 제 1포토 레지스트 막을 제거하는 단계를 포함하는 것을 특징으로 하는 금속리드를 갖는 반도체 칩 제조 방법.(A) forming a first photoresist film on an entire surface of a semiconductor chip on which an electrode pad is formed to form an opening for opening the electrode pad so that the opening portion is inclined; (b) forming a metal layer on the entire surface of the first photoresist film Forming a second photoresist film covering the metal layer, etching the second photoresist film and the metal layer to form a metal lead base which is bonded to each of the electrode pads and is electrically insulated from each other, Forming a metal lead plating layer by plating the metal lead base; and removing the first photoresist film. 제 3항에 있어서, 상기 ⒠단계는 무전해도금법으로 진행되는 것을 특징으로 하는 금속리드를 갖는 반도체 칩 제조 방법.4. The method of claim 3, wherein the step (c) is performed by an electroless plating method. 제 3항에 있어서, 상기 ⒜ 단계는 개구되는 제 1포토 레지스트 막의 경사면이 30~60°의 경사를 갖도록 형성하는 것을 특징으로 하는 금속리드를 갖는 반도체 칩 제조 방법.4. The method of claim 3, wherein the step (a) is performed such that the inclined surface of the first photoresist film to be opened has an inclination of 30 to 60 degrees.
KR1020000008161A 2000-02-21 2000-02-21 Semiconductor chip having metal lead and manufacturing method thereof KR100715969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008161A KR100715969B1 (en) 2000-02-21 2000-02-21 Semiconductor chip having metal lead and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008161A KR100715969B1 (en) 2000-02-21 2000-02-21 Semiconductor chip having metal lead and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20010082818A KR20010082818A (en) 2001-08-31
KR100715969B1 true KR100715969B1 (en) 2007-05-08

Family

ID=19648259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008161A KR100715969B1 (en) 2000-02-21 2000-02-21 Semiconductor chip having metal lead and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100715969B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147115B1 (en) * 2010-05-07 2012-05-30 한국과학기술원 Chip comprising inclined conductive bump and its fabrication method and fabrication method of electronic application having the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053707A (en) * 1995-12-18 1997-07-31 이대원 Lead frame and manufacturing method of the lead frame
KR19980028930A (en) * 1996-10-24 1998-07-15 이대원 Continuous leadframe manufacturing method
JPH10275891A (en) * 1997-03-28 1998-10-13 Hitachi Ltd Semiconductor device
KR0183646B1 (en) * 1996-03-27 1999-03-20 이대원 Method of plating semiconductor leadframe
KR20000065393A (en) * 1999-04-02 2000-11-15 김영환 Chip size package and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053707A (en) * 1995-12-18 1997-07-31 이대원 Lead frame and manufacturing method of the lead frame
KR0183646B1 (en) * 1996-03-27 1999-03-20 이대원 Method of plating semiconductor leadframe
KR19980028930A (en) * 1996-10-24 1998-07-15 이대원 Continuous leadframe manufacturing method
JPH10275891A (en) * 1997-03-28 1998-10-13 Hitachi Ltd Semiconductor device
KR20000065393A (en) * 1999-04-02 2000-11-15 김영환 Chip size package and method for manufacturing the same

Also Published As

Publication number Publication date
KR20010082818A (en) 2001-08-31

Similar Documents

Publication Publication Date Title
US11121108B2 (en) Flip chip package utilizing trace bump trace interconnection
JP4698125B2 (en) Flip chip for substrate assembly without bumps and polymer layers
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
KR100546346B1 (en) Method for forming redistribution bump, semiconductor chip and mount structure fabricated using same
JP3651597B2 (en) Semiconductor package, semiconductor device, electronic device, and semiconductor package manufacturing method
US7947602B2 (en) Conductive pattern formation method
JP3888854B2 (en) Manufacturing method of semiconductor integrated circuit
US7170170B2 (en) Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package
JP2000208512A (en) Semiconductor device
JP2001110831A (en) External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment
US7410824B2 (en) Method for solder bumping, and solder-bumping structures produced thereby
JP3654116B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2007242782A (en) Semiconductor device and electronic apparatus
KR100699892B1 (en) Semiconductor device and print circuit board having locking structure for improving a solder joint reliability
KR100715969B1 (en) Semiconductor chip having metal lead and manufacturing method thereof
JP4728079B2 (en) Semiconductor device substrate and semiconductor device
JP2007103953A (en) Semiconductor chip having bump containing conductive particle and method for manufacturing it
KR100693207B1 (en) Image sensor package by using flip chip technique and fabrication method thereof
JP2002231765A (en) Semiconductor device
JP2010157544A (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
KR100196291B1 (en) Interconnection structure using uneven bump between semiconductor chip and substrate
JP2004072043A (en) Semiconductor wafer, semiconductor chip, and semiconductor device and its manufacturing method
KR101025418B1 (en) Semiconductor Device And Fabricating Method Thereof
KR100597995B1 (en) Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same
JP4067412B2 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee