KR100597995B1 - Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same - Google Patents

Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same Download PDF

Info

Publication number
KR100597995B1
KR100597995B1 KR1020050007764A KR20050007764A KR100597995B1 KR 100597995 B1 KR100597995 B1 KR 100597995B1 KR 1020050007764 A KR1020050007764 A KR 1020050007764A KR 20050007764 A KR20050007764 A KR 20050007764A KR 100597995 B1 KR100597995 B1 KR 100597995B1
Authority
KR
South Korea
Prior art keywords
bump
metal
semiconductor package
layer
chip
Prior art date
Application number
KR1020050007764A
Other languages
Korean (ko)
Inventor
박윤묵
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020050007764A priority Critical patent/KR100597995B1/en
Application granted granted Critical
Publication of KR100597995B1 publication Critical patent/KR100597995B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 하나 이상의 칩 패드가 형성되어 있고, 상기 칩 패드 상에 형성되며 상기 칩 패드의 일부분을 노출시키는 보호막이 형성되어 있는 반도체 기판과; 상기 칩 패드의 노출된 부분에 형성되며, 중앙에 통과홀을 갖는 고분자 범프층과; 상기 고분자 범프층 상면 및 상기 통과홀 내부에 형성된 금속 접착층과; 상기 금속 접착층 상면에 형성된 금속 범프를 포함하는 반도체 패키지용 범프를 제공한다. 본 발명에 따르면, 반도체 칩과 인쇄회로기판간의 동일한 높이를 기준으로 하였을 때, 고분자 범프층으로 인해 금속 범프의 스탠드오프를 높일 수 있어 종래의 범핑 공정보다 미세 피치 구현에 용이하다. 또한, 하부 인쇄 회로 기판에 실장할 때 고분자 범프층이 범프의 응력을 완화하는 역할을 하여 접촉신뢰성이 향상 된다.According to an embodiment of the present invention, a semiconductor substrate includes: a semiconductor substrate having one or more chip pads formed thereon, and a protective film formed on the chip pads and exposing a portion of the chip pads; A polymer bump layer formed on the exposed portion of the chip pad and having a through hole in a center thereof; A metal adhesive layer formed on an upper surface of the polymer bump layer and inside the through hole; Provided is a bump for a semiconductor package including a metal bump formed on an upper surface of the metal adhesive layer. According to the present invention, based on the same height between the semiconductor chip and the printed circuit board, it is possible to increase the standoff of the metal bump due to the polymer bump layer, it is easier to implement fine pitch than the conventional bumping process. In addition, the polymer bump layer serves to relieve the stress of the bump when mounted on the lower printed circuit board to improve the contact reliability.

반도체 패키지, 금속 범프, 고분자 범프층Semiconductor Package, Metal Bump, Polymer Bump Layer

Description

반도체 패키지용 범프 및 제조 방법, 이를 이용한 반도체 패키지{BUMP FOR SEMICONDUCTOR PACKAGE, FABRICATION METHOD THEREOF, AND SEMICONDUCTOR PACKAGE USING THE SAME}Bump for semiconductor package and manufacturing method, semiconductor package using same {BUMP FOR SEMICONDUCTOR PACKAGE, FABRICATION METHOD THEREOF, AND SEMICONDUCTOR PACKAGE USING THE SAME}

도 1a 및 1b는 종래의 반도체 패키지의 금속 범프 구조를 인쇄회로기판 전극 단자에 실장 전/후에 대하여 보인 단면도.1A and 1B are cross-sectional views showing before and after mounting of a metal bump structure of a conventional semiconductor package to a printed circuit board electrode terminal.

도 2a 및 2b는 본 발명의 반도체 패키지의 금속 범프 구조를 인쇄회로기판 전극 단자에 실장 전/후에 대하여 보인 단면도.2A and 2B are cross-sectional views showing before and after mounting a metal bump structure of a semiconductor package of the present invention on a printed circuit board electrode terminal;

도 3a 내지 3h는 본 발명에 의한 반도체 패키지용 금속 범프 제조 방법을 순차적으로 보인 공정도.Figure 3a to 3h is a process diagram sequentially showing a metal bump manufacturing method for a semiconductor package according to the present invention.

도 4a 및 4b는 웨이퍼 레벨 칩 사이즈 패키지에서 재배치된 패드상에 본 발명 및 종래 기술에 따른 반도체 패키지용 금속 범프를 비교한 단면도.4A and 4B are cross-sectional views comparing metal bumps for semiconductor packages according to the present invention and the prior art on pads repositioned in wafer level chip size packages.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

110:칩 패드 120:반도체 칩110: chip pad 120: semiconductor chip

130:보호막 140:고분자 범프층130: protective film 140: polymer bump layer

150:금속 접착층 160:금속 범프150: metal adhesive layer 160: metal bump

170:전극 단자 180:인쇄회로기판170: electrode terminal 180: printed circuit board

본 발명은 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조 방법에 관한 것이다.The present invention relates to a bump for a semiconductor package, a semiconductor package to which the bump is applied, and a manufacturing method.

일반적으로, 와이어 본딩(wire bonding)방식에 의해 제작된 반도체 패키지는 인쇄회로기판의 전극 단자들과 반도체 칩의 패드들이 도전성 와이어에 의해 전기적으로 연결되기 때문에 반도체 패키지의 사이즈가 반도체 칩에 비해 크고, 또한 와이어 본딩 공정에 소요되는 시간이 지체됨에 따라 소형화 대량 생산에 한계를 가진다.In general, a semiconductor package manufactured by a wire bonding method has a larger semiconductor package size than a semiconductor chip because electrode terminals of a printed circuit board and pads of the semiconductor chip are electrically connected by conductive wires. In addition, as the time required for the wire bonding process is delayed, there is a limit to miniaturization and mass production.

특히, 상기 반도체 칩이 고직접화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화 및 대량 생산하기 위한 다양한 노력들이 시도되고 있으며, 예를 들면 반도체 칩의 패드들 상에 형성된 솔더 재질이나 금속 재질의 범프를 통해 직접적으로 반도체 칩의 패드들과 인쇄회로기판의 전극 단자들을 전기적으로 연결시키는 반도체 패키지가 제안 되었다. In particular, as the semiconductor chip becomes more directly, higher in performance, and higher in speed, various efforts are being made to miniaturize and mass produce a semiconductor package. For example, bumps of solder or metal formed on pads of the semiconductor chip may be removed. The semiconductor package has been proposed to directly connect the pads of the semiconductor chip and the electrode terminals of the printed circuit board.

상기 솔더 재질의 범프를 이용한 반도체 패키지는 대표적으로 플립칩 볼 그리드 어레이(FCBGA: flip chip ball grid array)나 웨이퍼 레벨 칩 사이즈/스케일 패키지(WLCSP: wafer level chip size/scale package)방식이 적용되고 있으며, 상기 금속 재질의 범프를 이용한 반도체 패키지는 대표적으로 칩-온-글래스(chip-on-glass)/TCP(tape carrier package) 방식이 적용되고 있다.The semiconductor package using the bump of the solder material is typically a flip chip ball grid array (FCBGA) or wafer level chip size / scale package (WLCSP) method is applied. In the semiconductor package using the metal bumps, a chip-on-glass / tape carrier package (TCP) scheme is typically used.

상기 플립칩 볼 그리드 어레이 방식은 반도체 칩의 패드들과 접촉되는 솔더 재질의 범프들을 기판(substrate)의 패드들과 전기적으로 연결하고, 상기 솔더 재질의 범프들을 외부의 환경이나 기계적인 문제로부터 보호하기 위해 언더필을 실시한 다음, 상기 반도체 칩이 접촉된 기판의 배면에 솔더 볼들을 부착하여 인쇄회로기판의 전극 단자들과 전기적으로 연결함으로써, 반도체 패키지를 제작한다. 웨이퍼 레벨 칩 사이즈/스케일 패키지에서는 제품의 경박 단소를 위해 재배치와 금속 재질의 범프를 통해서 칩의 사이즈와 패키지 사이즈를 동일한 크기로 제조할 수 있다.The flip chip ball grid array method electrically connects solder bumps in contact with pads of a semiconductor chip with pads of a substrate, and protects the bumps of solder material from an external environment or a mechanical problem. In order to underfill, the semiconductor package is manufactured by attaching solder balls to the back surface of the substrate to which the semiconductor chip is in contact and electrically connecting the electrode terminals of the printed circuit board. In wafer-level chip size / scale packages, chip size and package size can be manufactured to the same size by repositioning and metal bumps for thin and short product sizes.

상기 칩-온-글래스 방식은 반도체 칩의 패드상에 금속 재질의 범프를 형성하고 인쇄회로기판의 전극 단자들과 이방 전도성 파티클이 함유된 폴리머를 매개로 열압착 및 경화시켜 반도체 칩의 패드들과 인쇄회로기판의 전극 단자들을 금속 재질의 범프들을 통해 전기적으로 연결함으로써, 반도체 패키지를 제작한다. The chip-on-glass method forms a bump of a metal material on a pad of a semiconductor chip, and thermally compresses and hardens the electrode terminal of the printed circuit board and a polymer containing anisotropic conductive particles to form pads of the semiconductor chip. A semiconductor package is manufactured by electrically connecting electrode terminals of a printed circuit board through metal bumps.

도 1a 및 1b는 종래 기술에 따른 반도체 패키지 구조의 단면을 보인 것으로, 도시된 바에 따르면, 반도체 패키지는 칩 패드(10)가 형성된 반도체 칩과(20)과 상기 반도체 칩(20)의 표면에 형성되어 상기 칩 패드를 선택적으로 노출시키는 보호막(30)과; 상기 칩 패드(10)의 상부에 형성되고, 그 칩 패드(10)의 상부로부터 칩 패드(10) 주변의 보호막(30) 상부까지 연장되도록 형성된 금속 접착층(50)과; 상기 금속 접착층(50)의 상부에 형성된 금속 재질의 범프(60)와; 상기 금속 재질의 범프(60) 상면과 접촉되는 전극 단자(70)가 표면에 형성된 인쇄회로기판(80)으로 구성 된다.1A and 1B are cross-sectional views of a semiconductor package structure according to the prior art, and as shown, the semiconductor package is formed on a surface of the semiconductor chip 20 and the semiconductor chip 20 having the chip pad 10 formed thereon. A protective film 30 for selectively exposing the chip pads; A metal adhesive layer 50 formed on the chip pad 10 and extending from the top of the chip pad 10 to an upper portion of the passivation layer 30 around the chip pad 10; A bump 60 made of a metal material formed on the metal adhesive layer 50; The electrode terminal 70 is in contact with the upper surface of the metal bump 60 is composed of a printed circuit board 80 formed on the surface.

전술한 바와 같이 웨이퍼 레벨 칩 사이즈/스케일 패키지는 재배치 공정 후, 솔더 재질의 금속 범프(60)를 형성한 다음, 인쇄회로기판(80)의 전극 단자(70)와 범프(60)를 정렬시키고 열을 가하여 전기적으로 연결한다. 이러한 방식은, 기존의 와이어 본딩 방식에 의해 제작되는 반도체 패키지에 비해 전기 신호의 이동 거리가 단축 되어 고속화에 유리하며, 또한 반도체 패키지의 크기를 줄일 수 있게 되어 제품의 소형화에 유리한 장점을 갖는다.As described above, in the wafer level chip size / scale package, after the relocation process, the metal bumps 60 made of solder material are formed, and then the electrode terminals 70 and the bumps 60 of the printed circuit board 80 are aligned and opened. Electrically connect by adding This method has an advantage in that the moving distance of the electrical signal is shortened compared to the semiconductor package manufactured by the conventional wire bonding method, which is advantageous for high speed, and the size of the semiconductor package can be reduced, which is advantageous in miniaturizing the product.

한편 상기 반도체 칩(20)은 반도체 공정을 적용할 수 있기 때문에 칩 패드(10)간 및 금속 범프(60)간의 피치(pitch)를 최소화할 수 있지만, 상기 인쇄회로기판(80)은 반도체 공정을 적용할 수 없기 때문에 배선들 및 전극 단자(70)들의 피치(Pitch)를 줄이는데 한계를 갖게 된다. 또한 칩의 다기능을 위해 동일한 면적에서 핀의 개수가 증가함에 따라 금속 범프(60)간 피치(pitch) 가 갈수록 줄어드는 추세다.On the other hand, since the semiconductor chip 20 may apply a semiconductor process, the pitch between the chip pads 10 and the metal bumps 60 may be minimized. However, the printed circuit board 80 may perform a semiconductor process. Since it is not applicable, there is a limit in reducing the pitch of the wirings and the electrode terminals 70. In addition, as the number of pins increases in the same area for the multifunction of the chip, the pitch between the metal bumps 60 decreases.

더구나 금속 범프(60)와 인쇄회로기판(80)의 전극 단자(70)간의 열팽창 계수가 달라서 금속 범프(60)가 받는 응력은 증가하게 된다. 아울러 솔더 금속 범프(60)와 금속 접착층(50)간의 금속간 화합물(intermetallic compound)이 생성 되어 결합(joint) 신뢰성이 저하된다. In addition, the thermal expansion coefficient between the metal bump 60 and the electrode terminal 70 of the printed circuit board 80 is different, so that the stress applied to the metal bump 60 increases. In addition, an intermetallic compound between the solder metal bump 60 and the metal adhesive layer 50 is generated, thereby reducing the joint reliability.

따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 인쇄회로기판의 전극 단자들과 반도체 칩의 패드들을 전기적으로 연결하는 범프의 신뢰성 및 미세 피치(pitch) 를 구현 시킬 수 있는 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a reliability and fine pitch of bumps electrically connecting electrode terminals of a printed circuit board and pads of a semiconductor chip. The present invention provides a bump for a semiconductor package, a semiconductor package and a manufacturing method using the bump.

상기 목적을 달성하기 위한 반도체 패키지용 범프는 반도체 칩의 패드 혹은 웨이퍼레벨 칩사이즈 패키지에서 전극 패드를 '주변 지역 배열'(peripheral array) 방식에서 칩의 '면 배열' (area array)로 재배치된 금속 재질의 칩 패드 상에 중앙에 통과홀(via)을 갖는 고분자 범프층이 형성되어 있는 것을 특징으로 한다.To achieve the above object, a bump for a semiconductor package may include a metal rearranged from a pad of a semiconductor chip or a wafer level chip size package to an 'area array' of a chip in a 'peripheral array' method. A polymer bump layer having a through hole in a center is formed on a chip pad made of a material.

구체적으로 본 발명은 하나 이상의 칩 패드가 형성되어 있고, 상기 칩 패드 상에 형성되며 상기 칩 패드의 일부분을 노출시키는 보호막이 형성되어 있는 반도체 기판과; 상기 칩 패드의 노출된 부분에 형성되며, 중앙에 통과홀을 갖는 고분자 범프층과; 상기 고분자 범프층 상면 및 상기 통과홀 내부에 형성된 금속 접착층과; 상기 금속 접착층 상면에 형성된 금속 범프를 포함하는 반도체 패키지용 범프를 제공한다.      Specifically, the present invention provides a semiconductor substrate comprising: a semiconductor substrate having one or more chip pads formed thereon, and a protective film formed on the chip pads and exposing a portion of the chip pads; A polymer bump layer formed on the exposed portion of the chip pad and having a through hole in a center thereof; A metal adhesive layer formed on an upper surface of the polymer bump layer and inside the through hole; Provided is a bump for a semiconductor package including a metal bump formed on an upper surface of the metal adhesive layer.

상기 고분자 범프층은 상기 칩 패드 상부로부터 칩 패드 주변의 상기 보호막 상부 까지 연장되도록 형성할 수 있으며, 감광성 또는 비감광성의 폴리이미드(Polyimide : PI), 벤조사이클로뷰텐(Benzo cyclo butene : BCB), 에폭시 수지(Epoxy resin), 실리콘 수지(Siloxane or Silicone resin)등의 유기물 재료, 무기물 재료, 유기물과 무기물의 혼합 재료 중 어느 하나를 사용하여 형성된다.The polymer bump layer may be formed to extend from the top of the chip pad to the top of the passivation layer around the chip pad, and may be formed of photosensitive or non-photosensitive polyimide (PI), benzocyclobutene (BCB), and epoxy. It is formed using any one of an organic material such as resin (Epoxy resin), silicone resin (Siloxane or Silicone resin), inorganic material, mixed material of organic material and inorganic material.

상기 고분자 범프층은 완성된 반도체 소자에서 신호 지연이 발생되는 것을 방지하기 위하여 유전 상수(dielectric constant)가 1 이상의 값을 갖는 재료를 사용하는 것이 바람직하다. The polymer bump layer is preferably made of a material having a dielectric constant of 1 or more in order to prevent signal delay from occurring in the finished semiconductor device.

상기 금속 범프는 Au, 공융점 솔더(Eutectic solder: Sn/37Pb), 고융점 솔더(High Lead solder: Sn/95Pb, 납이 없는 솔더(Lead-free solder:Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Ag/Cu, Sn/Ag/Bi) 중 선택된 하나의 재질로 형성된다.      The metal bumps include Au, eutectic solder (Sn / 37Pb), high melting solder (Sn / 95Pb), lead-free solder (Sn / Ag, Sn / Cu, Sn / Zn, Sn / Zn / Bi, Sn / Ag / Cu, Sn / Ag / Bi).

상기 칩 패드는 티타늄 또는 티타늄 합금, 알루미늄 또는 알루미늄 합금, 니켈 또는 니켈 합금, 구리 또는 구리 합금, 크롬 또는 크롬 합금, 금 또는 금 합금중의 적어도 어느 하나의 재질로 이루어진다.       The chip pad is made of at least one of titanium or titanium alloy, aluminum or aluminum alloy, nickel or nickel alloy, copper or copper alloy, chromium or chromium alloy, gold or gold alloy.

또한, 상기 금속 접착층은 상기 칩 패드 및 고분자 범프층과의 젖음 특성이 우수한 티타늄 또는 티타늄 합금, 니켈 또는 니켈 합금, 구리 또는 구리 합금, 크롬 또는 크롬 합금, 금 또는 금 합금, 알루미늄 또는 알루미늄 합금, 바나듐 또는 바나듐 합금, 비스무스 또는 비스무스 합금중 적어도 어느 하나의 재질로 하여, 하나 이상의 층으로 이루어질 수 있다.In addition, the metal adhesive layer is titanium or titanium alloy, nickel or nickel alloy, copper or copper alloy, chromium or chromium alloy, gold or gold alloy, aluminum or aluminum alloy, vanadium having excellent wettability with the chip pad and the polymer bump layer. Alternatively, at least one of vanadium alloy, bismuth, and bismuth alloy may be formed of one or more layers.

상기 금속 범프는 상기 고분자 범프층의 통과홀 및 상기 통과홀 외부의 고분자 범프층의 상부 영역까지 연장되어 형성될 수 있다. The metal bumps may be formed to extend through the through holes of the polymer bump layer and the upper region of the polymer bump layer outside the through holes.

상기 반도체 기판은 실리콘(Silicone), 유리(Glass), GaAs, SiGe, InP 등의 이원계 화합물 반도체, GaAlAs, InGaAlP 등의 삼원계 화합물 반도체 등의 각종 재질로 된 것을 사용할 수 있다.The semiconductor substrate may be made of various materials such as binary compound semiconductors such as silicon, glass, GaAs, SiGe, and InP, and ternary compound semiconductors such as GaAlAs and InGaAlP.

본 발명은 또한, 하나 이상의 칩 패드가 형성되어 있고, 상기 칩 패드 상에 형성되며 상기 칩 패드의 일부분을 노출시키는 보호막이 형성되어 있는 반도체 기판과; 상기 칩 패드의 노출된 부분에 형성되며, 중앙에 통과홀을 갖는 고분자 범프층과; 상기 고분자 범프층 상면 및 상기 통과홀 내부에 형성된 금속 접착층과; 상 기 금속 접착층 상면에 형성된 금속 범프와; 표면에 상기 금속 범프와 접촉하는 전극 단자가 형성되어 있는 인쇄회로기판을 포함하는 반도체 패키지를 제공한다.The present invention also provides a semiconductor substrate comprising: a semiconductor substrate having one or more chip pads formed thereon, and a protective film formed on the chip pads and exposing a portion of the chip pads; A polymer bump layer formed on the exposed portion of the chip pad and having a through hole in a center thereof; A metal adhesive layer formed on an upper surface of the polymer bump layer and inside the through hole; A metal bump formed on an upper surface of the metal adhesive layer; Provided is a semiconductor package including a printed circuit board having electrode terminals in contact with the metal bumps on a surface thereof.

뿐만 아니라, 본 발명은 하나 이상의 칩 패드가 형성되어 있고, 상기 칩 패드 상에 형성되며 상기 칩 패드의 일부분을 노출시키는 보호막이 형성되어 있는 반도체 기판에 있어서, 상기 칩 패드의 노출된 부분에 고분자 범프층을 형성하고; 상기 고분자 범프층 중앙에 상기 칩 패드의 상면까지 연장되는 통과홀을 형성하고; 상기 통과홀 내부에 금속 접착층을 형성하고; 상기 금속 접착층 상면에 금속 범프를 형성하는 단계를 포함하는 반도체 패키지용 범프 제조 방법을 제공한다.In addition, the present invention is a semiconductor substrate having at least one chip pad is formed, and a protective film formed on the chip pad to expose a portion of the chip pad, the polymer bump on the exposed portion of the chip pad Forming a layer; Forming a through hole extending in the center of the polymer bump layer to an upper surface of the chip pad; Forming a metal adhesive layer inside the through hole; It provides a bump manufacturing method for a semiconductor package comprising the step of forming a metal bump on the upper surface of the metal adhesive layer.

상기 고분자 범프층은 코팅(Coating)이나 주입(Immersion) 혹은 건식 필름(Dry film) 증착 방법을 통해 형성될 수 있다. The polymer bump layer may be formed by coating, implantation, or dry film deposition.

상기 금속 범프는 전기 도금(Electroplating), 무전해 도금(Electroless plating) 방법, 열 증착(evaporation), 볼 어태치(Ball attach), 스크린 프린팅(screen printing), 솔더 젯(Solder jet) 중의 어느 하나의 방법을 통해 형성할 수 있다. The metal bumps may be any one of electroplating, electroless plating, thermal evaporation, ball attach, screen printing, and solder jet. It can be formed through the method.

상기한 바와 같은 본 발명에 의한 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조 방법을 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.A bump for a semiconductor package according to the present invention as described above, a semiconductor package to which the bump is applied, and a manufacturing method are described in more detail with reference to the accompanying drawings.

도 2a 및 2b는 본 발명에 의한 방법에 따른 반도체 패키지 구조를 보인 단면도로서, 도시된 바에 따르면, 반도체 기판(120) 상면에 칩 패드(110)가 형성되어 있고, 상기 칩 패드(110) 상부에 보호막(130)이 형성되어 상기 칩 패드를 선택적으 로 노출시킨다. 상기 칩 패드(110)의 상부에는 중앙에 통과홀(via, 140')이 구비된 고분자 범프층(140)이 형성되어 있으며, 상기 통과홀 내부의 칩 패드(110)의 상부로부터 상기 보호막(130) 상부까지 연장되도록 금속 접착층(150)이 형성되어 있다. 상기 금속 접착층(150)의 상부에는 금속 재질의 범프(160)가 형성되며, 이 상기 금속 재질의 범프(160) 상면은 인쇄회로기판(180)의 전극 단자(170)가 접촉하게 된다.2A and 2B are cross-sectional views illustrating a semiconductor package structure according to the method of the present invention. As illustrated, a chip pad 110 is formed on an upper surface of a semiconductor substrate 120, and a chip pad 110 is formed on the chip pad 110. A passivation layer 130 is formed to selectively expose the chip pads. A polymer bump layer 140 having a through hole (via, 140 ′) is formed in the center of the chip pad 110, and the passivation layer 130 is formed from an upper portion of the chip pad 110 in the through hole. The metal adhesive layer 150 is formed to extend to the top. A metal bump 160 is formed on the metal adhesive layer 150, and the electrode terminal 170 of the printed circuit board 180 is in contact with the upper surface of the metal bump 160.

상기 금속 범프(160)는 상기 고분자 범프층(140)에 의하여, 반도체 칩과 인쇄회로기판 사이에 동일한 거리를 기준으로 하였을 때, 스탠드오프(stand-off)가 높아진다. 즉 기판과 칩 사이의 수직 거리가 줄어들게 된다. 따라서, 인쇄회로기판의 전극 단자와 금속 접착층 간의 거리를 좀더 줄일 수 있으며, 상대적으로 작은 금속 범프로도 인쇄회로기판과의 접합이 가능하게 되어, 미세 피치를 구현할 수 있다. 또한, 상기 고분자 범프층(140)은 금속 범프(160)의 하부에 미치는 응력을 완화시키기 때문에 패키지의 신뢰성을 향상시킬 수 있다.When the metal bumps 160 are based on the same distance between the semiconductor chip and the printed circuit board, the stand-off is increased by the polymer bump layer 140. In other words, the vertical distance between the substrate and the chip is reduced. Therefore, the distance between the electrode terminal of the printed circuit board and the metal adhesive layer can be further reduced, and bonding with the printed circuit board can be achieved even with a relatively small metal bump, thereby realizing a fine pitch. In addition, the polymer bump layer 140 may improve the reliability of the package because it relaxes the stress on the lower portion of the metal bump 160.

따라서, 와이어 본딩 방식의 반도체 패키지에 비해 전기 신호의 이동 거리가 단축되어 고속화에 유리하며, 또한 반도체 패키지의 크기를 줄일 수 있게 되어 제품의 소형화에 유리한 장점을 갖는다.Therefore, compared to the wire bonding type semiconductor package, the movement distance of the electrical signal is shortened, which is advantageous for high speed, and the size of the semiconductor package can be reduced, which is advantageous in miniaturization of the product.

도 3a 내지 도 3h는 본 발명에 의한 반도체 패키지의 제조 방법을 순차적으로 보인 예시도로서, 이를 참조하여 본 발명에 의한 반도체 패키지의 제조 방법을 상세히 설명하면 다음과 같다.3A to 3H are exemplary views sequentially illustrating a method of manufacturing a semiconductor package according to the present invention. Hereinafter, the method of manufacturing a semiconductor package according to the present invention will be described in detail with reference to the drawings.

먼저, 도 3a에 도시된 바와 같이, 반도체 칩(220) 표면에 재배치 (redistribution)에 의하여 칩 패드(210)를 형성하고, 칩 패드 상부에는 보호막(230)을 형성하며, 상기 보호막의 일부분을 식각하여 칩 패드(210)의 일부분을 노출시킨다. First, as shown in FIG. 3A, the chip pad 210 is formed on the surface of the semiconductor chip 220 by redistribution, a protective film 230 is formed on the chip pad, and a portion of the protective film is etched. To expose a portion of the chip pad 210.

다음으로, 도 3b에 도시한 바와 같이, 상기 노출된 칩 패드(210) 및 보호막(230) 상부에 감광성 혹은 비감광성 고분자 범프층(240)을 도포하고 그 내부에 통과홀(240')을 형성한다. 고분자 범프층 형성 공정이 끝나면 고분자 범프층의 찌꺼기 제거 및 후속적인 금속 접착층(250)과의 접착력 향상을 위해서 애싱(ashing) 공정을 진행한다. Next, as illustrated in FIG. 3B, a photosensitive or non-photosensitive polymer bump layer 240 is coated on the exposed chip pad 210 and the passivation layer 230, and a through hole 240 ′ is formed therein. do. After the polymer bump layer forming process is completed, an ashing process is performed to remove the residue of the polymer bump layer and to improve the adhesion to the metal adhesive layer 250.

그 다음, 도 3c에 도시한 바와, 고분자 범프층(240)/보호막(230) 상부 및 칩 패드(210) 상부에 금속 접착층(250)을 형성한다. 이때 금속 접착층은 스퍼터링, 열증착 또는 전자-빔 증착을 통해 100Å ~ 20000Å 정도의 두께로 증착한다. Next, as shown in FIG. 3C, the metal adhesive layer 250 is formed on the polymer bump layer 240 / passivation layer 230 and on the chip pad 210. At this time, the metal adhesive layer is deposited to a thickness of about 100 ~ 20000 Å through sputtering, thermal evaporation or electron-beam deposition.

상기 금속접착층(250)은 고분자 범프층(240)과의 젖음성(wettability)이 우수한 재료로서 티타늄 또는 티타늄 합금, 크롬 또는 크롬 합금, 니켈 또는 니켈 합금, 구리 또는 구리 합금, 알루미늄 또는 알루미늄 합금, 금 또는 금 합금, 바나듐 또는 바나듐 합금등 적어도 하나가 포함되는 합금 재질로 하나 이상의 층이 형성될 수 있다.The metal adhesive layer 250 is a material having excellent wettability with the polymer bump layer 240 and is titanium or titanium alloy, chromium or chromium alloy, nickel or nickel alloy, copper or copper alloy, aluminum or aluminum alloy, gold or One or more layers may be formed of an alloy material including at least one of gold alloy, vanadium or vanadium alloy.

그리고, 도 3d에 도시한 바와 같이 금속 접착층(250) 상부에 포토레지스터(260)를 도포하고, 선택적으로 투과 및 차단시키는 마스크를 통해 국부 노광을 실시한다. 이때 사용되어지는 포토레지스터 종류에 따라 마스크 사양을 다르게 가져가서 금속 범프가 형성될 영역을 패턴할 수 있다. 국부 노광후 포토레지스터를 현 상하여 상시 금속 접착층(250)을 노출시킨다. 현상된 영역에 포토레지서터의 찌꺼기를 제거하기 위하여 애싱(ashing) 공정을 실시한다.As shown in FIG. 3D, the photoresist 260 is coated on the metal adhesive layer 250, and local exposure is performed through a mask that selectively transmits and blocks the photoresist 260. In this case, the mask specification may be taken differently according to the type of photoresist used to pattern the area where the metal bumps are to be formed. After the local exposure, the photoresist is developed to expose the metal adhesive layer 250 at all times. An ashing process is performed to remove the residue of the photoresist in the developed region.

다음으로, 도 3e에 도시한 바와 같이 상기 포토레지스터(260)가 현상되어 노출된 금속 접착층(250)상에 전기 도금 방법이나 무전해 도금 방법을 통해 금속 범프(270)를 형성 한다. 그 다음, 상기 금속 범프(270) 위에 솔더 범프(280)를 형성한다.Next, as shown in FIG. 3E, the photoresist 260 is developed to form the metal bumps 270 on the exposed metal adhesive layer 250 through an electroplating method or an electroless plating method. Next, the solder bumps 280 are formed on the metal bumps 270.

그 다음, 도 3g에 도시한 바와 같이 상기 감광성 포토 레지스터(260)를 제거 한 후, 도 3h에 도시한 바와 같이 상기 솔더 범프(280)를 마스크로 적용하여 금속 접착층(250)을 식각한다. 이때 금속 접착층(250)의 식각은 화학 약품에 의한 습식식각이나 물리적 방법에 의한 건식식각을 통해 이루어진다.Next, the photosensitive photoresist 260 is removed as shown in FIG. 3G, and then the solder bump 280 is applied as a mask to etch the metal adhesive layer 250 as shown in FIG. 3H. In this case, the metal adhesive layer 250 is etched by wet etching by chemical or dry etching by physical method.

이후, 상기 금속 범프와 인쇄회로기판의 전극 단자를 정렬시킨 다음, 열압착 방법에 의해 솔더 범프 상부와 인쇄회로기판의 전극 단자를 접촉 시킨다. 상기 인쇄회로기판의 전극 단자는 금속 범프의 상면에 100℃ ~ 400℃의 온도로 압착되어 본딩한다. 또한 반도체 칩과 인쇄회로기판 사이에 언더필을 함으로써 접촉 신뢰성을 향상 시킨다.Thereafter, the metal bumps and the electrode terminals of the printed circuit board are aligned, and then the upper part of the solder bump and the electrode terminals of the printed circuit board are contacted by a thermocompression bonding method. The electrode terminal of the printed circuit board is pressed and bonded to the upper surface of the metal bump at a temperature of 100 ℃ ~ 400 ℃. In addition, the contact reliability is improved by underfilling between the semiconductor chip and the printed circuit board.

도 4a 및 4b는 웨이퍼 레벨 칩 사이즈 패키지에서 재배치된 패드상에 본 발명 및 종래 기술에 따른 반도체 패키지용 금속 범프를 비교한 단면도로서, 본 발명에 따른 범프(도 4a)가 종래의 범프(도 4b) 보다 범프가 차지하는 면적이 작아 미세 피치 구현에 유리함을 알 수 있다.4A and 4B are cross-sectional views comparing metal bumps for semiconductor packages according to the present invention and the prior art on pads repositioned in a wafer level chip size package, in which the bumps according to the present invention (FIG. 4A) are conventional bumps (FIG. 4B). It can be seen that the area occupied by the bump is smaller than), which is advantageous for implementing a fine pitch.

상기 본 발명에 의한 반도체 패키지의 제조 방법은 전기 전해 도금법이나 무 전해 도금법을 통해 범프를 형성하는 예에 대해서만 설명하고 있으나, 이에 국한 되지 않고, 당업자에 의해 Au 스터드법이나 또는 스탠실프린트법 등이 적용될 수 있다. 칩 패드 상부에 감광성 혹은 비감광성 고분자 범프층을 도포하여 금속 범프의 스탠드오프를 높여 미세 피치를 구현하고 동시에 접착 신뢰성을 향상시키는 구조가 본 발명의 기술적 사상을 이탈하지 않는 범위 내에서 당업자에 의해 다양하게 변형될 수 있을 것이다. The manufacturing method of the semiconductor package according to the present invention has been described only for the example of forming bumps by electrolytic plating or electroless plating. However, the present invention is not limited thereto. Can be applied. By applying a photosensitive or non-photosensitive polymer bump layer on the chip pad to increase the standoff of the metal bumps to realize a fine pitch and at the same time improve the adhesion reliability by those skilled in the art without departing from the technical spirit of the present invention May be modified.

이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조 방법은 반도체 칩의 패드 상부에 고분자 범프층을 도포함으로써 종래의 기술에 의한 금속 범프에 비해 스탠드오프를 높임으로써 미세 피치 구현이 가능하여 반도체 칩의 경박 단소화 및 다핀화가 가능하다.As described above, the bump for a semiconductor package according to the present invention, a semiconductor package to which the bump is applied, and a manufacturing method of the present invention increase a standoff compared to a metal bump according to the prior art by applying a polymer bump layer on a pad of a semiconductor chip. As a result, it is possible to realize a fine pitch, and thus it is possible to reduce the thickness and size of the semiconductor chip.

또한 상기 발명에 의한 반도체 패키지용 범프를 적용하면 고분자 범프층이 금속 범프의 응력을 완화 시켜 접촉 신뢰성이 향상 된다.In addition, if the bump for a semiconductor package according to the present invention is applied, the polymer bump layer relieves the stress of the metal bump, thereby improving contact reliability.

Claims (17)

하나 이상의 칩 패드가 형성되어 있고, 상기 칩 패드 상에 형성되며 상기 칩 패드의 일부분을 노출시키는 보호막이 형성되어 있는 반도체 기판과;A semiconductor substrate having one or more chip pads formed thereon and a protective film formed on the chip pads and exposing a portion of the chip pads; 상기 칩 패드의 노출된 부분에 형성되며, 중앙에 통과홀을 갖는 고분자 범프층과;A polymer bump layer formed on the exposed portion of the chip pad and having a through hole in a center thereof; 상기 고분자 범프층 상면 및 상기 통과홀 내부에 형성된 금속 접착층과;A metal adhesive layer formed on an upper surface of the polymer bump layer and inside the through hole; 상기 금속 접착층 상면에 형성된 금속 범프를 포함하는 Metal bumps formed on the upper surface of the metal adhesive layer 반도체 패키지용 범프.Bumps for semiconductor packages. 제1항에 있어서, 상기 고분자 범프층은 상기 칩 패드 상부로부터 칩 패드 주변의 상기 보호막 상부 까지 연장되도록 형성된 것을 특징으로 하는 반도체 패키지용 범프.The bump for a semiconductor package according to claim 1, wherein the polymer bump layer extends from an upper portion of the chip pad to an upper portion of the passivation layer around the chip pad. 제1항에 있어서, 상기 금속 범프는 Au, 공융점 솔더, 고융점 솔더, 납을 포함하지 않는 솔더 중에서 선택되는 어느 하나의 재질로 형성된 것을 특징으로 하는 반도체 패키지용 범프.The bump for a semiconductor package according to claim 1, wherein the metal bump is formed of any one material selected from Au, eutectic solder, high melting solder, and solder containing no lead. 제1항에 있어서, 상기 반도체 칩 패드는 티타늄 또는 티타늄 합금, 알루미늄 또는 알루미늄 합금, 니켈 또는 니켈 합금, 구리 또는 구리 합금, 크롬 또는 크롬 합금, 금 또는 금 합금중의 적어도 어느 하나의 재질로 이루어지는 것을 특징으로 하는 반도체 패키지용 범프.The method of claim 1, wherein the semiconductor chip pad is made of at least one of titanium or titanium alloys, aluminum or aluminum alloys, nickel or nickel alloys, copper or copper alloys, chromium or chromium alloys, gold or gold alloys. A semiconductor package bump. 제1항에 있어서, 상기 금속 접착층은 상기 칩 패드 및 고분자 범프층과의 젖음 특성이 우수한 티타늄 또는 티타늄 합금, 니켈 또는 니켈 합금, 구리 또는 구리 합금, 크롬 또는 크롬 합금, 금 또는 금 합금, 알루미늄 또는 알루미늄 합금, 바나듐 또는 바나듐 합금, 비스무스 또는 비스무스 합금중 적어도 어느 하나의 재질로 하나 이상의 층으로 이루어지는 것을 특징으로 하는 반도체 패키지용 범프.The method of claim 1, wherein the metal adhesive layer is titanium or titanium alloy, nickel or nickel alloy, copper or copper alloy, chromium or chrome alloy, gold or gold alloy, aluminum or A bump for a semiconductor package comprising at least one of aluminum alloy, vanadium or vanadium alloy, bismuth or bismuth alloy. 제1항에 있어서, 상기 금속 접착층은 100Å ~ 20000Å 정도의 두께로 형성된 것을 특징으로 하는 반도체 패키지용 범프.The bump for a semiconductor package according to claim 1, wherein the metal adhesive layer is formed to a thickness of about 100 kPa to about 20000 kPa. 제1항에 있어서, 상기 금속 범프는 상기 고분자 범프층의 통과홀 및 상기 통과홀 외부의 고분자 범프층의 상부 영역까지 연장되어 형성되는 것을 특징으로 하는 반도체 패키지용 범프.The bump for a semiconductor package according to claim 1, wherein the metal bump extends to a through hole of the polymer bump layer and an upper region of the polymer bump layer outside the pass hole. 제1항에 있어서, 상기 고분자 범프층은 감광성 또는 비감광성의 폴리이미드(Polyimide : PI), 벤조사이클로뷰텐(Benzo cyclo butene : BCB), 에폭시 수지(Epoxy resin), 실리콘 수지(Siloxane or Silicone resin)등의 유기물 재료, 무기물 재료, 유기물과 무기물의 혼합 재료 중 어느 하나를 사용하는 반도체 패키지용 범프.The method of claim 1, wherein the polymer bump layer is a photosensitive or non-photosensitive polyimide (Polyimide: PI), benzocyclobutene (Benzo cyclo butene (BCB), epoxy resin, silicone resin (Siloxane or Silicone resin) A bump for a semiconductor package using any one of an organic material, an inorganic material, and a mixed material of an organic material and an inorganic material. 제1항에 있어서, 상기 고분자 범프층은 유전 상수(dielectric constant)는 1 이상의 값을 갖는 재료를 사용하는 것이 특징인 반도체 패키지용 범프.The bump for a semiconductor package according to claim 1, wherein the polymer bump layer uses a material having a dielectric constant of at least one. 제1항에 있어서, 반도체 기판은 실리콘(Silicone), 유리(Glass), GaAs, SiGe, InP 등의 이원계 화합물 반도체, GaAlAs, InGaAlP 등의 삼원계 화합물 반도체 중에서 선택된 어느 하나의 재질로 된 것을 특징으로 하는 반도체 패키지용 범프. The semiconductor substrate of claim 1, wherein the semiconductor substrate is made of any one material selected from binary compound semiconductors such as silicon, glass, GaAs, SiGe, and InP, and ternary compound semiconductors such as GaAlAs and InGaAlP. Bumps for semiconductor packages. 하나 이상의 칩 패드가 형성되어 있고, 상기 칩 패드 상에 형성되며 상기 칩 패드의 일부분을 노출시키는 보호막이 형성되어 있는 반도체 기판과;A semiconductor substrate having one or more chip pads formed thereon and a protective film formed on the chip pads and exposing a portion of the chip pads; 상기 칩 패드의 노출된 부분에 형성되며, 중앙에 통과홀을 갖는 고분자 범프층과;A polymer bump layer formed on the exposed portion of the chip pad and having a through hole in a center thereof; 상기 고분자 범프층 상면 및 상기 통과홀 내부에 형성된 금속 접착층과;A metal adhesive layer formed on an upper surface of the polymer bump layer and inside the through hole; 상기 금속 접착층 상면에 형성된 금속 범프와;A metal bump formed on an upper surface of the metal adhesive layer; 표면에 상기 금속 범프와 접촉하는 전극 단자가 형성되어 있는 인쇄회로기판을 포함하는A printed circuit board having electrode terminals in contact with the metal bumps on a surface thereof; 반도체 패키지.Semiconductor package. 하나 이상의 칩 패드가 형성되어 있고, 상기 칩 패드 상에 형성되며 상기 칩 패드의 일부분을 노출시키는 보호막이 형성되어 있는 반도체 기판에 있어서,A semiconductor substrate having one or more chip pads formed thereon, and a protective film formed on the chip pads and exposing a portion of the chip pads. 상기 칩 패드의 노출된 부분에 고분자 범프층을 형성하고;Forming a polymer bump layer on the exposed portion of the chip pad; 상기 고분자 범프층 중앙에 상기 칩 패드의 상면까지 연장되는 통과홀을 형성하고;Forming a through hole extending in the center of the polymer bump layer to an upper surface of the chip pad; 상기 통과홀 내부에 금속 접착층을 형성하고;Forming a metal adhesive layer inside the through hole; 상기 금속 접착층 상면에 금속 범프를 형성하는 단계를 포함하는 Forming a metal bump on an upper surface of the metal adhesive layer; 반도체 패키지용 범프 제조 방법.Bump manufacturing method for semiconductor package. 제12항에 있어서, 상기 고분자 범프층은 코팅(Coating)이나 주입(Immersion) 혹은 건식 필름(Dry film) 증착 방법을 통해 형성되는 것을 특징으로 하는 반도체 패키지용 범프 제조 방법.The method of claim 12, wherein the polymer bump layer is formed by coating, implantation, or dry film deposition. 제12항에 있어서, 상기 금속 범프는 전기 도금(Electroplating), 무전해 도금(Electroless plating) 방법, 열 증착(evaporation), 볼 어태치(Ball attach), 스크린 프린팅(screen printing), 솔더 젯(Solder jet) 중의 어느 하나의 방법을 통해 형성되는 것을 특징으로 하는 반도체 패키지용 범프 제조 방법. The method of claim 12, wherein the metal bumps are electroplating, electroless plating, thermal evaporation, ball attach, screen printing, solder jet. Bump manufacturing method for a semiconductor package, characterized in that formed through any one of the jet method. 제12항에 있어서, 상기 금속 범프를 마스크로 하여 상기 금속 접착층의 일부분을 식각하는 단계를 더 포함하는 반도체 패키지용 범프 제조 방법. The method of claim 12, further comprising etching a portion of the metal adhesive layer using the metal bump as a mask. 제15항에 있어서, 상기 금속 접착층을 식각하는 단계은 화학 약품에 의한 습식 식각이나 물리적 방법에 의한 건식 식각을 통해 이루어지는 것을 특징으로 하는 반도체 패키지용 범프 제조 방법.The method of claim 15, wherein the etching of the metal adhesive layer is performed by wet etching by chemical or dry etching by physical method. 제12항에 있어서, 상기 금속 범프의 상면에 인쇄회로기판의 전극 단자를 100℃ ~ 400℃의 온도로 압착되어 본딩하는 단계를 더 포함하는 반도체 패키지용 범프 제조 방법.The method of claim 12, further comprising compressing and bonding the electrode terminal of the printed circuit board to a temperature of 100 ° C. to 400 ° C. on the upper surface of the metal bump.
KR1020050007764A 2005-01-27 2005-01-27 Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same KR100597995B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007764A KR100597995B1 (en) 2005-01-27 2005-01-27 Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007764A KR100597995B1 (en) 2005-01-27 2005-01-27 Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same

Publications (1)

Publication Number Publication Date
KR100597995B1 true KR100597995B1 (en) 2006-07-10

Family

ID=37183780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007764A KR100597995B1 (en) 2005-01-27 2005-01-27 Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same

Country Status (1)

Country Link
KR (1) KR100597995B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403290A (en) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 Semiconductor device and method for fabricating semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026056A (en) 2000-07-12 2002-01-25 Sony Corp Method for forming solder bump and method for manufacturing semiconductor device
US6362436B1 (en) 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP2002170918A (en) 2000-12-01 2002-06-14 Nec Corp Semiconductor device and its manufacturing method
KR20020054227A (en) * 2000-12-27 2002-07-06 오길록 Fabrication method of high density and high uniformity solder bump without Cu cross-contamination in Si-LSI laboratory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362436B1 (en) 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP2002026056A (en) 2000-07-12 2002-01-25 Sony Corp Method for forming solder bump and method for manufacturing semiconductor device
JP2002170918A (en) 2000-12-01 2002-06-14 Nec Corp Semiconductor device and its manufacturing method
KR20020054227A (en) * 2000-12-27 2002-07-06 오길록 Fabrication method of high density and high uniformity solder bump without Cu cross-contamination in Si-LSI laboratory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403290A (en) * 2010-09-10 2012-04-04 台湾积体电路制造股份有限公司 Semiconductor device and method for fabricating semiconductor device
KR101221182B1 (en) 2010-09-10 2013-01-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device having pad structure with stress buffer layer
CN104269390A (en) * 2010-09-10 2015-01-07 台湾积体电路制造股份有限公司 Semiconductor Device And Method For Fabricating Semiconductor Device

Similar Documents

Publication Publication Date Title
US11961742B2 (en) Semiconductor device and manufacturing method thereof
US7977789B2 (en) Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
US9105532B2 (en) Semiconductor device and method of forming interconnect structure over seed layer on contact pad of semiconductor die without undercutting seed layer beneath interconnect structure
US7632719B2 (en) Wafer-level chip scale package and method for fabricating and using the same
US9711438B2 (en) Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US7391118B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
JP4698125B2 (en) Flip chip for substrate assembly without bumps and polymer layers
US20170301645A1 (en) Method and Apparatus for Connecting Packages onto Printed Circuit Boards
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US20100297842A1 (en) Conductive bump structure for semiconductor device and fabrication method thereof
US20120007228A1 (en) Conductive pillar for semiconductor substrate and method of manufacture
US20060286791A1 (en) Semiconductor wafer package and manufacturing method thereof
US7112522B1 (en) Method to increase bump height and achieve robust bump structure
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
JP2000228420A (en) Semiconductor device and manufacture thereof
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
WO2007064073A1 (en) Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same
EP1316998A2 (en) Bumpless Chip Scale Device (CSP) and board assembly
US6539624B1 (en) Method for forming wafer level package
KR100790527B1 (en) Wafer level package and fabrication method thereof
CN111682006A (en) Semiconductor packaging structure and manufacturing method thereof
US20040089946A1 (en) Chip size semiconductor package structure
US20040266066A1 (en) Bump structure of a semiconductor wafer and manufacturing method thereof
KR100597995B1 (en) Bump for semiconductor package, fabrication method thereof, and semiconductor package using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 14