KR0183646B1 - Method of plating semiconductor leadframe - Google Patents
Method of plating semiconductor leadframe Download PDFInfo
- Publication number
- KR0183646B1 KR0183646B1 KR1019960008533A KR19960008533A KR0183646B1 KR 0183646 B1 KR0183646 B1 KR 0183646B1 KR 1019960008533 A KR1019960008533 A KR 1019960008533A KR 19960008533 A KR19960008533 A KR 19960008533A KR 0183646 B1 KR0183646 B1 KR 0183646B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- lead frame
- semiconductor lead
- semiconductor
- die pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 리드 프레임의 도금 방법에 관하여 개시한 것으로서, 본 발명에 따른 반도체 리드 프레임의 도금 방법의 특징에 의하면 반도체 리드 프레임의 표면에 감광성 수지를 도포하고 필름 또는 유리판 상에 아트 워크(art work)된 감광판을 이용하여 노광, 현상하는 단계를 거쳐 노출시킨 도금 부위에 소정 소재를 도금하는 방법으로서, 기존의 도금 마스크 사용을 배제함에 따라 다이 패드와 내부리드의 측면부 및 배면부에 도금액이 흘러 들어가 도금 불량이 발생하는 경우를 근본적으로 방지할 수 있도록 한 것이다.The present invention discloses a plating method of a semiconductor lead frame. According to a feature of the plating method of a semiconductor lead frame according to the present invention, a photosensitive resin is coated on a surface of a semiconductor lead frame and an artwork is formed on a film or a glass plate. A method of plating a predetermined material on the exposed plating part by exposing and developing using a photosensitive plate.A plating solution flows into the side surface and the back side of the die pad and the inner lead by eliminating the use of the existing plating mask. It is to fundamentally prevent the occurrence of defects.
Description
제1도 내지 제6도는 본 발명의 방법에 의한 반도체 리드 프레임의 도금 공정을 단계별로 나타내 보인 측면도로서,1 to 6 are side views showing step by step the plating process of the semiconductor lead frame according to the method of the present invention,
제1도는 제작완료된 반도체 리드 프레임의 개략적 측면도.1 is a schematic side view of a manufactured semiconductor lead frame.
제2도는 리드 프레임의 표면에 감광성 수지를 도포하는 단계.2 is a step of applying a photosensitive resin on the surface of the lead frame.
제3도는 도포된 감광성 수지를 노광하는 단계.3 shows exposing the applied photosensitive resin.
제4도는 감광성 수지를 노광한 후 현상하는 단계.4 is a step of developing after exposing the photosensitive resin.
제5도는 노출된 리드 프레임의 소재 표면에 도금하는 단계.5 is plating the material surface of the exposed lead frame.
제6도는 감광성 수지를 제거하여 반도체 프레임의 소정 부위에 도금이 완료된 단계를 나타내 보인 것이다.6 illustrates a step in which plating is completed on a predetermined portion of the semiconductor frame by removing the photosensitive resin.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 반도체 리드 프레임 10' : 도금 완료된 반도체 리드 프레임10: semiconductor lead frame 10 ': plated semiconductor lead frame
11 : 다이 패드부 12 : 내부 리드11: die pad portion 12: internal lead
13 : 감광성 수지 14 : 감광판13: photosensitive resin 14: photosensitive plate
15 : 도금 소재15: plating material
본 발명은 반도체 리드 프레임의 도금 방법에 관한 것으로서, 보다 상세하게는 도금 마스크의 사용에 따른 불량 발생을 근본적으로 방지할 수 있도록 도금 마스크의 사용을 배제한 반도체 리드 프레임의 도금 방법에 관한 것이다.The present invention relates to a plating method of a semiconductor lead frame, and more particularly, to a plating method of a semiconductor lead frame without using a plating mask so as to fundamentally prevent a defect caused by the use of the plating mask.
반도체 리드프레임은 반도체 칩과 함께 반도체 패키지를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(lead)의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 한다.The semiconductor lead frame is one of the core components constituting the semiconductor package together with the semiconductor chip, and serves as a lead connecting the inside and the outside of the semiconductor package and a support for supporting the semiconductor chip.
이러한 반도체 리드프레임은 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 패드(Pad)와, 칩을 외부회로에 연결해 주는 내부리드(Internal lead) 및 외부 리드(External lead)를 포함하는 구조로 이루어진다. 이와 같은 구조를 가지는 반도체 리드 프레임은 통상 스템핑(Stamping) 프로세스와, 에칭(Etching) 프로세스라는 두가지 방법에 의해 제조된다.The semiconductor lead frame includes a pad that holds a chip, which is a memory device, and maintains a static state, and an internal lead and an external lead that connect the chip to an external circuit. Is done. A semiconductor lead frame having such a structure is usually manufactured by two methods, a stamping process and an etching process.
스템핑 프로세스는 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 성형하는 것으로서, 이는 반도체 리드 프레임을 대량생산하는 경우에 주로 적용하는 제조방법이다.The stamping process is to press and mold a thin plate material into a predetermined shape by using a press mold apparatus which is sequentially transferred, which is a manufacturing method mainly applied to mass production of semiconductor lead frames.
에칭 프로세스는 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각방법으로, 소량생산하는 경우에 주로 적용하는 제조방법이다.The etching process is a chemical etching method of forming a product by corroding a local part of a material using chemicals, and is a manufacturing method mainly applied to a small amount of production.
통상, 상기 두가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 다른 부품, 예를 들면 기억소자인 칩 등과의 조립과정을 거쳐 반도체 패키지를 이루게 된다.In general, a semiconductor lead frame manufactured by one of the above two manufacturing methods forms a semiconductor package through an assembly process with other components, for example, a chip, which is a memory device.
반도체 패키지의 과정중 리드 프레임의 내부리드의 와이어 본딩성과 다이 패드부의 다이 특성을 좋도록 하기 위해서, 다이 패드부와 리드프레임의 내부리드에 은(Ag)과 같은 금속 소재를 도금하는 경우가 많다.In order to improve the wire bonding properties of the inner lead of the lead frame and the die characteristics of the die pad part during the process of the semiconductor package, a metal material such as silver (Ag) is often plated on the die pad part and the inner lead of the lead frame.
이와 같이, 반도체 리드 프레임에 부분적인 선택 도금을 행하는 경우에 있어서, 종래의 통상적인 도금 방법은 도금하고자 하는 부위 이외의 영역을 마스크를 이용하여 차단한 후 소정 소재의 도금을 행한다.As described above, in the case of performing partial selective plating on the semiconductor lead frame, the conventional conventional plating method blocks a region other than the portion to be plated with a mask and then performs plating of a predetermined material.
그러나, 상기 종래의 마스크를 이용한 도금 방법은 반도체 리드 프레임의 다이 패드와 내부리드의 소재 두께 차이에 따라 도금시 그 측면부에도 도금이 되는 경우가 빈번하게 일어난다. 더욱이, 도금 마스크가 리드 프레임에 적절하게 압착되지 않으면 다이 패드와 내부리드의 배면부에도 도금액이 흘러 들어가 도금되는 경우도 발생하게 된다. 이와 같이, 도금하고자 하는 이외의 부위에 도금이 되는 경우에는 리드간의 전기적 단락을 유발시키거나, 외부리드의 기판 고정을 위한 솔더링시, 그리고 수지 보호막 몰딩시에 각각 밀착 불량을 유발시키는 문제점으로 작용한다.However, in the conventional plating method using a mask, the plating of the side surface of the semiconductor lead frame is frequently performed according to the difference in the material thickness between the die pad and the inner lead of the semiconductor lead frame. In addition, when the plating mask is not properly compressed to the lead frame, plating liquid also flows into the die pad and the rear portion of the inner lead to cause plating. As such, when the plating is performed on a portion other than the plating, a short circuit occurs between the leads, or when soldering to fix the substrate to the outer lead, or when the resin protective film is molded, it causes a problem of adhesion failure. .
따라서, 본 발명은 상기한 바와 같은 종래 기술에 의한 반도체 리드 프레임의 도금 방법이 가지는 문제점을 감안하여 이를 개선코자 창출된 것으로서, 본 발명은 도금 마스크의 사용에 따른 불량 발생을 근본적으로 방지할 수 있도록 도금 마스크의 사용을 배제한 반도체 리드 프레임의 도금 방법을 제공함에 그 목적이 있다.Therefore, the present invention was created in view of the problems with the plating method of the semiconductor lead frame according to the prior art as described above to improve this, the present invention is to fundamentally prevent the failure caused by the use of the plating mask It is an object of the present invention to provide a plating method of a semiconductor lead frame excluding the use of a plating mask.
상기한 목적을 달성하기 위하여 본 발명에 따른 반도체 리드 프레임의 도금 방법은,In order to achieve the above object, the plating method of the semiconductor lead frame according to the present invention,
다이패드와 내부리드를 포함하는 반도체 리드 프레임의 표면에 감광성 수지를 도포하는 제1단계와;Applying a photosensitive resin to a surface of a semiconductor lead frame including a die pad and an inner lead;
상기 반도체 리드 프레임의 소정의 도금부위를 노광시키는 제2단계와;Exposing a predetermined plating portion of the semiconductor lead frame;
상기 반도체 리드 프레임의 노광부위를 현상하여 상기 도금부위를 노출시키는 제3단계;Developing a exposed portion of the semiconductor lead frame to expose the plating portion;
상기 반도체 리드 프레임의 노출된 도금부위에 소정 소재를 도금하는 제4단계; 및A fourth step of plating a predetermined material on the exposed plating portion of the semiconductor lead frame; And
상기 반도체 리드 프레임의 표면에 도포된 감광성 수지를 제거하는 제5단계;를 순차 포함하는 것을 특징으로 한다.And a fifth step of removing the photosensitive resin applied to the surface of the semiconductor lead frame.
상기 본 발명에 의한 반도체 리드 프레임의 도금 방법에 있어서, 특히 상기 제1단계에서 상기 소정의 도금 부위는 상기 반도체 리드 프레임의 다이패드와 내부리드부의 내측에 형성되는 것이 바람직하며, 상기 제2단계에서 필름 또는 유리판 상에 아트 워크(art work)된 감광판을 이용하여 노광하는 것이 바람직하다.In the plating method of the semiconductor lead frame according to the present invention, in particular, in the first step, the predetermined plating portion is preferably formed inside the die pad and the inner lead portion of the semiconductor lead frame, and in the second step, It is preferable to expose using a photosensitive plate which is art-worked on a film or a glass plate.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 리드 프레임의 도금 방법의 실시예를 단계별 공정을 통해 상세히 설명하기로 한다.Hereinafter, an embodiment of a plating method of a semiconductor lead frame according to the present invention will be described in detail with reference to the accompanying drawings.
제1도 내지 제6도는 본 발명의 발명에 의한 반도체 리드 프레임의 도금 공정을 단계별로 나타내 보인 측면도이다.1 to 6 are side views showing the step of plating the semiconductor lead frame according to the present invention step by step.
제1도는 통상적인 제조 방법에 의해 제작 완료된 반도체 리드프레임의 일예를 보인 것으로서, 와이어 본딩성과 다이 특성을 높이기 위해서 다이 패드부(11)와 내부리드(12)에 은(Ag)과 같은 소정 소재를 도금하고자 하는 경우의 예를들어 본 실시예를 설명한다.1 illustrates an example of a semiconductor lead frame manufactured by a conventional manufacturing method. In order to improve wire bonding properties and die characteristics, a predetermined material such as silver (Ag) is applied to the die pad portion 11 and the inner lead 12. The present embodiment will be described with an example in the case of plating.
먼저, 상기 제작 완료된 리드 프레임(10)의 전체 표면에 걸쳐 제2도에 예시한 바와 같이 감광성 수지(13)를 도포한다. 다음에, 제3도에서와 같이 상기 반도체 리드 프레임(10)의 도금하고자 하는 부위를 필름 또는 유리판 상에 아트 워크(art work)된 감광판(14)을 이용하여 상기 리드 프레임(10)의 상부에 위치시킨 후, 상기 반도체 리드 프레임(10)의 도금하고자 하는 부위 즉, 다이 패드부(11)와 내부리드(12)를 노광시킨다. 본 실시예에 있어서의 도금부위는 상기 반도체 리드 프레임(10)의 다이패드와 내부리드부의 내측에 형성된다.First, the photosensitive resin 13 is apply | coated as illustrated in FIG. 2 over the whole surface of the said produced lead frame 10. FIG. Next, as shown in FIG. 3, the portion to be plated of the semiconductor lead frame 10 is placed on the upper part of the lead frame 10 by using a photosensitive plate 14 which is art-worked on a film or glass plate. After positioning, the portion of the semiconductor lead frame 10 to be plated, that is, the die pad portion 11 and the inner lead 12 is exposed. The plating portion in this embodiment is formed inside the die pad and the inner lead portion of the semiconductor lead frame 10.
다음에, 상술한 바와 같은 노광단계를 거친후 제4도와 같이 노광된 부위를 현상하여 상기 반도체 리드 프레임(10)의 도금 부위를 노출시키고, 그 위에 제5도와 같이 소정의 도금 소재(15)를 도금한 다음, 상기 반도체 리드 프레임(10)의 표면에 남아 있는 상기 감광성 수지(13)를 제거함으로써 제6도에 도시된 다이 패드부(11)와 내부리드(12)에 도금(15)이 완료된 반도체 리드 프레임(10')을 얻을 수 있게 된다.Next, after the exposure step as described above, the exposed portion as shown in FIG. 4 is developed to expose the plating portion of the semiconductor lead frame 10, and the predetermined plating material 15 is placed thereon as shown in FIG. After plating, the photosensitive resin 13 remaining on the surface of the semiconductor lead frame 10 is removed to complete the plating 15 on the die pad 11 and the inner lead 12 shown in FIG. The semiconductor lead frame 10 'can be obtained.
이상에서 설명한 바와 같이, 본 발명에 의해 반도체 리드 프레임의 도금 방법은 반도체 리드 프레임의 표면에 감광성 수지를 도포하고 필름 또는 유리판 상에 아트 워크(art work)된 감광판을 이용하여 노광, 현상하는 단계를 거쳐 노출시킨 도금 부위에 소정 소재를 도금하는 방법으로서, 기존의 도금 마스크 사용을 배제함에 따라 다이패드와 내부리드의 측면부 및 배면부에 도금액이 흘러 들어가 도금 불량이 발생하는 경우를 근본적으로 방지할 수 있게 된다.As described above, according to the present invention, the plating method of a semiconductor lead frame includes the steps of applying a photosensitive resin to the surface of the semiconductor lead frame and exposing and developing the photosensitive plate on the film or glass plate. As a method of plating a predetermined material on the exposed plating part, the plating solution flows into the side surface and the back side of the die pad and the inner lead by eliminating the use of the existing plating mask so as to fundamentally prevent the occurrence of plating failure. do.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960008533A KR0183646B1 (en) | 1996-03-27 | 1996-03-27 | Method of plating semiconductor leadframe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960008533A KR0183646B1 (en) | 1996-03-27 | 1996-03-27 | Method of plating semiconductor leadframe |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067727A KR970067727A (en) | 1997-10-13 |
KR0183646B1 true KR0183646B1 (en) | 1999-03-20 |
Family
ID=19454094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960008533A KR0183646B1 (en) | 1996-03-27 | 1996-03-27 | Method of plating semiconductor leadframe |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0183646B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100715969B1 (en) * | 2000-02-21 | 2007-05-08 | 삼성전자주식회사 | Semiconductor chip having metal lead and manufacturing method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100530754B1 (en) * | 1998-09-09 | 2006-02-28 | 삼성테크윈 주식회사 | Method of continuously manufacturing a lead frame |
-
1996
- 1996-03-27 KR KR1019960008533A patent/KR0183646B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100715969B1 (en) * | 2000-02-21 | 2007-05-08 | 삼성전자주식회사 | Semiconductor chip having metal lead and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR970067727A (en) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7521295B2 (en) | Leadframe and method of manufacturing the same | |
KR0183646B1 (en) | Method of plating semiconductor leadframe | |
JP2011108818A (en) | Manufacturing method of lead frame and manufacturing method of semiconductor device | |
JP5531172B2 (en) | Lead frame and manufacturing method thereof | |
JP4852802B2 (en) | Lead frame | |
KR100348164B1 (en) | Method For Forming The Lead Frame Using The Squeeze | |
JP4507473B2 (en) | Lead frame manufacturing method | |
JP2525513B2 (en) | Method for manufacturing lead frame for semiconductor device | |
JP3569642B2 (en) | Semiconductor device carrier substrate, method of manufacturing the same, and method of manufacturing a semiconductor device | |
JP4461651B2 (en) | Lead frame manufacturing method | |
JPH08316392A (en) | Lead frame and manufacture thereof | |
JPH1041423A (en) | Manufacture of semiconductor package | |
JPH11135546A (en) | Resin sealed semiconductor device and its manufacture | |
JPH09199654A (en) | Machining method of lead frame and lead frame | |
KR100234160B1 (en) | Manufacturing method of semiconductor lead frame | |
KR0144918B1 (en) | Manufacturing method of lead frame | |
KR100250144B1 (en) | Method manufacturing of lead frame | |
JP2002314020A (en) | Platemaking plating method of lead frame | |
JPH06291232A (en) | Lead frame and manufacture thereof | |
JPH07302872A (en) | Lead frame for semiconductor device, and manufacture of lead frame for semiconductor lead frame | |
JP4427933B2 (en) | Lead frame manufacturing method | |
JPH0992764A (en) | Manufacturing method for lead frame, lead frame manufactured with the method, and manufacturing for semiconductor device | |
JPH09213862A (en) | Partial plating method of lead frame | |
KR20090107671A (en) | Manufacture method of lead frame | |
JP2005123363A (en) | Lead frame for bcc and its manufacturing method, and semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20151216 Year of fee payment: 18 |
|
EXPY | Expiration of term |