KR100715168B1 - 영상 신호 처리 장치 및 영상 신호 처리 방법 - Google Patents

영상 신호 처리 장치 및 영상 신호 처리 방법 Download PDF

Info

Publication number
KR100715168B1
KR100715168B1 KR1020040111863A KR20040111863A KR100715168B1 KR 100715168 B1 KR100715168 B1 KR 100715168B1 KR 1020040111863 A KR1020040111863 A KR 1020040111863A KR 20040111863 A KR20040111863 A KR 20040111863A KR 100715168 B1 KR100715168 B1 KR 100715168B1
Authority
KR
South Korea
Prior art keywords
video signal
output
double speed
motion vector
progressive
Prior art date
Application number
KR1020040111863A
Other languages
English (en)
Other versions
KR20050065410A (ko
Inventor
이케다가즈마사
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050065410A publication Critical patent/KR20050065410A/ko
Application granted granted Critical
Publication of KR100715168B1 publication Critical patent/KR100715168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

인터레이스 방식의 영상 신호를 프로그레시브 방식으로 변환하여, 그 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속 출력하는 제1 배속 변환 수단(18)의 출력과, 프로그레시브 방식의 영상 신호와 해당 영상 신호로부터 움직임 보상을 하여 생성한 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 배속 변환 수단(23)의 출력을 입력 영상 신호의 움직임 판정 결과에 기초하여 선택한다.

Description

영상 신호 처리 장치 및 영상 신호 처리 방법{VIDEO SIGNAL PROCESSING APPARATUS AND VIDEO SIGNAL PROCESSING METHOD}
도 1의 (a)는 본 발명에서 이용하는 신호의 변환원(元)인 인터레이스 방식의 영상 신호의 일례를 모식적으로 설명하는 개략도.
도 1의 (b)는 도 1의 (a)에 나타낸 인터레이스 방식의 영상 신호를 프로그레시브 방식의 영상 신호로 변환한 상태를 모식적으로 설명하는 개략도.
도 2의 (a) 및 (b)는 본 발명의 실시예의 일례인 제1 프레임 배속 변환(frame doubler/field doubler) 방식을 도 1의 (a) 및 (b)에 나타낸 방법과 동일한 방법(라인 패턴)으로 설명하는 개략도.
도 3의 (a) 내지 (d)는 도 2의 (a) 및 (b)에 나타낸 제1 프레임 배속 변환 방식을 필드 및 프레임에 의해 설명하는 개략도.
도 4의 (a) 및 (b)는 본 발명의 실시예의 일례인 제2 프레임 배속 변환 방식을 도 1의 (a) 및 (b)에 나타낸 방법과 동일한 방법(라인 패턴)으로 설명하는 개략도.
도 5의 (a) 내지 (d)는 도 4의 (a) 및 (b)에 나타낸 제2 프레임 배속 변환 방식을 필드 및 프레임에 의해 설명하는 개략도.
도 6은 도 5의 (c)의 「프레임간 내삽(interpolation)」의 일례를 설명하는 개략도.
도 7은 제1 및 제2 프레임 배속 변환 방식을 이용한 배속 변환 회로의 일례를 설명하는 개략 블록도.
도 8은 제1 및 제2 프레임 배속 변환 방식을 이용한 배속 변환 회로의 별도의 예를 설명하는 개략 블록도.
도 9는 제1 및 제2 프레임 배속 변환 방식을 이용한 배속 변환 회로의 또 다른 예를 설명하는 개략 블록도.
도 10의 (a) 및 (b)는 현재 이용되고 있는 필드 반복 방식의 예를 설명하는 개략도.
<도면의 주요 부분에 대한 부호의 설명>
11: 입력 신호 처리부
12: IP 변환부
13: 움직임 벡터 검출부
14: 메모리
15: IP 변환 회로
16: 100 Hz 변환부
17: 메모리
18: 제1 프레임 배속 변환 회로
19: 선택부
20: 움직임 벡터 보간부
21: 움직임 벡터 검출부
22: 메모리
23: 제2 프레임 배속 변환 회로
24: 동작 판정부
25: 동기 입력 처리부
26: 동기 생성부
본 발명은 인터레이스 방식의 입력 영상 신호에 대하여, 그의 필드 주파수를 2배로 변환하는 소위 배속 변환 처리를 실시하여 출력하는 영상 신호 처리 장치 및 영상 신호 처리 방법에 관한 것이다.
주지하는 바와 같이, PAL(Phase Alternation by Line color television) 방식이나 SECAM(Sequential Couleur a Memoire) 방식 등 필드 주파수가 50 Hz인 영상 신호 포맷에 있어서는 대화면화의 결과, 플리커(이하, 대화면 플리커라 호칭한다)가 많이 발생하는 것이 알려져 있다.
이 때문에, 최근의 텔레비전 수신기에 있어서는 수신한 영상 신호의 필드 주파수를 50 Hz에서 2배의 100 Hz으로 변환함으로써 대화면 플리커의 저감을 시도한 배속 변환 시스템이 구비되어 있다.
배속 변환 시스템으로서는 필드 반복 방식과 필드 배속 방식이 있다.
필드 반복 방식은 영상 신호의 홀수 필드와 짝수 필드를 각각 2회씩 배속으로 출력하는 방식이다.
필드 배속 방식은 홀수 필드의 영상 신호와 짝수 필드의 영상 신호로부터 움직임 벡터를 검출하여, 그 검출 결과에 기초하여 필드 보간 신호를 생성함으로써 매끄러운 움직임을 얻는 방식이다.
최근, 필드 반복 방식과 필드 배속 방식을 병용하는 배속 변환 시스템이 개발되고 있다. 이러한 배속 변환 시스템은 필드 배속 방식을 기본으로 하여, 움직임의 검출 에러(오류 검출)나 움직임 벡터의 검출이 가능한 범위를 넘는 영상 신호가 입력된 경우에 필드 반복 방식을 이용하는 것이다.
또, 필드 배속 방식에 있어서 영상 신호로부터 움직임 벡터를 검출하는 기법으로서는 블록 매칭(block matching)법이나 기울기 중심 움직임 벡터 추정(gradient-based motion vector estimation)법 등이 널리 이용되고 있다. 특히, 블록 매칭법은 시스템을 LSI(Large Scale Integrated circuit)에 의해 구축할 때 용이하다는 점에서 널리 보급되고 있다.
블록 매칭법을 이용한 움직임 벡터의 검출은, 예를 들면 일본 특허 공개 평8-251547호 공보에 기재된 「필드간 움직임 보상」에 있어서, 라인 보간에서 이용되고 있다. 일본 특허 공개 평8-251547호에서는 프레임간 차분과 필드간 차분에 기초하여 매칭 오차의 평가 함수를 합성하여, 평가 함수가 최소가 되는 움직임을 블록의 움직임 벡터로서 채용하고 있다.
그런데, 필드 반복 방식으로 처리된 영상 신호의 필드의 라인수와 필드 배속 방식으로 처리된 영상 신호의 필드의 라인수는 필드마다 서로 다르다. 이 때문에, 인터레이스 구조를 유지하기 위해서는 특정한 라인에 오프셋이 부가되게 된다.
이에 따라, 입력 영상 신호에 필드 반복 방식의 처리를 실시한 영상 신호를 출력하는 경우에는, 그 입력 영상 신호로부터 얻어지는 동기 신호도 필드 반복 방식에 대응한 처리를 실시하여 출력하지 않으면 인터레이스 표시할 수 없게 된다.
이것에 대하여, 입력 영상 신호에 필드 배속 방식의 처리를 실시한 영상 신호는 그대로 인터레이스 구조가 유지되어 있기 때문에, 그 입력 영상 신호로부터 얻어지는 동기 신호를 그대로 출력하여 인터레이스 표시에 제공시킬 수 있다.
이 때문에, 필드 반복 방식과 필드 배속 방식을 함께 구비한 배속 변환 시스템에서는 입력 영상 신호에 필드 반복 방식의 처리를 실시하는 회로와, 입력 영상 신호에 필드 배속 방식의 처리를 실시하는 회로가 필요하게 될 뿐만 아니라, 입력 영상 신호로부터 얻어지는 동기 신호에 필드 반복 방식에 대응한 처리를 실시하는 회로도 필요하게 되어, 회로 구성이 복잡화하는 문제가 생기고 있다.
또한, 필드 반복 방식은 간편하게 대화면 플리커를 제거할 수 있는 기법이지만, 영화 필름(movie film)으로부터 텔레비전 영화(telecine)에 의해 영상으로 변환한 신호의 경우, 움직임 이상진동(motion judder)이 발생하는 문제점을 갖는다. 텔레비전 영화는 영화 필름을 다양한 비디오 포맷으로 변환하는 것을 나타내는데 공통으로 이용되는 종래의 필름 처리 기술이다. 텔레비전 영화는 통상 아날로그인, 특수화된 필름 스캐너 및 비디오 레코더를 포함하는, 비용이 드는 프로세스이다. 이것은 또한, PC에서의 디지털 이미징이 아날로그 변환 프로세스보다 더 좋다고 말 해도 좋을 정도까지 발전했기 때문에, 점점 구식이 되어 가고 있다.(예: http://truetex.com/telecine.htm)
움직임 이상진동은 모든 DCT(Discrete Cosine Transform) 베이스의 화상 압축 기술에 공통되는 블록 구조의 지각 품질 측정에 있어서 이용되는 저키니스(Jerkiness:순조로움)가 종래의 4필드를 이용한 TV 방식 변환 장치에서 없어지는 것을 나타내고, 별칭으로 이상진동이라고 불린다. 따라서, 움직임 이상진동은 어느 종류의 그래픽스 시스템에 보이는 것과 같은 조금씩 움직이는 것을(움직임이 부자연스러움) 나타낸다.
본 발명의 목적은 입력 영상 신호를 배속 변환하여 화면 플리커를 저감시키는 배속 변환 시스템에 있어서, 간이한 구성으로, 더구나 실용적인 레벨에서의 고화질을 얻는 것을 가능하게 한 영상 신호 처리 장치 및 영상 신호 처리 방법을 제공하는 것이다.
본 발명의 영상 신호 처리 장치는,
인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 수단과, 상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호를 짝수 라인에 의해 구성되는 필드와 홀수 라인에 의해 구성되는 필드로 나누어 교대로 배속으로 출력하는 제1 배속 변환 수단과, 상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호와 그 영상 신호로부터 움직임 보상 처리에 의해 생성한 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 배속 변 환 수단과, 상기 입력 영상 신호의 움직임을 판정하는 동작 판정 수단과, 상기 동작 판정 수단의 판정 결과에 기초하여 상기 제1 배속 변환 수단의 출력과 상기 제2 배속 변환 수단의 출력을 선택적으로 출력하는 선택 수단과, 상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력을 제공하는 동기 처리 수단을 포함하는 것이다.
본 발명의 추가의 목적 및 이점은 후술하는 상세한 설명에 개시될 것이며, 부분적으로는 상세한 설명으로부터 명백해질 것이고, 또는 본 발명의 실시에 의해서 알 수 있게 될 것이다. 본 발명의 목적 및 이점은 이하에서 특히 나타내는 수단 및 이들의 조합에 의해서 실현되고 획득될 수 있다.
명세서에 합체되고 또한 명세서의 일부를 구성하는 첨부 도면은 본 발명의 실시예를 나타내고, 또한 전술한 일반적 설명과 후술하는 실시예의 상세한 설명과 함께, 본 발명의 원리를 설명하는 역할을 한다.
이하, 도면을 참조하여 본 발명의 실시예에 관해서 설명한다.
도 1의 (a)는 이 실시예인 영상 신호 처리가 실시되는 변환원(元)인 인터레이스 방식의 영상 신호의 일례를 나타내고 있다. 또, 대부분의 경우, 「1프레임」은 도 1의 (a)에 나타낸 바와 같은 필드 주파수가 50 Hz이고 625라인의 화상을 가리키지만, 본 발명에서는 이하에 설명하는 바와 같이 필드 주파수를 2배(주기는 1/2, 배속화)하기 때문에 「1필드」와 1프레임이 동일해지는 경우도 있다.
도 1의 (a)에 나타내는 영상 신호는 1프레임 625라인으로 필드 주파수 50 Hz 인 인터레이스 방식이다. 도 1의 (b)는 도 1의 (a)에 나타낸 인터레이스 방식의 영상 신호를 프로그레시브 방식의 영상 신호로 변환한 상태를 개략적으로 설명하고 있다. 이 변환 처리에는 일반적으로, IP(Interlace-Progressive) 변환이라 호칭되는 임의의 변환 방식을 이용할 수 있다.
본 발명의 일례의 특징은 도 1의 (a)에 나타낸 바와 같은 인터레이스 방식의 영상 신호를 도 1의 (b)에 나타낸 바와 같은 프로그레시브 방식의 영상 신호로 변환할 때에, 이하에 진술하는 제1 프레임 배속 변환 방식과 제2 프레임 배속 변환 방식의 각각을 이용하여, 서로 독립적으로 배속 변환[필드 주파수를 2배(주기는 1/2)로 변환]하여, 각각의 배속 변환 방식의 출력을 선택적으로 추출하여 합성하는 것이다.
제1 프레임 배속 변환 방식은 도 1의 (b)에 나타낸 프로그레시브 방식의 영상 신호를 짝수 라인(E1 내지 En) 및 홀수 라인(O1 내지 On)으로 나누어, 각각의 필드를 교대로 배속(필드 주파수 100 Hz)으로 출력시키고 있다. 즉, 도 1의 (b)에 나타낸 프로그레시브 방식 영상 신호의 프레임 A의 짝수 라인(E1 내지 En)을 도 2의 (a)에 실선으로 나타내는 필드 1(312.5라인)로서 배속으로 출력하고, 그 후, 도 1의 (b)에 나타낸 프로그레시브 방식 영상 신호의 프레임 A의 홀수 라인(O1 내지 On)을 도 2의 (a)에 점선으로 나타내는 필드 2(312.5라인)로서 배속으로 출력한다.
다음 프로그레시브 방식 영상 신호의 프레임 B의 짝수 라인을 도 2의 (b)에 실선으로 나타내는 필드 3(312.5라인)으로서 배속으로 출력하고, 또한 동일한 프로그레시브 방식 영상 신호의 프레임 B의 홀수 라인을 도 2의 (b)에 점선으로 나타내 는 필드 4(312.5라인)로서 배속으로 출력한다.
도 3의 (a) 내지 (d)는 도 2의 (a) 및 (b)에 나타낸 제1 프레임 배속 변환 방식의 처리 동작을 통합하여 나타내고 있다. 또, 도 3의 (d)는 시간축(주파수)을 나타내고 있다.
상세하게는, 도 3의 (a)에 나타내는 필드(101) 및 필드(301)는 각각 필드 A의 영상 신호이며, 필드(201)는 필드 B의 영상 신호이다. 각 필드(101, 201, 301)는 모두, 예를 들면 필드 주파수 50 Hz에서, 교대로 얻어지는 인터레이스 방식의 영상 신호를 나타내고 있다.
도 3의 (a)에 나타낸 개개의 필드는 IP 변환에 의해 도 3의 (b)에 나타내는 프로그레시브 방식의 영상 신호로 변환된다. 따라서, 필드(101*, 201* 및 301 *)를 얻을 수 있다.
도 3의 (b)에 나타낸 프로그레시브 방식의 영상 신호는 도 3의 (c)에 나타낸 바와 같이 짝수 라인 및 홀수 라인마다 IP 변환에 의해 각각 교대로 배속으로 출력된다. 따라서, 각각 인터레이스화된 101-1, 101-2, 201-1, 201-2, …를 얻을 수 있다.
도 3의 (a) 내지 (d)에 나타낸 이 제1 프레임 배속 변환 방식은 도 10의 (a) 및 (b)에 나타내는, 현재 널리 이용되고 있는 필드 반복 방식을 대신해서 이용한다.
도 10의 (a)에 나타내는 필드 반복 방식에서는 인터레이스 방식의 필드 A의 영상 신호로부터 필드 1 및 필드 2로서 동일한 라인을 2도 배속으로 출력시키게 되지만, 필드 1과 필드 2는 라인수가 다르다. 도 10의 (b)에 나타낸 바와 같이, 필드 B의 영상 신호에 대해서도 필드 3 및 필드 4로서 동일한 라인을 2도 배속으로 출력시키게 되지만, 도 10의 (a)에 의해 설명한 바와 같이 필드 3과 필드 4는 라인수가 다르다.
이 때문에, 도 10의 (a) 및 (b)에 나타내는 필드 반복 방식에서는 인터레이스 구조를 유지하기 위해서 라인에 오프셋을 부가해야 하고, 입력 영상 신호에 필드 반복 방식이 처리를 실시한 영상 신호를 출력하는 경우에는 그 입력 영상 신호로부터 얻어지는 동기 신호도 필드 반복 방식에 대응한 처리를 실시하여 출력할 필요가 생기고 있다.
이것에 대하여, 도 2의 (a)에 나타낸 바와 같이 본 발명의 실시예인 제1 프레임 배속 변환 방식에서는 [도 1의 (b)에 나타낸] 프로그레시브 방식의 영상 신호에 대응하는 프레임 A의 짝수 라인으로 이루어지는 필드 1의 라인수는 312.5이다. 마찬가지로, 프레임 A의 홀수 라인으로 이루어지는 필드 2의 라인수는 312.5이다. 따라서, 제1 프레임 배속 변환 방식에서는 프레임 A의 홀수 라인의 수와 프레임 A의 짝수 라인의 수는 같아진다.
또한, 도 2의 (b)에 나타낸 바와 같이 제1 프레임 배속 변환 방식에 있어서, [도 1의 (b)에 나타낸] 프로그레시브 방식의 영상 신호에 대응하는 프레임 B의 짝수 라인으로 이루어지는 필드 3의 라인수는 312.5이고, 프레임 B의 홀수 라인으로 이루어지는 필드 4의 라인수의 312.5와 같다. 이 때문에, 입력 영상 신호로부터 얻 어지는 동기 신호는 그대로 출력함으로써 인터레이스 표시(인터레이스화)가 가능하다.
제2 프레임 배속 변환 방식은 도 1의 (b)에 나타낸 프로그레시브 방식의 영상 신호에 있어서, 「움직임 보상」에 의해 움직임 벡터를 보간하는 것이다.
우선, 도 1의 (b)에 나타낸 프로그레시브 방식의 영상 신호의 프레임 A의 짝수 라인(E1 내지 En)을 도 4의 (a)에 실선으로 나타내는 필드 1(312.5라인)로서 배속으로 출력한다. 다음에, 도 1의 (b)에 나타낸 프로그레시브 방식의 영상 신호의 프레임 A와 그 다음 프레임 B로부터 움직임 벡터 보간된 홀수 라인(O1 내지 On)에 대응하는 필드 영상 신호를 도 4의 (a)에 점선으로 나타내는 필드 2(312.5라인)로서 배속으로 출력한다.
이 후, 도 1의 (b)에 나타낸 프로그레시브 방식의 영상 신호의 프레임 A와 그 다음 프레임 B로부터 움직임 벡터 보간된 짝수 라인에 대응하는 필드 영상 신호를, 도 4의 (b)에 실선(E1 내지 En)으로 나타내는 필드 3(312.5라인)으로서 배속으로 출력한다. 다음에, 도 1의 (b)에 나타낸 프로그레시브 방식 영상 신호의 프레임 B와 그 다음 프레임 A로부터 움직임 벡터 보간된 홀수 라인에 대응하는 필드 영상 신호를 도 4의 (b)에 점선(O1 내지 On)으로 나타내는 필드 4(312.5라인)로서 배속으로 출력한다.
도 5의 (a) 내지 (d)는 도 4의 (a) 및 (b)에 의해 설명한 제2 프레임 배속 변환 방식의 처리 동작을 통합하여 나타내고 있다.
상세하게는, 도 5의 (a)에 나타낸 필드 A 및 필드 B는 필드 주파수 50 Hz에 서 교대로 얻어지는 인터레이스 방식의 영상 신호이며, IP 변환 처리에 의해서 도 5의 (b)에 나타내는 프로그레시브 방식의 영상 신호로 변환된다.
도 5의 (b)에 나타내는 프로그레시브 방식의 영상 신호로부터 도 5의 (c)에 나타낸 바와 같이 움직임 벡터 보간을 이용한 인터레이스 방식의 (인터레이스화된) 필드의 영상 신호가 배속으로 생성된다.
보다 상세하게는, 도 6에 나타낸 바와 같이 필드(101)(필드 A) 및 필드(201)(필드 B)의 2개의 필드를 배속 변환하는 것은,
a) 필드(101)(필드 A)를 그대로 출력하여 필드(101)(필드 A)를 생성하고(주목 화상 α는 그대로);
b) 필드(101)(필드 A)와 필드(201)(필드 B)로부터 필드(102)(필드 B*)를 생성하고(주목 화상 α는 α*로 변환된다);
c) 필드(201)(필드 B)와 필드(101)(필드 A)로부터 필드(201)(필드 A*)를 생성하고(주목 화상 α는 α**로 변환된다); 및
d) 필드(201)(필드 B)를 그대로 출력하여 필드(201)(필드 B)를 생성하는(주목 화상 α는 α***로 변환된다) 것을 특징으로 한다.
이것은 도 5의 (c)에서 프레임 B*, 프레임 A*, 및 프레임 B**로 나타내는 프레임 보간이라 불린다.
이와 같이, 제2 프레임 배속 변환 방식에서는 움직임 벡터 보간 처리를 행하는 영상 신호가 프로그레시브 방식이기 때문에 움직임 벡터 검출의 정밀도가 향상되는 동시에, 화질이 향상된 영상을 얻을 수 있다.
본 발명의 최선의 실시예의 하나는 앞에 설명한 제1 프레임 배속 변환 방식 및 제2 프레임 배속 변환 방식의 출력을 동작 판정의 결과에 기초하여 전환하여 사용하는, 일례를 나타내면, 특별히 규정된 조건 이외에 있어서(통상), 제2 프레임 배속 변환 방식을 선택하여, 움직임의 오류 검출(움직임 검출에 에러가 생긴 경우)이나 움직임 벡터의 검출 범위를 넘는 영상 신호가 입력된 경우에는 제1 프레임 배속 변환 방식을 선택한다.
제1 및 제2 프레임 배속 변환 방식에서는 도 2의 (a) 및 (b) 및 도 4의 (a) 및 (b)에 나타낸 바와 같이 어느 쪽의 방식이 선택되더라도 배속 변환된 각각의 필드의 라인수가 동일하기 때문에, 동기 시퀀스도 동일하고, 동기 시스템이 각각의 방식으로 일체화된다(동기 시스템을 공통화할 수 있다).
또한, 인터레이스 방식의 영상 신호를, 일단 IP 변환하여, 그 후 「프레임 배속」으로 함으로써 필드 반복 방식보다도 화질을 향상시킬 수 있다.
또한, 인터레이스 방식의 영상 신호로부터 움직임 벡터를 보간하는 경우와 비교하여, 프로그레시브 방식의 영상 신호로부터 움직임 벡터를 보간함으로써 화질이 향상된다.
도 7은 제1 및 제2 프레임 배속 변환 방식을 이용한 배속 변환 회로의 일례를 나타내고 있다. 즉, 인터레이스 방식의 입력 영상 신호는 입력 신호 처리부(11) 를 통한 후, IP 변환부(12)와 움직임 벡터 검출부(13)와 메모리(14)로 이루어지는 IP 변환 회로(15)에 공급되어 프로그레시브 방식으로 변환된다. 프로그레시브 방식으로 변환된 영상 신호는 제1 프레임 배속 변환 방식을 실현하기 위한 100 Hz 변환부(16)와 메모리(17)로 이루어지는 제1 프레임 배속 변환 회로(18)에 공급되어, 도 2의 (a) 및 (b)에 나타낸 바와 같이 배속 변환된 후, 선택부(19)에 출력된다.
또한, 상기 IP 변환 회로(15)에서 프로그레시브 방식으로 변환된 영상 신호는 상기 제2 프레임 배속 변환 방식을 실현하기 위한, 움직임 벡터 보간부(20)와 움직임 벡터 검출부(21)와 메모리(22)로 이루어지는 제2 프레임 배속 변환 회로(23)에 공급되어 도 4의 (a) 및 (b)에 나타낸 바와 같이 배속 변환된 후, 선택부(19)에 출력된다.
또, 상기 움직임 벡터 검출부(21)의 검출 결과는 동작 판정부(24)에 공급되어, 움직임의 오류 검출이나 움직임 벡터 검출 범위를 넘는 영상 신호가 입력된 것이 검출된다. 그리고, 이 동작 판정부(24)는 선택부(19)에 대하여, 통상, 움직임 벡터 보간부(20)로부터 출력되는 영상 신호를 출력시키도록 제어하여, 예컨대 움직임의 오류 검출이나 움직임 벡터 검출 범위를 넘는 영상 신호가 입력된 경우에, 100 Hz 변환부(16)로부터 출력되는 영상 신호를 출력시키도록 제어하는 것이다.
또한, 상기 입력 영상 신호의 동기 신호는 동기 입력 처리부(25)를 통해 동기 생성부(26)에 공급된다. 이 동기 생성부(26)는 입력된 동기 신호에 기초하여 프레임 배속 변환에 대응한 동기 신호를 생성하고 있다. 이 동기 생성부(26)에서 생성된 동기 신호는 상기 움직임 벡터 보간부(20)와 100 Hz 변환부(16) 중 어느 하나 에서 출력되는 영상 신호의 표시에도 사용할 수 있다.
도 8은 도 7에 나타낸 배속 변환 회로의 다른 예를 나타내고 있다. 도 8에 있어서, 도 7과 동일 부분에 동일 부호를 붙여 설명하면, 제2 프레임 배속 변환 회로(23)로부터 움직임 벡터 검출부(21)를 삭제하여, IP 변환 회로(15)를 구성하는 움직임 벡터 검출부(13)로부터 출력되는 검출 신호를 움직임 벡터 보간부(20) 및 동작 판정부(24)에 공급하도록 한 것이다.
도 9는 도 7에 나타낸 배속 변환 회로의 또 다른 예를 나타내고 있다. 도 9에 있어서, 도 7과 동일 부분에 동일 부호를 붙여 설명하면, IP 변환 회로(15)로부터 움직임 벡터 검출부(13)를 삭제한 것이다.
이와 같이, 필요에 따라서 도 8 혹은 도 9에 나타낸 바와 같은 구성으로 하는 것에 의해 회로 규모를 저감하는 것이 가능해진다.
당업자에게는 추가의 이점 및 변형이 쉽게 생길 것이다. 따라서, 본 발명은 본 명세서에서 나타내고 설명한 구체적인 세부 및 대표적인 실시예에 한정되지 않는다. 따라서, 특허청구범위 및 그의 등가물로 정의되는 바와 같이, 광의의 발명 개념의 정신 및 범위를 벗어나지 않고서도 다양한 변형이 만들어질 수 있다.
본 발명은 입력 영상 신호를 배속 변환하여 화면 플리커를 저감시키는 배속 변환 시스템에 있어서, 간이한 구성으로, 더구나 실용적인 레벨에서의 고화질을 얻는 것을 가능하게 한 영상 신호 처리 장치 및 영상 신호 처리 방법을 제공한다.

Claims (11)

  1. 영상 신호 처리 장치로서,
    인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호를 짝수 라인에 의해 구성되는 필드와 홀수 라인에 의해 구성되는 필드로 나누어 교대로 배속으로 출력하는 제1 배속 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호와, 이 영상 신호로부터 움직임 보상 처리에 의해 생성한 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 배속 변환 수단과,
    상기 입력 영상 신호의 움직임을 판정하는 동작 판정 수단과,
    상기 동작 판정 수단의 판정 결과에 기초하여 상기 제1 배속 변환 수단의 출력과 상기 제2 배속 변환 수단의 출력을 선택적으로 출력하는 선택 수단과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 수단
    을 포함하는 것인 영상 신호 처리 장치.
  2. 영상 신호 처리 장치로서,
    인터레이스 방식의 입력 영상 신호로부터 움직임 벡터를 검출하는 제1 검출 수단과,
    상기 제1 검출 수단에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속으로 출력하는 제1 배속 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호로부터 움직임 벡터를 검출하는 제2 검출 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호와, 이 영상 신호로부터 상기 제2 검출 수단에서 검출된 움직임 벡터 검출 결과에 기초하여 움직임 보상 처리에 의해 생성한 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 배속 변환 수단과,
    상기 제2 검출 수단에서 검출된 움직임 벡터를 참조하여, 상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호의 움직임을 판정하는 동작 판정 수단과,
    상기 동작 판정 수단의 판정 결과에 기초하여 상기 제1 배속 변환 수단의 출력과 상기 제2 배속 변환 수단의 출력을 선택적으로 출력하는 선택 수단과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 수단
    을 포함하는 것인 영상 신호 처리 장치.
  3. 영상 신호 처리 장치로서,
    인터레이스 방식의 입력 영상 신호로부터 움직임 벡터를 검출하는 검출 수단과,
    상기 검출 수단에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속으로 출력하는 제1 배속 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호와, 이 영상 신호로부터 상기 검출 수단에서 검출된 움직임 벡터 검출 결과에 기초하여 움직임 보상을 하여 생성한 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 배속 변환 수단과,
    상기 검출 수단에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호의 움직임을 판정하는 동작 판정 수단과,
    상기 동작 판정 수단의 판정 결과에 기초하여 상기 제1 배속 변환 수단의 출력과 상기 제2 배속 변환 수단의 출력을 선택적으로 출력하는 선택 수단과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 수단
    을 포함하는 것인 영상 신호 처리 장치.
  4. 영상 신호 처리 장치로서,
    인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속으로 출력하는 제1 배속 변환 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호로부터 움직임 벡터를 검출하는 검출 수단과,
    상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호와, 이 영상 신호로부터 상기 검출 수단에서 검출된 움직임 벡터 검출 결과에 기초하여 움직임 보상을 하여 생성한 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 배속 변환 수단과,
    상기 검출 수단에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 변환 수단으로부터 출력되는 프로그레시브 방식의 영상 신호의 움직임을 판정하는 동작 판정 수단과,
    상기 동작 판정 수단의 판정 결과에 기초하여 상기 제1 배속 변환 수단의 출 력과 상기 제2 배속 변환 수단의 출력을 선택적으로 출력하는 선택 수단과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 수단
    을 포함하는 것인 영상 신호 처리 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 선택 수단은 상기 동작 판정 수단에 의해서 움직임 벡터 검출 범위를 넘는 영상 신호인 것이 판정된 경우에, 상기 제2 배속 변환 수단으로부터의 출력을 상기 제1 배속 변환 수단의 출력으로 전환하는 것인 영상 신호 처리 장치.
  6. 영상 신호 처리 방법으로서,
    인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속으로 출력하는 제1 출력 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호와, 이 영상 신호로부터 움직임 보상 처리에 의해 생성한 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 출력 공정과,
    상기 입력 영상 신호의 움직임을 판정하는 판정 공정과,
    상기 판정 공정에서의 판정 결과에 기초하여 상기 제1 출력 공정의 출력과 상기 제2 출력 공정의 출력을 선택적으로 출력하는 선택 공정과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 공정
    을 포함하는 것인 영상 신호 처리 방법.
  7. 영상 신호 처리 방법으로서,
    인터레이스 방식의 입력 영상 신호로부터 움직임 벡터를 검출하는 제1 검출 공정과,
    상기 제1 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속 출력하는 제1 출력 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호로부터 움직임 벡터를 검출하는 제2 검출 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호와, 이 영상 신호로부터 상기 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 움직임 보상 처리에 의해 생성된 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 출력 공정과,
    상기 제2 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호의 움직임을 판정하는 판정 공정과,
    상기 판정 공정에서의 판정 결과에 기초하여 상기 제1 출력 공정의 출력과 상기 제2 출력 공정의 출력을 선택적으로 출력하는 선택 공정과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 공정
    을 포함하는 것인 영상 신호 처리 방법.
  8. 영상 신호 처리 방법으로서,
    인터레이스 방식의 입력 영상 신호로부터 움직임 벡터를 검출하는 검출 공정과,
    상기 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속으로 출력하는 제1 출력 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호와, 이 영상 신호 로부터 상기 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 움직임 보상 처리에 의해 생성된 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 출력 공정과,
    상기 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호의 움직임을 판정하는 판정 공정과,
    상기 판정 공정에서의 판정 결과에 기초하여 상기 제1 출력 공정의 출력과 상기 제2 출력 공정의 출력을 선택적으로 출력하는 선택 공정과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 공정
    을 포함하는 것인 영상 신호 처리 방법.
  9. 영상 신호 처리 방법으로서,
    인터레이스 방식의 입력 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 변환 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호를 짝수 라인으로 이루어지는 필드와 홀수 라인으로 이루어지는 필드로 나누어 교대로 배속 출력하는 제1 출력 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호로부터 움직임 벡터를 검출하는 검출 공정과,
    상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호와, 이 영상 신호 로부터 상기 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 움직임 보상 처리에 의해 생성된 움직임 벡터 보간 신호를 인터레이스 방식으로 배속 출력하는 제2 출력 공정과,
    상기 검출 공정에서 검출된 움직임 벡터 검출 결과에 기초하여 상기 변환 공정에서 출력된 프로그레시브 방식의 영상 신호의 움직임을 판정하는 판정 공정과,
    상기 판정 공정에서의 판정 결과에 기초하여 상기 제1 출력 공정의 출력과 상기 제2 출력 공정의 출력을 선택적으로 출력하는 선택 공정과,
    상기 입력 영상 신호에 대응하는 동기 신호에 배속 처리를 실시하여 출력하는 동기 처리 공정
    을 포함하는 것인 영상 신호 처리 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 선택 공정은 상기 판정 공정에 의해서 움직임 벡터 검출 범위를 넘는 영상 신호인 것이 판정된 경우에, 상기 제2 출력 공정의 출력을 상기 제1 출력 공정의 출력으로 전환하는 것인 영상 신호 처리 방법.
  11. 인터레이스 방식의 영상 신호를 프로그레시브 방식의 영상 신호로 변환하는 방법으로서,
    인터레이스 방식의 영상 신호를 동일한 프레임 주파수로 프로그레시브 방식의 영상 신호로 변환한 프로그레시브화 영상 신호의 최초의 프레임의 영상 신호의 프레임 주파수를 2배로 하여, 홀수 라인과 짝수 라인과 분리한 후, 교대로 출력하는 제1 프레임 배속 변환 공정과,
    인터레이스 방식의 영상 신호를 동일한 프레임 주파수로 프로그레시브 방식의 영상 신호로 변환한 프로그레시브화 영상 신호 중 상기 최초의 프레임의 영상 신호에 이은 프레임의 영상 신호의 프레임 주파수를 2배로 하여, 홀수 라인과 짝수 라인으로 분리한 후, 교대로 출력하는 제2 프레임 배속 변환 공정과,
    인터레이스 방식의 영상 신호를 동일한 프레임 주파수로 프로그레시브 방식의 영상 신호로 변환한 프로그레시브화 영상 신호의 최초의 프레임의 영상 신호(제1 프로그레시브화 영상 신호)에 기초하여 제1 짝수 라인의 신호를 생성하는 제1 움직임 보상 프레임 배속 변환 공정과,
    인터레이스 방식의 영상 신호를 동일한 프레임 주파수로 프로그레시브 방식의 영상 신호로 변환한 프로그레시브화 영상 신호의 최초의 프레임의 영상 신호(제1 프로그레시브화 영상 신호)와 상기 최초의 프레임의 영상 신호에 이은 프레임의 프로그레시브화 영상 신호(제2 프로그레시브화 영상 신호)에 의하여 움직임 벡터를 보간하여 제1 홀수 라인의 신호를 생성하는 제2 움직임 보상 프레임 배속 변환 공정과,
    인터레이스 방식의 영상 신호를 동일한 프레임 주파수로 프로그레시브 방식의 영상 신호로 변환한 프로그레시브화 영상 신호의 최초의 프레임의 영상 신호(제1 프로그레시브화 영상 신호)와 상기 최초의 프레임의 영상 신호에 이은 프레임의 프로그레시브화 영상 신호(제2 프로그레시브화 영상 신호)에 의하여 움직임 벡터를 보간하여 제2 짝수 라인의 신호를 생성하는 제3 움직임 보상 프레임 배속 변환 공정과,
    인터레이스 방식의 영상 신호를 동일한 프레임 주파수로 프로그레시브 방식의 영상 신호로 변환한 프로그레시브화 영상 신호의 최초의 프레임의 영상 신호에 이은 프레임의 프로그레시브화 영상 신호(제2 프로그레시브화 영상 신호)와 더 이은 프레임의 프로그레시브화 영상 신호(제3 프로그레시브화 영상 신호)에 의해 움직임 벡터를 보간하여 제2 홀수 라인의 신호를 생성하는 제4 움직임 보상 프레임 배속 변환 공정
    을 포함하는 것인 영상 신호 변환 방법.
KR1020040111863A 2003-12-25 2004-12-24 영상 신호 처리 장치 및 영상 신호 처리 방법 KR100715168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003429878A JP4230903B2 (ja) 2003-12-25 2003-12-25 映像信号処理装置及び映像信号処理方法
JPJP-P-2003-00429878 2003-12-25

Publications (2)

Publication Number Publication Date
KR20050065410A KR20050065410A (ko) 2005-06-29
KR100715168B1 true KR100715168B1 (ko) 2007-05-08

Family

ID=34788413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111863A KR100715168B1 (ko) 2003-12-25 2004-12-24 영상 신호 처리 장치 및 영상 신호 처리 방법

Country Status (4)

Country Link
JP (1) JP4230903B2 (ko)
KR (1) KR100715168B1 (ko)
CN (1) CN100367765C (ko)
TW (1) TWI256246B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471017B2 (ja) * 2008-04-10 2010-06-02 ソニー株式会社 信号処理装置、及び、信号処理装置の制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980038781A (ko) * 1996-11-26 1998-08-17 배순훈 적응적인 고선명 텔레비젼용 영상신호 처리시스템
KR100292474B1 (ko) * 1993-08-07 2001-06-01 구자홍 비월주사/순차주사 변환 방법 및 장치
KR20040019282A (ko) * 2001-11-02 2004-03-05 마쯔시다덴기산교 가부시키가이샤 주사 변환 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744118B2 (ja) * 1997-04-30 2006-02-08 ソニー株式会社 映像音声信号記録再生装置および方法
JP2002218281A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd テレビジョン受信機
JP2003125359A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd インタレース／プログレッシブ変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292474B1 (ko) * 1993-08-07 2001-06-01 구자홍 비월주사/순차주사 변환 방법 및 장치
KR19980038781A (ko) * 1996-11-26 1998-08-17 배순훈 적응적인 고선명 텔레비젼용 영상신호 처리시스템
KR20040019282A (ko) * 2001-11-02 2004-03-05 마쯔시다덴기산교 가부시키가이샤 주사 변환 장치

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
1000538220000
1000663060000
1002924740000
1019980038781
1020040019282

Also Published As

Publication number Publication date
TW200527904A (en) 2005-08-16
KR20050065410A (ko) 2005-06-29
JP4230903B2 (ja) 2009-02-25
CN1671181A (zh) 2005-09-21
TWI256246B (en) 2006-06-01
CN100367765C (zh) 2008-02-06
JP2005191857A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
US5631706A (en) Converter and method for converting video signals of interlace format to video signals of progressive format
EP2151996B1 (en) Image signal processing unit and method of processing image signal
US20050001929A1 (en) Video signal converting apparatus and method
US7705914B2 (en) Pull-down signal detection apparatus, pull-down signal detection method and progressive-scan conversion apparatus
KR20060047630A (ko) 움직임 보상된 출력 이미지 데이터를 생성하는 방법 및움직임 보상기
JP3855761B2 (ja) 画像信号処理装置及び方法
JP4772562B2 (ja) プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法
JP2000253365A (ja) 解像度変換方法および解像度変換装置
EP1460847B1 (en) Image signal processing apparatus and processing method
WO2003055211A1 (fr) Processeur de signaux d&#39;image et procede de traitement
JP2002057993A (ja) インタレース・プログレッシブ変換装置、インタレース・プログレッシブ変換方法及び記録媒体
JP4936857B2 (ja) プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置
KR20040105594A (ko) 움직임정보처리 방법 및 장치
US7593059B2 (en) Image conversion device and method
KR100715168B1 (ko) 영상 신호 처리 장치 및 영상 신호 처리 방법
JP4074306B2 (ja) ２−２プルダウン信号検出装置及び２−２プルダウン信号検出方法
JP2004023673A (ja) 動きベクトル検出装置及び方法、動き補正装置及び方法
JP2005026885A (ja) テレビジョン受信装置及びその制御方法
GB2277004A (en) Motion compensated video signal processing; motion/no motion flag
KR20020068065A (ko) 비디오 스캔 속도 컨버전을 위한 움직임 보상 업컨버전
JPH0795441A (ja) テレビジョン信号処理方式
JP4346327B2 (ja) 順次走査変換装置及び順次走査変換方法
JP2007104652A (ja) 画像信号処理装置、画像信号処理方法、およびプログラム
JPH08186800A (ja) 動きベクトル検出方法
JP2001024987A (ja) 順次走査変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee