KR100710193B1 - Method for forming semi-conductor device - Google Patents

Method for forming semi-conductor device Download PDF

Info

Publication number
KR100710193B1
KR100710193B1 KR1020050132331A KR20050132331A KR100710193B1 KR 100710193 B1 KR100710193 B1 KR 100710193B1 KR 1020050132331 A KR1020050132331 A KR 1020050132331A KR 20050132331 A KR20050132331 A KR 20050132331A KR 100710193 B1 KR100710193 B1 KR 100710193B1
Authority
KR
South Korea
Prior art keywords
photoresist
etching
barc
forming
film
Prior art date
Application number
KR1020050132331A
Other languages
Korean (ko)
Inventor
김주현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132331A priority Critical patent/KR100710193B1/en
Application granted granted Critical
Publication of KR100710193B1 publication Critical patent/KR100710193B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

본 발명은 BARC막과 포토레지스트의 이중 코팅(double coating)을 통해서 절연막 식각공정을 수행함으로써 리플로우 방법을 적용하지 않고 작은 CD(critical dimension)의 비아홀을 구현하고자 하는 반도체 소자의 형성방법에 관한 것으로서, 반도체 기판의 상부에 배선층 등 회로 패턴을 형성하는 단계와, 상기 회로패턴을 포함한 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 제 1 BARC막, 제 1 포토레지스트, 제 2 BARC막 및 제 2 포토레지스트를 순차적으로 형성하는 단계와, 상기 제 2 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 제 2 포토레지스트 사이로 노출된 제 2 BARC막을 식각하는 단계와, 상기 패터닝된 제 2 BARC막 사이로 노출된 제 1 포토레지스트를 식각하는 단계와, 상기 패터닝된 제 1 포토레지스트 사이로 노출된 제 1 BARC막을 식각하는 단계와, 상기 패터닝된 제 1 BARC막 사이로 노출된 층간절연막을 식각하여 비아홀을 형성하는 단계와, 상기 제 2 포토레지스트, 제 2 BARC막, 제 1 포토레지스트 및 제 1 BARC막을 순차적으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device for implementing a small CD via hole without applying a reflow method by performing an insulating film etching process through a double coating of a BARC film and a photoresist. Forming a circuit pattern such as a wiring layer on the semiconductor substrate; forming an interlayer insulating film on the entire surface including the circuit pattern; and forming a first BARC film, a first photoresist, and a second BARC film on the interlayer insulating film. And sequentially forming a second photoresist, patterning the second photoresist, etching a second BARC film exposed between the patterned second photoresist, and patterning the second BARC film. Etching the first photoresist exposed therebetween, and etching the first BARC film exposed between the patterned first photoresist. Forming a via hole by etching the interlayer insulating film exposed between the patterned first BARC film, and sequentially removing the second photoresist, the second BARC film, the first photoresist, and the first BARC film. Characterized in that comprises a.

이중코팅, 리플로우, 비아홀 사이즈 Double coating, reflow, via hole size

Description

반도체 소자의 형성방법{Method for Forming Semi-conductor Device}Method for Forming Semiconductor Device {Method for Forming Semi-conductor Device}

도 1a 내지 도 1c는 종래 기술에 의한 비아홀의 형성방법을 나타낸 공정단면도.1A to 1C are cross-sectional views illustrating a method of forming a via hole according to the related art.

도 2a 내지 도 2f는 본 발명에 의한 비아홀의 형성방법을 나타낸 공정단면도.2A to 2F are cross-sectional views illustrating a method of forming a via hole according to the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

112 : 층간절연막 117 : 제 1 BARC막 112: interlayer insulating film 117: first BARC film

118 : 제 2 BARC막 127 : 제 1 포토레지스트 118: second BARC film 127: first photoresist

128 : 제 2 포토레지스트 120, 130 : 폴리머 128: second photoresist 120, 130: polymer

119 : 비아홀 119: Via Hole

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 리플로우 방법을 적용하지 않고 작은 CD(critical dimension)의 비아홀을 구현하고자 하는 반도체 소자의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a semiconductor device for realizing a small CD via hole without applying a reflow method.

반도체 소자가 소형화 및 경량화되는 추세에 따라 그 디자인 룰(design rule)이 감소하면서 배선에 의한 RC 지연이 동작 속도를 결정하는 중요한 요인으로 등장하고 있다. 이에 따라 다층 배선 구조가 실용화되고 있으며, 특히 고속 동작을 요구하는 로직 장치에서는 다층 배선 구조가 필수적이다. As the size of semiconductor devices becomes smaller and lighter, the design rule decreases, and the RC delay due to wiring has emerged as an important factor for determining the operation speed. Accordingly, a multilayer wiring structure has been put to practical use, and a multilayer wiring structure is essential in a logic device that requires high-speed operation.

이러한 다층 배선 구조를 형성하는 가장 일반적인 방법은 각각의 금속 배선을 스퍼터링 방식에 의해 증착하고, 배선들 간의 전기적 통로를 형성하는 비아홀을 플러그 공정에 의해 형성하는 것이다.The most common method of forming such a multilayer wiring structure is to deposit each metal wiring by a sputtering method, and to form a via hole for forming an electrical passage between the wirings by a plug process.

그러나, 반도체 장치의 디자인 룰이 점자 감소함에 따라 배선 및 비아홀의 사이즈가 점자 작아지게 된다. However, as the design rule of the semiconductor device decreases, the size of the wiring and the via hole becomes smaller.

이하, 첨부된 도면을 참조하여 종래 기술에 의한 반도체 소자의 형성방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a semiconductor device according to the prior art will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1c는 종래 기술에 의한 비아홀의 형성방법을 나타낸 공정단면도이다.1A to 1C are cross-sectional views illustrating a method of forming a via hole according to the prior art.

먼저, 셀 영역과 페리 영역으로 구분되어지는 반도체 기판 상에 게이트 전극 및 게이트 전극 양측 기판에 불순물 이온 주입에 의해 소스/드레인 영역이 구비된 트랜지스터를 형성한다.First, a transistor having a source / drain region is formed on a semiconductor substrate divided into a cell region and a ferry region by implanting impurity ions into a gate electrode and a substrate on both sides of the gate electrode.

다음, 도 1a에 도시된 바와 같이, 기판 전면에 층간절연막(intermetal dielectric film; IMD)(12)을 성성하고, 그 위에 포토레지스트(27)를 차례로 적층한다.Next, as shown in FIG. 1A, an intermetal dielectric film (IMD) 12 is formed over the entire substrate, and photoresist 27 is sequentially stacked thereon.

이후, 도 1b에 도시된 바와 같이, 포토식각공정으로 상기 포토레지스트(27)를 선택적으로 제거하여 비아홀 영역을 정의한다. Thereafter, as shown in FIG. 1B, the photoresist 27 is selectively removed by a photoetch process to define a via hole region.

마지막으로, 도 1c에 도시된 바와 같이, 상기 패터닝된 포토 레지스트(27) 사이로 노출된 층간절연막(12)을 RIE(Reactive Ion Etching) 장치를 사용하여 선택적으로 건식식각함으로써 비아홀(19)을 형성한다. Finally, as shown in FIG. 1C, the via hole 19 is formed by selectively dry etching the interlayer insulating film 12 exposed between the patterned photoresist 27 using a reactive ion etching (RIE) device. .

비아홀(19)을 형성한 이후, 비아홀(19)의 측벽에 존재하는 폴리머 등의 이물질을 제거하기 위하여 질산 처리, 에싱 및 습식 세정을 연속적으로 실시한다.After the via holes 19 are formed, nitric acid treatment, ashing, and wet cleaning are continuously performed to remove foreign substances such as polymers on the sidewalls of the via holes 19.

그러나, 종래 기술에 의한 반도체 소자의 형성방법은 다음과 같은 문제점이 있다. However, the method of forming a semiconductor device according to the prior art has the following problems.

즉, 비아홀 패턴의 경우 배선 패턴(line pattern)과는 달리 작은 사이즈를 구현하는 것이 힘들어, 같은 기술의 포토식각공정으로도 배선은 90nm로 형성할 수 있지만, 비아홀의 경우에는 130nm로 밖에 형성할 수 없다. In other words, in the case of the via-hole pattern, unlike the wiring pattern, it is difficult to realize a small size. Even though the photolithography process of the same technology can form the wiring at 90 nm, the via-hole pattern can only be formed at 130 nm. none.

이런 현상이 발생하는 이유는, 비아홀 형성용 PR(photo resist) 마스크의 경우 사방에서 들어오는 빛에 의해서 노광되기 때문에, 일축 방향에서만 들어오는 빛에 의해서 노광되는 배선 형성용 PR 마스크에 비해 해상력이 떨어지기 때문이다. 또한, 노광 조건을 사용하는 것에도 제약이 많이 따르게 된다.This phenomenon occurs because the photoresist mask for via hole formation is exposed by light from all directions, so the resolution is lower than that for the wiring mask PR exposed by light only in one direction. to be. In addition, a lot of restrictions also apply to using exposure conditions.

이와같은 현상을 보완하기 위해서, 최근에 작은 사이즈의 비아홀을 구현하기 위해서 리플로우(reflow) 방법을 많이 적용하는데, 리플로우 방법을 적용하게 되면, 비아홀 형태가 좋지 못하고 CD 균일성(uniformity)이 나빠지는 단점이 있다. In order to compensate for this phenomenon, in recent years, a large number of reflow methods have been used to implement small via holes. However, when the reflow method is applied, the shape of the via holes is poor and the CD uniformity is deteriorated. Has its drawbacks.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, BARC막과 포토레지스트의 이중 코팅(double coating)을 통해서 절연막 식각공정을 수행함으로써 리플로우 방법을 적용하지 않고 작은 CD(critical dimension)의 비아홀을 구현하고자 하는 반도체 소자의 형성방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and by performing the insulating film etching process through the double coating of the BARC film and the photoresist, a small CD (critical dimension) without applying the reflow method An object of the present invention is to provide a method for forming a semiconductor device to implement a via hole.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 형성방법은 반도체 기판의 상부에 배선층 등 회로 패턴을 형성하는 단계와, 상기 회로패턴을 포함한 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 제 1 BARC막, 제 1 포토레지스트, 제 2 BARC막 및 제 2 포토레지스트를 순차적으로 형성하는 단계와, 상기 제 2 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 제 2 포토레지스트 사이로 노출된 제 2 BARC막을 식각하는 단계와, 상기 패터닝된 제 2 BARC막 사이로 노출된 제 1 포토레지스트를 식각하는 단계와, 상기 패터닝된 제 1 포토레지스트 사이로 노출된 제 1 BARC막을 식각하는 단계와, 상기 패터닝된 제 1 BARC막 사이로 노출된 층간절연막을 식각하여 비아홀을 형성하는 단계와, 상기 제 2 포토레지스트, 제 2 BARC막, 제 1 포토레지스트 및 제 1 BARC막을 순차적으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다. The method of forming a semiconductor device of the present invention for achieving the above object comprises the steps of forming a circuit pattern such as a wiring layer on top of the semiconductor substrate, forming an interlayer insulating film on the entire surface including the circuit pattern, and the interlayer insulating film Sequentially forming a first BARC film, a first photoresist, a second BARC film, and a second photoresist on the substrate; patterning the second photoresist; and exposing between the patterned second photoresists. Etching a second BARC film, etching a first photoresist exposed between the patterned second BARC films, etching a first BARC film exposed between the patterned first photoresists, and patterning the patterned first photoresist; Forming a via hole by etching the interlayer insulating layer exposed between the first and second BARC layers, wherein the second photoresist, the second BARC layer, and the first photoresist are formed. And sequentially removing the first BARC film.

즉, 층간절연막 상에 BARC막과 포토레지스트를 이중으로 코팅한 후, 상기 BARC막 식각시 발생하는 폴리머가 비아홀 영역 내측벽에 증착되어 비아홀 영역의 CD가 점점 좁아지게 함으로써, 최종적으로 상기 층간절연막을 식각하여 형성하는 비아홀의 CD를 줄이고자 하는 것을 특징으로 한다. That is, after coating the BARC film and the photoresist on the interlayer insulating film twice, the polymer generated during etching the BARC film is deposited on the inner wall of the via hole region so that the CD of the via hole region becomes narrower. Characterized by reducing the CD of the via hole formed by etching.

이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 형성방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2f는 본 발명에 의한 비아홀의 형성방법을 나타낸 공정단면도이다.2A to 2F are cross-sectional views illustrating a method of forming a via hole according to the present invention.

먼저, 반도체 기판(도시하지 않음)의 상부에 소정의 회로 패턴들, 예를 들면 트랜지스터와 커패시터와 같은 다수의 소자들을 통상의 기술로써 형성한 후, 도 2a에 도시된 바와 같이, 그 위에 산화계열의 물질의 절연물질을 화학 기상 증착(chemical vapor deposition; CVD) 방법에 의해 소정의 두께로 증착하여 층간절연막(112)을 형성한다. First, a plurality of elements, such as transistors and capacitors, are formed on a semiconductor substrate (not shown), for example, by a conventional technique, and thereafter, as shown in FIG. The insulating material of the material is deposited to a predetermined thickness by a chemical vapor deposition (CVD) method to form an interlayer insulating film 112.

그리고, 상기 층간절연막(112) 상부에 제 1 BARC(Bottom Anti-reflective Coatings)막(117)을 형성하고, 그 위에 제 1 포토레지스트(127)를 소정 두께로 도포한다. A first BARC (Bottom Anti-reflective Coatings) film 117 is formed on the interlayer insulating film 112, and the first photoresist 127 is coated thereon with a predetermined thickness.

다음, 상기 제 1 포토레지스트(127) 상에 제 2 BARC막(118)과 제 2 포토레지스트(128)를 순차적으로 형성한다. Next, a second BARC film 118 and a second photoresist 128 are sequentially formed on the first photoresist 127.

계속해서, 도 2b에 도시된 바와 같이, 비아홀 영역을 정의하기 위해 포토리소그래피를 적용하여 제 2 포토레지스트(128)를 패터닝한다. 패터닝된 포토레지스트가 PR마스크가 된다. Subsequently, as shown in FIG. 2B, photolithography is applied to pattern the second photoresist 128 to define the via hole region. The patterned photoresist becomes a PR mask.

다음, 도 2c에 도시된 바와 같이, 패터닝된 제 2 포토레지스트(128) 사이로 노출된 제 2 BARC막(118)을 예컨대, 반응성 이온 식각(reactive ion etching; RIE) 방법으로 건식 식각하여 비아홀 영역을 구현해나간다. Next, as shown in FIG. 2C, the second BARC film 118 exposed between the patterned second photoresist 128 is dry-etched by, for example, reactive ion etching (RIE) to remove the via hole region. Implement

이때, 반응성 이온식각시 제 2 포토레지스트 패턴의 내측벽에 폴리머(120)가 증착되는데, 상기 폴리머에 의해 제 2 BARC막(118)이 제 2 포토레지스트 패턴보다 좁은 CD를 가지게 된다. 상기 폴리머는 반응성 이온식각시 플라즈마에 의해 제 2 포토레지스트가 동시식각되어 발생되거나, 상기 제 2 BARC막이 식각되어 발생되거나 또는 탄소계열의 식각가스를 사용했을때 발생되는 것이다. At this time, the polymer 120 is deposited on the inner wall of the second photoresist pattern during reactive ion etching, and the second BARC layer 118 has a narrower CD than the second photoresist pattern by the polymer. The polymer may be generated when the second photoresist is simultaneously etched by the plasma during the reactive ion etching, the second BARC film is etched, or the carbon-based etching gas is used.

이어서, 도 2d에 도시된 바와 같이, 패터닝된 제 2 포토레지스트(128) 및 제 2 BARC막(118) 사이로 노출된 제 1 포토레지스트(127)를 식각한다. Next, as shown in FIG. 2D, the first photoresist 127 exposed between the patterned second photoresist 128 and the second BARC film 118 is etched.

계속해서, 도 2e에 도시된 바와 같이, 패터닝된 제 1 포토레지스트 사이로 노출된 제 1 BARC막(117)을 예컨대, 반응성 이온식각 방법으로 건식식각한다. Subsequently, as shown in FIG. 2E, the first BARC film 117 exposed between the patterned first photoresists is dry etched, for example, by a reactive ion etching method.

이때, 반응성 이온식각시 제 1 포토레지스트 패턴의 내측벽에 폴리머(130)가 증착되는데, 상기 폴리머에 의해 제 1 BARC막(117)이 제 1 포토레지스트 패턴보다 좁은 CD를 가지게 된다. 상기 폴리머(130)는 반응성 이온식각시 플라즈마에 의해 제 1 포토레지스트가 동시식각되어 발생되거나, 상기 제 1 BARC막이 식각되어 발생되거나 또는 탄소계열의 식각가스를 사용했을 때 발생되는 것이다. In this case, the polymer 130 is deposited on the inner sidewall of the first photoresist pattern during the reactive ion etching, and the first BARC layer 117 has a smaller CD than the first photoresist pattern by the polymer. The polymer 130 may be generated when the first photoresist is co-etched by the plasma during the reactive ion etching, the first BARC film is etched, or the carbon-based etching gas is used.

이와같이, BARC막과 포토레지스트를 이중 코팅하여 2회의 포토식각공정 및 반응성 이온식각 공정으로 비아홀 영역을 구현함으로써 최종적으로 비아홀 영역의 사이즈가 작아지게 된다. As such, the via hole region is realized by double coating of the BARC film and the photoresist and performing two photo etching processes and a reactive ion etching process, thereby finally reducing the size of the via hole region.

이후, 도 2f에 도시된 바와 같이, 제 1 ,제 2 포토레지스트 패턴(127,128) 및 제 1 ,제 2 BARC막(117,118)을 마스크로 하여 상기 층간절연막(112)을 선택적으로 패터닝하여 하부의 금속 배선층 또는 소정이 회로 패턴들을 노출시키는 비아홀(119)을 형성한다. Thereafter, as shown in FIG. 2F, the interlayer insulating layer 112 is selectively patterned using the first and second photoresist patterns 127 and 128 and the first and second BARC layers 117 and 118 as masks. A via layer or a predetermined via hole 119 is formed to expose the circuit patterns.

이어서, 비아홀(119)의 건식 식각에 사용되었던 제 1 ,제 2 포토레지스트 패 턴(127,128) 및 제 1 ,제 2 BARC막(117,118)과, 비아홀을 통해 노출된 하부 금속 배선층 또는 회로패턴의 표면에 존재하는 폴리머와 같은 이물질을 제거하기 위하여 세정을 실시하고, 케미칼을 이용한 스트립 공정을 수행하여 상기 제 1 ,제 2 포토레지스트 패턴(127,128) 및 제 1 ,제 2 BARC막(117,118)을 제거한다. Subsequently, surfaces of the first and second photoresist patterns 127 and 128 and the first and second BARC layers 117 and 118 used for the dry etching of the via hole 119 and the lower metal wiring layer or the circuit pattern exposed through the via hole are shown. Cleaning is performed to remove foreign substances such as polymers present in the strip, and the first and second photoresist patterns 127 and 128 and the first and second BARC layers 117 and 118 are removed by performing a strip process using chemicals. .

마지막으로, 상기 비아홀 내부에 금속을 증착하여 하부의 회로패턴 또는 금속배선층과 콘택되는 비아플러그를 형성하여 로직공정을 완성한다. Finally, the via process is completed by depositing a metal in the via hole to form a via plug in contact with a lower circuit pattern or a metal wiring layer.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 반도체 소자의 형성방법은 다음과 같은 효과가 있다.The method of forming the semiconductor device of the present invention as described above has the following effects.

즉, BARC막과 포토레지스트의 이중 코팅(double coating)이후 포토식각공정 및 반응성 이온 식각을 통해 비아홀 영역을 구현해나가는데, 이과정에서 비아홀 영역 내측벽에 형성되는 폴리머에 의해 비아홀 영역의 사이즈를 점차로 줄일 수 있게 된다. That is, after the double coating of the BARC film and the photoresist, the via hole region is realized through the photo etching process and the reactive ion etching. In this process, the size of the via hole region is gradually reduced by the polymer formed on the inner wall of the via hole region. It becomes possible.

따라서, 고가의 장비를 사용하지 않고도 층간절연막에 형성되는 비아홀 영역의 사이즈를 최소로 줄일 수 있게 된다. Therefore, the size of the via hole region formed in the interlayer insulating film can be reduced to the minimum without using expensive equipment.

또한, 비아홀의 사이즈를 줄이기 위해서 리플로우 방법을 적용하지 않아도 되므로 비아홀의 CD(critical dimension)가 균일해진다. In addition, since the reflow method does not have to be applied to reduce the size of the via hole, the CD (critical dimension) of the via hole is uniform.

Claims (10)

반도체 기판의 상부에 배선층을 포함하는 회로 패턴을 형성하는 단계와, Forming a circuit pattern including a wiring layer on the semiconductor substrate; 상기 회로패턴을 포함한 전면에 층간절연막을 형성하는 단계와, Forming an interlayer insulating film on the entire surface including the circuit pattern; 상기 층간절연막 상에 제 1 BARC막, 제 1 포토레지스트, 제 2 BARC막 및 제 2 포토레지스트를 순차적으로 형성하는 단계와,Sequentially forming a first BARC film, a first photoresist, a second BARC film, and a second photoresist on the interlayer insulating film; 상기 제 2 포토레지스트를 패터닝하는 단계와, Patterning the second photoresist; 상기 패터닝된 제 2 포토레지스트 사이로 노출된 제 2 BARC막을 탄소계열 식각가스를 사용하여 식각하는 단계와, Etching the second BARC film exposed between the patterned second photoresist using a carbon-based etching gas; 상기 패터닝된 제 2 BARC막 사이로 노출된 제 1 포토레지스트를 식각하는 단계와, Etching the first photoresist exposed between the patterned second BARC layers; 상기 패터닝된 제 1 포토레지스트 사이로 노출된 제 1 BARC막을 탄소계열 식각가스를 사용하여 식각하는 단계와, Etching the first BARC film exposed between the patterned first photoresist using a carbon-based etching gas; 상기 패터닝된 제 1 BARC막 사이로 노출된 층간절연막을 식각하여 비아홀을 형성하는 단계와, Etching the interlayer insulating layer exposed between the patterned first BARC layers to form via holes; 상기 제 2 포토레지스트, 제 2 BARC막, 제 1 포토레지스트 및 제 1 BARC막을 순차적으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 형성방법.And sequentially removing the second photoresist, the second BARC film, the first photoresist, and the first BARC film. 제 1 항에 있어서, The method of claim 1, 상기 제 2 포토레지스트를 패터닝하는 단계에서 포토식각공정을 적용하는 것을 특징으로 하는 반도체 소자의 형성방법.And forming a photoetch process in the step of patterning the second photoresist. 제 1 항에 있어서, The method of claim 1, 상기 층간절연막은 산화 계열의 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 형성방법.The interlayer insulating film is formed using an oxide-based material. 제 1 항에 있어서, The method of claim 1, 상기 제 1 ,제 2 BARC막을 식각하는 단계에서, In etching the first and second BARC film, 반응성 이온식각(Reactive Ion Etching) 방법을 적용하는 것을 특징으로 하는 반도체 소자의 형성방법.A method of forming a semiconductor device, characterized by applying a reactive ion etching method. 제 1 항에 있어서, The method of claim 1, 상기 패터닝된 제 2 포토레지스트 사이로 노출된 제 2 BARC막을 식각하는 단계에서, 상기 제 2 포토레지스트 패턴 내측벽에 폴리머가 증착되는 것을 특징으로 하는 반도체 소자의 형성방법.And etching a second BARC film exposed between the patterned second photoresists, wherein a polymer is deposited on an inner wall of the second photoresist pattern. 제 5 항에 있어서,The method of claim 5, 상기 폴리머에 의해서, 상기 제 2 BARC막이 식각된 영역의 CD(critical dimension)가 상기 제 2 포토레지스트가 제거된 영역의 CD보다 작은 것을 특징으로 하는 반도체 소자의 형성방법.Wherein, by the polymer, a CD (critical dimension) of a region where the second BARC film is etched is smaller than a CD of a region where the second photoresist has been removed. 제 1 항에 있어서, The method of claim 1, 상기 패터닝된 제 1 포토레지스트 사이로 노출된 제 1 BARC막을 식각하는 단계에서, 상기 제 1 포토레지스트 패턴 내측벽에 폴리머가 증착되는 것을 특징으로 하는 반도체 소자의 형성방법.And etching a first BARC film exposed between the patterned first photoresists, wherein a polymer is deposited on an inner wall of the first photoresist pattern. 제 7 항에 있어서,The method of claim 7, wherein 상기 폴리머에 의해서, 상기 제 1 BARC막이 식각된 영역의 CD가 상기 제 1 포토레지스트가 제거된 영역의 CD보다 작은 것을 특징으로 하는 반도체 소자의 형성방법.And the CD of the region where the first BARC film is etched by the polymer is smaller than the CD of the region where the first photoresist is removed. 제 1 항에 있어서,The method of claim 1, 상기 비아홀의 CD는 상기 제 2 포토레지스트가 제거된 영역의 CD보다 작은 것을 특징으로 하는 반도체 소자의 형성방법.And the CD of the via hole is smaller than the CD of the region where the second photoresist has been removed. 제 1 항에 있어서, The method of claim 1, 상기 비아홀 내부에 금속을 매립하여 비아 플러그를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성방법.And embedding a metal in the via hole to form a via plug.
KR1020050132331A 2005-12-28 2005-12-28 Method for forming semi-conductor device KR100710193B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132331A KR100710193B1 (en) 2005-12-28 2005-12-28 Method for forming semi-conductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132331A KR100710193B1 (en) 2005-12-28 2005-12-28 Method for forming semi-conductor device

Publications (1)

Publication Number Publication Date
KR100710193B1 true KR100710193B1 (en) 2007-04-20

Family

ID=38181988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132331A KR100710193B1 (en) 2005-12-28 2005-12-28 Method for forming semi-conductor device

Country Status (1)

Country Link
KR (1) KR100710193B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138263A (en) * 2011-06-14 2012-12-26 삼성전자주식회사 Method of forming a pattern

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046932A (en) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 a method for forming contact hole of semiconductor device
KR20030049116A (en) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 A fabricating method of semiconductor device using ArF photolithography
KR20030059478A (en) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 Method of forming fine contact hole for semiconductor device
KR20040001925A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for fabrication of semiconductor device with improved protection of widening of critical dimension of pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046932A (en) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 a method for forming contact hole of semiconductor device
KR20030049116A (en) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 A fabricating method of semiconductor device using ArF photolithography
KR20030059478A (en) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 Method of forming fine contact hole for semiconductor device
KR20040001925A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for fabrication of semiconductor device with improved protection of widening of critical dimension of pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120138263A (en) * 2011-06-14 2012-12-26 삼성전자주식회사 Method of forming a pattern
KR101867998B1 (en) * 2011-06-14 2018-06-15 삼성전자주식회사 Method of forming a pattern

Similar Documents

Publication Publication Date Title
US9892933B2 (en) Lithography using multilayer spacer for reduced spacer footing
US8673544B2 (en) Method of forming openings
KR100942078B1 (en) Method for a micro pattern in a semiconductor device
US11018052B2 (en) Interconnect structure and method of forming the same
KR100581244B1 (en) Fabricating method of semiconductor device
KR100710193B1 (en) Method for forming semi-conductor device
KR100456991B1 (en) Method of manufacturing a semiconductor device
JP2006032721A (en) Fabrication process of semiconductor device
JPH11194499A (en) Production of semiconductor device
JPH1167909A (en) Manufacture of semiconductor device
KR100617052B1 (en) Method for Forming Semi-conductor Device
KR100685618B1 (en) Methoe for fabricating of semiconductor device
KR100650902B1 (en) Semiconductor metal wiring and its manufacturing method
KR100990933B1 (en) Method for manufacturing semiconductor device
KR100294638B1 (en) Method for forming contact hole of semiconductor device
KR20010046749A (en) Method for fabricating node contact in semiconductor device
KR100652285B1 (en) Method for removing photoresist residue
KR20010081436A (en) Method of forming a damascene metal line in a semiconductor device
KR19990069748A (en) Manufacturing Method of Semiconductor Device
KR20020002682A (en) Method for manufacturing semiconductor device
KR100900773B1 (en) Method for fabricating contact hole in semiconductor device
KR100277868B1 (en) Method for suppressinfg polymer from being generated from semiconductor device
JP2006032722A (en) Fabrication process of semiconductor device
KR20040043643A (en) method for manufacturing metal line
KR20050073363A (en) Method of forming a contact hole in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee