KR100652285B1 - Method for removing photoresist residue - Google Patents
Method for removing photoresist residue Download PDFInfo
- Publication number
- KR100652285B1 KR100652285B1 KR1020040113245A KR20040113245A KR100652285B1 KR 100652285 B1 KR100652285 B1 KR 100652285B1 KR 1020040113245 A KR1020040113245 A KR 1020040113245A KR 20040113245 A KR20040113245 A KR 20040113245A KR 100652285 B1 KR100652285 B1 KR 100652285B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- photoresist
- photoresist pattern
- ashing
- plasma ashing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Abstract
본 발명은 포토레지스트 잔여물 제거 방법에 관한 것으로, 특히 에싱 챔버의 온도를 제 1온도로 유지하면서 플라즈마 에싱 공정을 진행하여 1차적으로 포토레지스트 패턴을 제거하는 단계와, 에싱 챔버의 온도를 제 1온도보다 높은 제 2온도로 높여 플라즈마 에싱 공정을 진행하여 2차적으로 포토레지스트 패턴을 제거하는 단계와, 에싱 챔버의 온도를 제 2온도보다 높은 제 3온도로 높여 플라즈마 에싱 공정을 진행하여 3차적으로 포토레지스트 패턴을 제거하는 단계를 포함한다. 그러므로 본 발명은 포토레지스트의 에싱 공정시 공정 온도를 점차 높여 적어도 3회이상 에싱 공정을 수행함으로써 하드닝된 포토레지스트 잔여물의 생성을 방지하여 포토레지스트 잔여물을 효과적으로 제거할 수 있다.The present invention relates to a method of removing photoresist residues, and in particular, a step of removing a photoresist pattern by performing a plasma ashing process while maintaining the temperature of the ashing chamber at a first temperature, and firstly adjusting the temperature of the ashing chamber. Removing the photoresist pattern by performing a plasma ashing process by raising the temperature to a second temperature higher than the temperature; and plasma-processing by raising the temperature of the ashing chamber to a third temperature higher than the second temperature. Removing the photoresist pattern. Therefore, the present invention can effectively remove the photoresist residue by preventing the formation of hardened photoresist residue by performing the ashing process at least three times by gradually increasing the process temperature during the photoresist ashing process.
포토레지스트 패턴, 에싱, 온도, 잔여물Photoresist Pattern, Ashing, Temperature, Residue
Description
도 1은 종래 기술에 의한 포토레지스트 패턴을 이용한 반도체 소자 제조 방법을 나타낸 흐름도,1 is a flowchart illustrating a method of manufacturing a semiconductor device using a photoresist pattern according to the prior art;
도 2는 종래 기술에 의한 포토레지스트 패턴을 제거하는 에싱 공정을 간략하게 나타낸 도면,2 is a view briefly showing an ashing process for removing a photoresist pattern according to the prior art;
도 3a 및 도 3b는 종래 기술에 따라 포토레지스트 패턴을 이용한 식각 공정 후 발생되는 포토레지스트 잔여물 불량을 나타낸 도면,3A and 3B illustrate a photoresist residue defect generated after an etching process using a photoresist pattern according to the prior art;
도 4는 본 발명에 따른 포토레지스트 패턴의 잔여물을 제거하기 위한 반도체 소자 제조 방법을 나타낸 흐름도,4 is a flowchart illustrating a method of manufacturing a semiconductor device for removing residues of a photoresist pattern according to the present invention;
도 5는 본 발명에 따라 포토레지스트 패턴을 제거하는 에싱 공정을 나타낸 도면,5 illustrates an ashing process for removing a photoresist pattern according to the present invention;
도 6a 및 도 6b는 본 발명에 따라 포토레지스트 패턴을 이용한 식각 공정 후 포토레지스트 잔여물이 제거된 것을 나타낸 도면.6A and 6B illustrate that photoresist residues are removed after an etching process using a photoresist pattern in accordance with the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
100 : 웨이퍼 110 : 패드 플레이트100
120 : 가스 공급관 130 : 에싱 가스120: gas supply pipe 130: ashing gas
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 포토레지스트 패턴을 이용한 식각 공정 이후, 포토레지스트 패턴의 제거시 포토레지스트 잔여물을 제거할 수 있는 방법에 관한 것이다.BACKGROUND OF THE
도 1은 종래 기술에 의한 포토레지스트 패턴을 이용한 반도체 소자 제조 방법을 나타낸 흐름도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device using a photoresist pattern according to the prior art.
도 1을 참조하면, 일반적인 포토리소그래피 공정은 웨이퍼 상에 포토레지스트 도포하고 포토레지스트막내의 솔벤트 성분을 증발시켜서 포토레지스트막을 안정화시키기 위한 소프트 베이크 공정을 진행한 후에, 원하는 반도체 소자의 패턴이 그려져 있는 마스크와 I-라인, DUV 등의 노광 장치를 사용하여 포토레지스트에 노광 공정을 실시한다. 그리고 현상 처리 및 현상 후 베이크 공정을 진행하여 웨이퍼 상에 포토레지스트 패턴을 형성한다.Referring to FIG. 1, a general photolithography process is performed by applying a photoresist on a wafer and evaporating the solvent component in the photoresist film to perform a soft bake process for stabilizing the photoresist film. And an exposure process is performed on the photoresist using an exposure apparatus such as I-line or DUV. Then, a development process and a post-development bake process are performed to form a photoresist pattern on the wafer.
이와 같이 제조된 포토레지스트 패턴을 이용하여 웨이퍼 상의 구조물을 건식 또는 습식 식각한다.(S20)The structure on the wafer is dry or wet etched using the photoresist pattern thus prepared. (S20)
그리고 포토레지스트 패턴을 제거하는 에싱(ashing) 공정을 실시한 후에, 세정 공정으로 식각 잔여물을 제거한다.(S30, S40) 이때 에싱 공정은 챔버에 공급관(30)을 통해 에싱 가스, 예를 들어 H2O와 O2 그리고 N2 등의 가스를 공급하고 플라즈마 상태로 만들어 패들 플레이트(20)가 올려진 웨이퍼(10)의 포토레지스트 패턴을 제거한다. After the ashing process of removing the photoresist pattern is performed, the etching residue is removed by a cleaning process (S30 and S40). The ashing process is an ashing gas, for example, H2O, through the
이와 같은 포토리소그래피 공정을 이용한 반도체 소자의 금속 배선 제조 공정을 예로 들면 다음과 같다.Taking the metal wiring manufacturing process of a semiconductor element using such a photolithography process as an example, it is as follows.
반도체 기판의 구조물로서 층간 절연막 상부에 패터닝 물질층인 반사 방지막(ARC : Anti-Reflective Coating layer), 금속막 및 반사 방지막을 순차적으로 적층한다. 이때 층간 절연막은 화학기상증착법 등에 의해 USG, BSG, PSG, BPSG 등의 절연 물질로 증착하고, 반사 방지막은 스퍼터링 증착법 등으로 Ti, TiN 등의 금속 물질, 또는 금속 합금 물질로 형성한다. 그리고 금속막은 스퍼터링 증착법 등으로 Al, Cu 등의 금속 물질로 형성한다.As a structure of the semiconductor substrate, an anti-reflective coating layer (ARC), a metal film, and an anti-reflection film, which is a patterning material layer, are sequentially stacked on the interlayer insulating film. At this time, the interlayer insulating film is deposited by an insulating material such as USG, BSG, PSG, BPSG by chemical vapor deposition, etc., and the anti-reflection film is formed by a metal material such as Ti, TiN, or a metal alloy material by sputter deposition. The metal film is formed of a metal material such as Al, Cu, or the like by the sputtering deposition method.
반사 방지막 상부 전면에 스핀 코팅 방식으로 포토레지스트를 도포하고, 금속 배선 마스크를 이용한 노광 및 현상 공정을 진행하여 포토레지스트를 패터닝하여 금속 배선 영역을 정의하는 포토레지스트 패턴을 형성한다.The photoresist is applied to the entire upper surface of the anti-reflection film by spin coating, and the photoresist is patterned by performing exposure and development processes using a metal wiring mask to form a photoresist pattern defining a metal wiring region.
그리고 포토레지스트 패턴에 의해 드러난 반사 방지막, 금속막, 반사 방지막까지 RIE(Reactive Ion Etching) 방식 등으로 건식 식각하여 금속 배선을 형성한다. 이후 도 2와 같이 H2O와 O2 그리고 N2 등의 가스를 이용한 플라즈마 에싱 공정으로 포토레지스트 패턴을 제거하고 초순수 등으로 세정한다. 이때, 플라즈마 에싱 공정의 예를 들면, 플라즈마 에싱 챔버의 압력을 1∼5mTorr로 하며 챔버의 전원을 1000W∼2500W로 하고 O2 또는 H2O를 200sccm∼3000sccm 공급하면서 N2 또는 N2/H2를 200sccm∼3000sccm 공급한다. 그리고 플라즈마 에싱 챔버의 온도를 200℃∼300℃로 유지하면서 약 40초에서 120초동안 진행한다. The metal wiring is formed by dry etching the anti-reflection film, the metal film, and the anti-reflection film exposed by the photoresist pattern by a reactive ion etching (RIE) method. Thereafter, as shown in FIG. 2, the photoresist pattern is removed by a plasma ashing process using gases such as H 2 O, O 2, and N 2, followed by cleaning with ultrapure water. At this time, as an example of the plasma ashing process, the pressure of the plasma ashing chamber is set to 1 to 5 mTorr, the power of the chamber is set to 1000 W to 2500 W, and 200 sccm to 3000 sccm of N2 or N2 / H2 is supplied while supplying 200 sccm to 3000 sccm of O2 or H2O. . Then, the plasma ashing chamber is maintained at 200 ° C to 300 ° C for about 40 seconds to 120 seconds.
그런데 이와 같은 반도체 소자인 금속 배선(혹은 콘택 또는 비아홀)의 식각 공정에서 발생된 폴리머가 이후 포토레지스트가 제거되는 것을 방해하여 플라즈마 에싱 공정시 포토레지스트 패턴이 완전히 제거되지 못하게 된다. 즉 플라즈마 에싱 공정은 대략 200℃∼300℃에서 진행되기 때문에 잔여된 포토레지스트 물질이 딱딱하게 하드닝(hardening)되어 완전히 제거되지 않게 된다.However, the polymer generated in the etching process of the metal wiring (or contact or via hole), which is a semiconductor device, prevents the photoresist from being removed later, so that the photoresist pattern may not be completely removed during the plasma ashing process. In other words, since the plasma ashing process proceeds at approximately 200 ° C. to 300 ° C., the remaining photoresist material is hardened and not completely removed.
그러므로 종래 기술에 의한 반도체 소자의 제조 공정시 도 3a 및 도 3b와 같이 포토레지스트 잔여물(50)이 에싱 공정에 의해서 쉽게 제거되지 않고 남아 있게 되어 결국 반도체 소자의 수율을 저하시키는 원인으로 작용한다. Therefore, in the manufacturing process of the semiconductor device according to the prior art, as shown in FIGS. 3A and 3B, the
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 포토레지스트를 제거하기 위한 플라즈마 에싱 공정시 공정 온도를 점차 높여 적어도 3회이상 수행함으로써 하드닝된 포토레지스트 잔여물의 생성을 방지하여 포토레지스트 잔여물을 효과적으로 제거할 수 있는 포토레지스트 잔여물 제거 방법을 제공하는데 있다.An object of the present invention is to solve the above problems of the prior art by gradually increasing the process temperature in the plasma ashing process for removing the photoresist at least three times to prevent the formation of the hardened photoresist residue to prevent the remaining photoresist It is to provide a photoresist residue removal method that can effectively remove water.
상기 목적을 달성하기 위하여 본 발명은 웨이퍼 상에 형성된 포토레지스트 패턴을 제거하는 에싱 방법으로서, 에싱 챔버의 온도를 제 1온도로 유지하면서 플라즈마 에싱 공정을 진행하여 1차적으로 포토레지스트 패턴을 제거하는 단계와, 에싱 챔버의 온도를 제 1온도보다 높은 제 2온도로 높여 플라즈마 에싱 공정을 진행하여 2차적으로 포토레지스트 패턴을 제거하되, 상기 1,2차 포토레지스트 패턴 제거 과정을 적어도 1회 이상 반복 수행하는 단계와, 에싱 챔버의 온도를 제 2온도보다 높은 제 3온도로 높여 플라즈마 에싱 공정을 진행하여 3차적으로 포토레지스트 패턴을 제거하는 단계를 포함한다.In order to achieve the above object, the present invention is an ashing method for removing a photoresist pattern formed on a wafer, the step of removing the photoresist pattern primarily by performing a plasma ashing process while maintaining the temperature of the ashing chamber at a first temperature And, by increasing the temperature of the ashing chamber to a second temperature higher than the first temperature to perform a plasma ashing process to remove the photoresist pattern secondary, repeating the first and second photoresist pattern removal process at least one or more times And increasing the temperature of the ashing chamber to a third temperature higher than the second temperature to perform a plasma ashing process to remove the photoresist pattern in a third manner.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도 4는 본 발명에 따른 포토레지스트 패턴의 잔여물을 제거하기 위한 반도체 소자 제조 방법을 나타낸 흐름도이다.4 is a flowchart illustrating a method of manufacturing a semiconductor device for removing residues of a photoresist pattern according to the present invention.
도 4를 참조하면, 본 발명에 따른 포토레지스트 잔여물 제거하기 위한 반도체 소자의 제조 방법은 다음과 같이 진행된다.Referring to FIG. 4, a method of fabricating a semiconductor device for removing photoresist residue according to the present invention proceeds as follows.
웨이퍼 상에 포토레지스트 도포하고 포토레지스트막내의 솔벤트 성분을 증발시켜서 포토레지스트막을 안정화시키기 위한 소프트 베이크 공정을 진행하고, 원하는 반도체 소자의 패턴이 그려져 있는 마스크와 I-라인, DUV 등의 노광 장치를 사용하여 포토레지스트에 노광 공정을 실시한 후에, 현상 처리 및 현상 후 베이크 공정을 진행하여 웨이퍼 상에 포토레지스트 패턴을 형성한다.(S100)Applying a photoresist on the wafer and evaporating the solvent component in the photoresist film to perform a soft bake process to stabilize the photoresist film, using a mask having a desired semiconductor element pattern and an exposure apparatus such as I-line or DUV. After the exposure process is performed on the photoresist, a development process and a post-development bake process are performed to form a photoresist pattern on the wafer. (S100)
이와 같이 제조된 포토레지스트 패턴을 이용하여 웨이퍼 상의 구조물을 건식 또는 습식 식각한다.(S110)The structure on the wafer is dry or wet etched using the photoresist pattern prepared as described above (S110).
그리고 본 발명은 포토레지스트 패턴을 제거하는 다단계의 에싱 공정을 진행한다.(S120∼S140)The present invention then proceeds with a multi-step ashing process to remove the photoresist pattern. (S120-S140)
우선, 포토레지스트를 제거하기 위한 플라즈마 에싱 공정시 플라즈마 에싱 챔버의 온도를 제 1온도(예를 들어, 100℃∼150℃)로 유지하여 1차적으로 포토레지스트 패턴을 제거한다. 그리고 플라즈마 에싱 챔버의 온도를 제 2온도(예를 들어, 150℃∼200℃)로 높여 2차적으로 포토레지스트 패턴을 제거한다. 그 다음 플라즈마 에싱 챔버의 온도를 제 3온도(예를 들어, 200℃∼300℃)로 높여 3차적으로 포토레지스트 패턴을 제거한다. 이때 1차 및 2차적으로 포토레지스트 패턴을 제거하는 단계(S120∼S130)는 적어도 1회 이상 수행한다.First, during the plasma ashing process for removing the photoresist, the temperature of the plasma ashing chamber is maintained at a first temperature (for example, 100 ° C to 150 ° C) to remove the photoresist pattern primarily. Then, the temperature of the plasma ashing chamber is raised to a second temperature (for example, 150 ° C to 200 ° C) to remove the photoresist pattern secondarily. Then, the temperature of the plasma ashing chamber is raised to a third temperature (for example, 200 ° C. to 300 ° C.) to remove the photoresist pattern in a third manner. In this case, the steps of removing the photoresist patterns (S120 to S130) may be performed at least once.
이와 같이 본 발명은 플라즈마 에싱 챔버의 온도를 다단계로 높여 플라즈마 에싱 공정을 수행함으로써 단 1회 200℃∼300℃의 플라즈마 에싱 공정으로 포토레지스트를 제거하는 종래 기술에 비해 포토레지스트 물질이 딱딱하게 하드닝되어 제거되지 않는 것을 방지하게 된다. 즉, 본 발명은 플라즈마 에싱 공정시 하드닝된 포토레지스트 잔여물의 생성을 방지하여 포토레지스트 잔여물을 효과적으로 제거할 수 있다.As such, the present invention hardens the photoresist material by hardening the photoresist material as compared with the conventional technique of removing the photoresist by only once in a plasma ashing process of 200 ° C to 300 ° C by performing a plasma ashing process by increasing the temperature of the plasma ashing chamber in multiple stages. This prevents it from being removed. That is, the present invention can effectively remove the photoresist residue by preventing the formation of the hardened photoresist residue during the plasma ashing process.
그리고나서 초순수를 사용한 세정 공정으로 식각 잔여물을 제거한다.(S150)Then, the etching residue is removed by a cleaning process using ultrapure water.
이하 본 발명의 일 실시예에 따라 반도체 소자의 금속 배선 제조 공정을 예로 들면 다음과 같다.Hereinafter, a metal wire manufacturing process of a semiconductor device according to an embodiment of the present invention will be described.
반도체 기판의 구조물로서 층간 절연막 상부에 패터닝 물질층인 반사 방지막, 금속막 및 반사 방지막을 순차적으로 적층한다. 이때 층간 절연막은 화학기상증착법 등에 의해 USG, BSG, PSG, BPSG 등의 절연 물질로 증착하고, 반사 방지막은 스퍼터링 증착법 등으로 Ti, TiN 등의 금속 물질, 또는 금속 합금 물질로 형성한다. 그리고 금속막은 스퍼터링 증착법 등으로 Al, Cu 등의 금속 물질로 형성한다.As the structure of the semiconductor substrate, an antireflection film, a metal film, and an antireflection film, which are patterning material layers, are sequentially stacked on the interlayer insulating film. At this time, the interlayer insulating film is deposited by an insulating material such as USG, BSG, PSG, BPSG by chemical vapor deposition, etc., and the anti-reflection film is formed by a metal material such as Ti, TiN, or a metal alloy material by sputter deposition. The metal film is formed of a metal material such as Al, Cu, or the like by the sputtering deposition method.
반사 방지막 상부 전면에 스핀 코팅 방식으로 포토레지스트를 도포하고, 금속 배선 마스크를 이용한 노광 및 현상 공정을 진행하여 포토레지스트를 패터닝하 여 금속 배선 영역을 정의하는 포토레지스트 패턴을 형성한다.A photoresist is applied to the entire upper surface of the anti-reflection film by spin coating, and an exposure and development process using a metal wiring mask is performed to pattern the photoresist to form a photoresist pattern defining a metal wiring region.
그리고 포토레지스트 패턴에 의해 드러난 반사 방지막, 금속막, 반사 방지막까지 RIE 방식 등으로 건식 식각하여 금속 배선을 형성한다.The metal wiring is formed by dry etching the antireflection film, the metal film, and the antireflection film exposed by the photoresist pattern by the RIE method or the like.
그 다음 본 발명에 따라 포토레지스트 패턴을 제거하는 다단계의 플라즈마 에싱 공정을 진행한다. 도 5와 같은 플라즈마 에싱 챔버에 가스 공급관(120)을 통해 플라즈마 에싱 가스로서 H2O와 O2 그리고 N2 등의 가스를 공급하여 패들 플레이트(110)에 올려진 웨이퍼(100)상의 포토레지스트 패턴을 제거한다.Then, according to the present invention, a multi-step plasma ashing process for removing the photoresist pattern is performed. A gas such as H 2 O, O 2, and N 2 is supplied to the plasma ashing chamber as a plasma ashing gas through the
본 발명의 에싱 공정을 예로 들면, 우선 1차적으로 포토레지스트 패턴을 제거하는 단계는 플라즈마 에싱 챔버의 압력을 1∼5mTorr로 하며 챔버의 전원을 1000W∼2500W로 하고 O2 또는 H2O를 200sccm∼3000sccm 공급하면서 N2 또는 N2/H2를 200sccm∼3000sccm 공급한다. 이때 플라즈마 에싱 챔버의 온도를 100℃∼150℃로 유지하면서 약 20초에서 50초동안 진행한다.Taking the ashing process of the present invention as an example, the first step of removing the photoresist pattern is a plasma ashing chamber with a pressure of 1 to 5 mTorr, a power of the chamber to 1000 W to 2500 W, and 200 sccm to 3000 sccm of O2 or H2O. 200 sccm-3000 sccm are supplied to N2 or N2 / H2. At this time, while maintaining the temperature of the plasma ashing chamber at 100 ℃ to 150 ℃ proceeds for about 20 to 50 seconds.
그리고 2차적으로 포토레지스트 패턴을 제거하는 단계는 플라즈마 에싱 챔버의 압력을 1∼5mTorr로 하며 챔버의 전원을 1000W∼2500W로 하고 O2 또는 H2O를 200sccm∼3000sccm 공급하면서 N2 또는 N2/H2를 200sccm∼3000sccm 공급한다. 이때 플라즈마 에싱 챔버의 온도를 150℃∼200℃로 높이면서 약 20초에서 50초동안 진행한다. In the second step of removing the photoresist pattern, the pressure of the plasma ashing chamber is 1 to 5 mTorr, the power of the chamber is 1000 W to 2500 W, and 200 sccm to 3000 sccm of N2 or N2 / H2 is supplied while O2 or H2O is supplied to 200 sccm to 3000 sccm. Supply. At this time, while increasing the temperature of the plasma ashing chamber to 150 ℃ to 200 ℃ proceeds for about 20 to 50 seconds.
그 다음 3차적으로 포토레지스트 패턴을 제거하는 단계는 1차 및 2차와 동일한 챔버 압력, 전원을 유지하면서 O2 또는 H2O의 공급량, N2 또는 N2/H2의 공급량을 동일하게 하고, 플라즈마 에싱 챔버의 온도를 200℃∼300℃로 높이면서 약 40초 에서 120초동안 진행한다.The third step of removing the photoresist pattern may then be performed in the same chamber pressure as the primary and secondary, while maintaining the power, equalizing the supply of O2 or H2O, the supply of N2 or N2 / H2, and the temperature of the plasma ashing chamber Proceed for about 120 to 120 seconds while raising the temperature to 200 ℃ to 300 ℃.
그러므로 본 발명은 플라즈마 에싱 챔버에서 챔버 온도를 3단계로 높여 플라즈마 에싱 공정을 수행함으로써 플라즈마 에싱 공정시 하드닝된 포토레지스트 잔여물의 생성을 방지하여 포토레지스트 잔여물을 효과적으로 제거할 수 있다.Therefore, the present invention can effectively remove the photoresist residue by preventing the formation of the hardened photoresist residue during the plasma ashing process by performing the plasma ashing process by increasing the chamber temperature in three stages in the plasma ashing chamber.
도 6a 및 도 6b는 본 발명에 따라 포토레지스트 패턴을 이용한 식각 공정 후 포토레지스트 잔여물이 제거된 것을 나타낸 도면이다.6A and 6B illustrate that photoresist residues are removed after an etching process using a photoresist pattern according to the present invention.
도 6a 및 도 6b를 참조하면, 본 발명은 다단계의 플라즈마 에싱 공정에 의해 하드닝 포토레지스트 잔여물의 생성이 최소화되어 포토레지스트 잔여물을 쉽게 제거할 수 있어 고집적화된 반도체 소자의 패턴을 구현하면서 포토레지스트 잔여물로 인한 불량 결함을 줄일 수 있다.6A and 6B, the present invention minimizes generation of hardening photoresist residues by a multi-step plasma ashing process, so that photoresist residues can be easily removed, thereby implementing a pattern of highly integrated semiconductor devices. Bad defects caused by residues can be reduced.
이상 설명한 바와 같이, 본 발명은 포토레지스트를 제거하기 위한 플라즈마 에싱 공정시 공정 온도를 점차 높여 적어도 3회이상 수행함으로써 하드닝된 포토레지스트 잔여물의 생성을 방지하여 포토레지스트 잔여물을 효과적으로 제거할 수 있다.As described above, the present invention can effectively remove the photoresist residue by preventing the formation of the hardened photoresist residue by performing the process temperature at least three times by gradually increasing the process temperature during the plasma ashing process for removing the photoresist.
그러므로 본 발명은 고집적화된 반도체 소자의 패턴을 구현하면서 포토레지스트 잔여물로 인한 불량 결함을 줄일 수 있어 반도체 소자의 제조 수율을 향상시킬 수 있다.Therefore, the present invention can reduce defect defects due to photoresist residues while realizing a highly integrated semiconductor device pattern, thereby improving the manufacturing yield of the semiconductor device.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113245A KR100652285B1 (en) | 2004-12-27 | 2004-12-27 | Method for removing photoresist residue |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113245A KR100652285B1 (en) | 2004-12-27 | 2004-12-27 | Method for removing photoresist residue |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060074492A KR20060074492A (en) | 2006-07-03 |
| KR100652285B1 true KR100652285B1 (en) | 2006-11-30 |
Family
ID=37167242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040113245A KR100652285B1 (en) | 2004-12-27 | 2004-12-27 | Method for removing photoresist residue |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100652285B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849366B1 (en) * | 2006-08-24 | 2008-07-31 | 세메스 주식회사 | Apparatus and method for treating substrate |
-
2004
- 2004-12-27 KR KR1020040113245A patent/KR100652285B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060074492A (en) | 2006-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030129539A1 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US6777334B2 (en) | Method for protecting a wafer backside from etching damage | |
| KR100652285B1 (en) | Method for removing photoresist residue | |
| KR100688776B1 (en) | Method for seasoning of the semiconductor device | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| JP2022544026A (en) | How to use ultra-thin ruthenium metal hardmasks for etch profile control | |
| US7514357B2 (en) | Method of manufacturing a semiconductor device | |
| JP2011077085A (en) | Method of manufacturing semiconductor device | |
| JP2006032721A (en) | Fabrication process of semiconductor device | |
| KR100702796B1 (en) | Method for removing circle defect on the metal layer of semiconductor device | |
| KR100456991B1 (en) | Method of manufacturing a semiconductor device | |
| KR100282416B1 (en) | Method for fabricating semiconductor device | |
| KR100461743B1 (en) | Method For Plasma Etching Of Ir-Ta-O Electrode And For Post-Etch Cleaning | |
| KR100800165B1 (en) | Method of manufacturing semiconductor device | |
| KR100710193B1 (en) | Method for forming semi-conductor device | |
| KR100701388B1 (en) | Method for post treating a metal line of semiconductor device | |
| KR100641483B1 (en) | Method for fabricating dmascene pattern in a semiconductor device | |
| US20070227555A1 (en) | Method to manipulate post metal etch/side wall residue | |
| KR100685618B1 (en) | Methoe for fabricating of semiconductor device | |
| KR100876860B1 (en) | Method of forming multi-layer metal wiring of semiconductor device | |
| KR100632035B1 (en) | Method for forming a metal line of semiconductor device | |
| KR100576438B1 (en) | Semiconductor device fabrication method | |
| KR100827489B1 (en) | Method for fabricating semiconductor device | |
| JPH11176807A (en) | Manufacture of semiconductor device | |
| JPH11265888A (en) | Planarizing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |