JPH11176807A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH11176807A
JPH11176807A JP33722897A JP33722897A JPH11176807A JP H11176807 A JPH11176807 A JP H11176807A JP 33722897 A JP33722897 A JP 33722897A JP 33722897 A JP33722897 A JP 33722897A JP H11176807 A JPH11176807 A JP H11176807A
Authority
JP
Japan
Prior art keywords
material layer
hard mask
layer
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP33722897A
Other languages
Japanese (ja)
Inventor
Naoko Ishida
尚子 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33722897A priority Critical patent/JPH11176807A/en
Publication of JPH11176807A publication Critical patent/JPH11176807A/en
Abandoned legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce conversion difference in pattern etching. SOLUTION: In a method for manufacturing a semiconductor device including a process of patterning a material layer containing silicon includes a process, wherein a hard mask material layer 6 is adhered onto the material layer containing silicon, a hard mask formation process in which the hard mask material layer 6 is patterned into a hard mask 16 of a specified pattern, and a hydrofluoric acid assisted process with a deposit on part of the surface of the material layer containing silicon exposed to the outside by the patterning of the hard mask material layer is removed are executed. After these process, a pattern etching process in which the material layer containing silicon is dry- etched with the hard mask 16 as an etching mask is executed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路等
の半導体装置の製造方法、特に例えば高融点金属シリサ
イド、多結晶シリコン、単結晶シリコン等のシリコンを
含む材料層に対してハードマスクを用いてドライエッチ
ングを行うパターニング工程有する半導体装置の製造方
法に関わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device such as a semiconductor integrated circuit, and more particularly, to a method of using a hard mask for a material layer containing silicon such as refractory metal silicide, polycrystalline silicon and single crystal silicon. And a method of manufacturing a semiconductor device having a patterning step of performing dry etching.

【0002】[0002]

【従来の技術】半導体集積回路装置等の半導体装置にお
ける高密度化に伴って電極ないしは配線の形成技術は、
益々高精度微細化が要求されている。この電極ないしは
配線の加工技術は、半導体装置の製造プロセスにおいて
重要な位置を占めている。
2. Description of the Related Art As the density of a semiconductor device such as a semiconductor integrated circuit device increases, the technology of forming an electrode or a wiring is increased.
Higher precision miniaturization is increasingly required. This electrode or wiring processing technology occupies an important position in a semiconductor device manufacturing process.

【0003】半導体装置、例えばSRAM(スタティッ
ク・ランダム・アクセス・メモリ)等の半導体集積回路
装置においては、そのゲート電極ないしは配線の形成に
おいて、例えば高融点金属シリサイド層、多結晶シリコ
ン層等のシリコンを含む材料層に対してのパターニング
を、この材料層上にSiO2 、Si3 4 等のいわゆる
ハードマスクを形成し、これをエッチングマスクとし
て、ドライエッチングによるパターニングを行って目的
とする電極ないしは配線の形成を行う。
In a semiconductor device, for example, a semiconductor integrated circuit device such as an SRAM (static random access memory), when forming a gate electrode or a wiring, silicon such as a refractory metal silicide layer or a polycrystalline silicon layer is used. For patterning of the material layer including the material layer, a so-called hard mask such as SiO 2 or Si 3 N 4 is formed on this material layer, and using this as an etching mask, patterning by dry etching is performed to obtain a desired electrode or wiring. Is formed.

【0004】この従来の半導体装置の製造方法を、各工
程における概略断面図を示す図2を参照して説明する。
この場合、先ず、図2Aに示すように、半導体基体1例
えばシリコン(Si)基体表面の、少なくともゲートの
形成部に、熱酸化によって所要の厚さを有するSiO2
膜によるゲート絶縁層2を形成する。そして、この上
に、順次、ゲート電極ないしは配線を形成する導電層と
しての、不純物がドープされて低抵抗率とされた多結晶
シリコン層3と、高融点金属シリサイド層4例えばタン
グステンシリサイド(WSi)層とを順次被着形成す
る。そして、この高融点金属シリサイド層4上に、後述
するフォトレジスト層に対するパターン露光に際しての
露光光の反射を防止する反射防止膜5を被着形成し、こ
の上にSiO2 ,Si3 4 等のハードマスクを構成す
るハードマスク材層6を被着形成する。そして、このハ
ードマスク材層6および反射防止膜5に対しフォトリソ
グラフィによるパターンエッチングを行う。このため
に、先ずハードマスク材層6上に、目的とする電極ない
しは配線のパターンに対応するパターンを有するフォト
レジスト層7を被着形成する。このフォトレジスト層7
の形成は、フォトレジストの塗布、所要のパターン露
光、現像処理を行う、いわゆるリソグラフィーによって
形成することができる。
A method of manufacturing the conventional semiconductor device will be described with reference to FIG.
In this case, first, as shown in FIG. 2A, at least a gate forming portion of the surface of the semiconductor substrate 1, for example, a silicon (Si) substrate, has SiO 2 having a required thickness by thermal oxidation.
A gate insulating layer 2 of a film is formed. A polycrystalline silicon layer 3 doped with impurities and having a low resistivity, and a refractory metal silicide layer 4 such as tungsten silicide (WSi) are successively formed thereon as a conductive layer for forming a gate electrode or a wiring. Layers are sequentially formed. Then, an anti-reflection film 5 for preventing reflection of exposure light at the time of pattern exposure on a photoresist layer to be described later is formed on the refractory metal silicide layer 4, and SiO 2 , Si 3 N 4 or the like is formed thereon. The hard mask material layer 6 constituting the hard mask is deposited. Then, pattern etching by photolithography is performed on the hard mask material layer 6 and the antireflection film 5. For this purpose, first, a photoresist layer 7 having a pattern corresponding to a target electrode or wiring pattern is formed on the hard mask material layer 6 by deposition. This photoresist layer 7
Can be formed by so-called lithography in which a photoresist is applied, a required pattern is exposed, and a developing process is performed.

【0005】図2Bに示すように、フォトレジスト層7
をマスクとして、ハードマスク材層6および反射防止膜
5に対するドライエッチングを行って所要のパターンを
有するハードマスク16を形成し、その後、フォトレジ
スト層7を、いわゆるアッシングによって除去する。
[0005] As shown in FIG.
Is used as a mask, dry etching is performed on the hard mask material layer 6 and the antireflection film 5 to form a hard mask 16 having a required pattern, and then the photoresist layer 7 is removed by so-called ashing.

【0006】その後、図2Cに示すように、ハードマス
ク16をエッチングマスクとして、高融点金属シリサイ
ド層4と、多結晶シリコン層5とをドライエッチングに
よるパターニングを行ってこれら高融点金属シリサイド
層4と多結晶シリコン層3との積層による例えばゲート
電極ないしは配線15を形成する。
Then, as shown in FIG. 2C, using the hard mask 16 as an etching mask, the refractory metal silicide layer 4 and the polycrystalline silicon layer 5 are patterned by dry etching to form the refractory metal silicide layer 4. For example, a gate electrode or a wiring 15 is formed by lamination with the polycrystalline silicon layer 3.

【0007】[0007]

【発明が解決しようとする課題】ところが、上述の方法
による場合、被エッチング層のエッチングが良好に行わ
れず、図2Cで示すように、例えば多結晶シリコン層3
の残留物8が存在し、結果的に、図2Aのフォトレジス
ト層7のパターンに忠実なパターニングがなされず、い
わゆるパターンの変換差が大きくなるという不都合が生
じる場合がある。
However, in the case of the above-mentioned method, the etching of the layer to be etched is not performed satisfactorily. For example, as shown in FIG.
As a result, there is a case where the patterning faithful to the pattern of the photoresist layer 7 in FIG. 2A is not performed, and a so-called pattern conversion difference becomes large.

【0008】本発明者等は、鋭意、研究、考察を行った
結果、この原因が、図2Bに示すように、シリコンを含
む材料層例えば高融点金属シリサイド層4上に、アッシ
ングによって取りきれなかったポリマーとか、アッシン
グ時の反応性ガスによる副生成物のシリコンの酸化膜に
よる堆積物9が残留し、これによって、ハードマスク1
6をマスクとしてドライエッチングを行うとき、そのエ
ッチングがハードマスク16以外の部分においても阻害
されることによって生じることを究明した。
As a result of extensive studies, studies and considerations, the present inventors have found that the cause cannot be completely removed by ashing on a silicon-containing material layer, for example, a refractory metal silicide layer 4 as shown in FIG. 2B. Polymer 9 or a deposit 9 of a silicon oxide film as a by-product of the reactive gas at the time of ashing remains.
It has been found that when dry etching is performed using the mask 6 as a mask, the etching is also inhibited in portions other than the hard mask 16.

【0009】本発明は、このようなパターンエッチング
における変換差の低減化をはかる。
The present invention seeks to reduce the conversion difference in such pattern etching.

【0010】[0010]

【課題を解決するための手段】すなわち、本発明におい
ては、例えば高融点金属シリサイド、多結晶シリコン、
単結晶シリコン等のシリコンを含む材料層に対してハー
ドマスクを用いてドライエッチングを行うパターニング
工程有する半導体装置の製造方法において、そのパター
ニング工程を、シリコンを含む材料層上に、ハードマス
ク材層を被着形成する工程と、このハードマスク材層に
対してパターニングを行って所要のパターンのハードマ
スクを形成するハードマスクの形成工程と、ハードマス
ク材層の除去によって外部に露呈した、シリコンを含む
材料層表面の堆積物を排除する弗酸処理工程と、その後
に、ハードマスクをエッチングマスクとして、シリコン
を含む材料層に対するドライエッチングを行うエッチン
グ工程とによる。
That is, in the present invention, for example, refractory metal silicide, polycrystalline silicon,
In a method for manufacturing a semiconductor device having a patterning step of performing dry etching using a hard mask on a material layer containing silicon such as single crystal silicon, the patterning step is performed by forming a hard mask material layer on a material layer containing silicon. A silicon mask exposed to the outside by removing the hard mask material layer, and forming a hard mask of a required pattern by patterning the hard mask material layer to form a hard mask having a required pattern; A hydrofluoric acid treatment step for removing deposits on the surface of the material layer is followed by an etching step for performing dry etching on the material layer containing silicon using the hard mask as an etching mask.

【0011】この本発明方法によるときは、変換差を効
果的に小さくすることができ、目的とするパターニング
を確実に行うことができた。
According to the method of the present invention, the conversion difference can be effectively reduced, and the intended patterning can be reliably performed.

【0012】[0012]

【発明の実施の形態】本発明による半導体装置の製造方
法の実施の形態を説明する。本発明においては、前述し
たように、例えば高融点金属シリサイド、多結晶シリコ
ン、単結晶シリコン等のシリコンを含む材料層に対して
ハードマスクを用いてドライエッチングを行うパターニ
ング工程有する半導体装置の製造方法において、そのパ
ターニング工程を、シリコンを含む材料層上に、ハード
マスク材層を被着形成する工程と、このハードマスク材
層に対してパターニングを行って所要のパターンのハー
ドマスクを形成するハードマスクの形成工程と、ハード
マスク材層の除去によって外部に露呈した、シリコンを
含む材料層表面の堆積物を排除する弗酸処理工程とを行
い、その後に、ハードマスクをエッチングマスクとし
て、シリコンを含む材料層に対するドライエッチングを
行うエッチング工程とによる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described. In the present invention, as described above, for example, a method of manufacturing a semiconductor device having a patterning step of performing dry etching using a hard mask on a material layer containing silicon such as refractory metal silicide, polycrystalline silicon, single crystal silicon, etc. In the patterning step, a hard mask material layer is formed on a material layer containing silicon, and a hard mask is formed by patterning the hard mask material layer to form a hard mask having a required pattern. And a hydrofluoric acid treatment step of removing deposits on the surface of the material layer containing silicon exposed to the outside by removing the hard mask material layer, and then using the hard mask as an etching mask to contain silicon. And an etching step of performing dry etching on the material layer.

【0013】ここで、その弗酸処理は、酸化膜換算で1
nm以上の排除効果を得る条件に設定することが望まし
い。すなわち、この弗酸処理は、予め別に用意されたS
iO2 層に対して弗酸処理を行い、この処理によってS
iO2 層が1nm以上排除できる条件を選んで行う。
Here, the hydrofluoric acid treatment is performed in an amount of 1 in terms of an oxide film.
It is desirable to set the condition to obtain an exclusion effect of nm or more. That is, this hydrofluoric acid treatment is performed by using a separately prepared S
A hydrofluoric acid treatment is performed on the iO 2 layer, and this treatment
The conditions are selected so that the iO 2 layer can exclude 1 nm or more.

【0014】図1を参照して、本発明による半導体装置
の製造方法、特に多結晶シリコン層上に、高融点金属シ
リサイド、例えばタングステンシリサイド層が積層され
たいわゆるポリサイド層によるゲート電極ないしは配線
を形成する工程を有する半導体装置の製造方法の一例を
説明する。
Referring to FIG. 1, a method of manufacturing a semiconductor device according to the present invention, in particular, forming a gate electrode or wiring by a so-called polycide layer in which a high melting point metal silicide, for example, a tungsten silicide layer is laminated on a polycrystalline silicon layer. An example of a method for manufacturing a semiconductor device having a step of performing will be described.

【0015】この場合においても、先ず、図1Aに示す
ように、半導体基体1例えばシリコン(Si)基体表面
の、少なくともゲートの形成部に、熱酸化によって所要
の厚さを有するSiO2 膜によるゲート絶縁層2を形成
する。そして、この上に、順次、ゲート電極ないしは配
線を形成する導電層としての、不純物がドープされて低
抵抗率とされた例えばn+ 型多結晶シリコン層3と、高
融点金属シリサイド例えばタングステンシリサイド(W
SiX )層4とを順次被着形成する。そして、この高融
点金属シリサイド層4上に、後述するフォトレジスト層
に対するパターン露光に際しての露光光の反射を防止す
る反射防止膜5を被着形成し、更に、この上にSi
2 ,Si3 4 等のハードマスクを構成するハードマ
スク材層6を被着形成する。そして、このハードマスク
材層6に対しフォトリソグラフィによるパターンエッチ
ングを行うための、目的とする電極ないしは配線のパタ
ーンに対応するパターンにフォトレジスト層7を被着形
成する。
Also in this case, first, as shown in FIG. 1A, at least a gate forming portion of the surface of the semiconductor substrate 1, for example, a silicon (Si) substrate, is made of a SiO 2 film having a required thickness by thermal oxidation. An insulating layer 2 is formed. Then, an n + -type polycrystalline silicon layer 3 doped with impurities and having a low resistivity as a conductive layer for sequentially forming a gate electrode or a wiring thereon and a refractory metal silicide such as tungsten silicide ( W
Si x ) layer 4 is sequentially formed. Then, an anti-reflection film 5 for preventing reflection of exposure light when pattern exposure is performed on the photoresist layer described later is formed on the high-melting metal silicide layer 4, and a Si film is further formed thereon.
A hard mask material layer 6 constituting a hard mask of O 2 , Si 3 N 4 or the like is deposited. Then, a photoresist layer 7 is formed in a pattern corresponding to a target electrode or wiring pattern for performing pattern etching by photolithography on the hard mask material layer 6.

【0016】上述したゲート絶縁層2は、例えばバッチ
式熱拡散炉にてSi半導体基体1を熱酸化することによ
って、例えば10nmの厚さに形成する。また、多結晶
シリコン層3、高融点金属シリサイド層4(この例で
は、タングステンシリサイド層)、反射防止膜5、ハー
ドマスク材層6およびフォトレジスト層7の形成は、下
記の装置および条件によって形成できる。
The above-described gate insulating layer 2 is formed to a thickness of, for example, 10 nm by thermally oxidizing the Si semiconductor substrate 1 in, for example, a batch type thermal diffusion furnace. The polycrystalline silicon layer 3, refractory metal silicide layer 4 (tungsten silicide layer in this example), antireflection film 5, hard mask material layer 6, and photoresist layer 7 are formed by the following apparatus and conditions. it can.

【0017】多結晶シリコン層3および高融点金属シリ
サイド層4は、それぞれ厚さ約100nmに成膜する。
The polycrystalline silicon layer 3 and the refractory metal silicide layer 4 are each formed to a thickness of about 100 nm.

【0018】 n+ 型多結晶シリコン層3の成膜装置および条件; 装置:低圧CVD(Chemical Vapor Deposition) 装置 原料ガスとその供給流量: SiH4 ガス 400sccm PH3 ガス(SiH4 ベース0.5%) 100sccm 圧力:40Pa 成膜温度:550℃Film forming apparatus and conditions for n + -type polycrystalline silicon layer 3: Equipment: low-pressure CVD (Chemical Vapor Deposition) equipment Raw material gas and supply flow rate: SiH 4 gas 400 sccm PH 3 gas (SiH 4 base 0.5% ) 100 sccm Pressure: 40 Pa Film forming temperature: 550 ° C.

【0019】タングステンシリサイド層4の成膜装置お
よび条件; 装置:低圧CVD装置 原料ガスとその供給流量: SiH4 ガス 1000sccm WF6 ガス 10sccm 圧力:26.6Pa 成膜温度:360℃
Film forming apparatus and conditions of tungsten silicide layer 4: Equipment: low pressure CVD apparatus Raw material gas and supply flow rate: SiH 4 gas 1000 sccm WF 6 gas 10 sccm Pressure: 26.6 Pa Film forming temperature: 360 ° C.

【0020】また、反射防止膜5は、下記の成膜方法に
て、SiOx y 膜を、厚さ33nmに成膜したもので
ある。
The anti-reflection film 5 is formed by forming a 33 nm thick SiO x N y film by the following film forming method.

【0021】反射防止膜5の成膜装置および条件; 装置:プラズマCVD装置 原料ガスとその供給流量: SiH4 ガス 50sccm N2 Oガス 50sccm 圧力:330Pa 成膜温度:380℃ RF(高周波)電力:190W(13.56MHz)Apparatus: Plasma CVD apparatus Source gas and supply flow rate: SiH 4 gas 50 sccm N 2 O gas 50 sccm Pressure: 330 Pa Film formation temperature: 380 ° C. RF (high frequency) power: 190W (13.56MHz)

【0022】 ハードマスク材層6の成膜装置および条件; 装置:常温CVD装置 原料ガスとその供給流量:SiH4 (100%) 50sccm 圧力:常圧 成膜温度:430℃Film forming apparatus and conditions for hard mask material layer 6: Equipment: room temperature CVD apparatus Source gas and supply flow rate: SiH 4 (100%) 50 sccm Pressure: normal pressure Film forming temperature: 430 ° C.

【0023】フォトレジスト層7は、ポジティブ型のフ
ォトレジストが用いられる。例えばノボラック系フォト
レジストを1.2μmの厚さに塗布し、i線(365n
m)によるパターン露光、現像によって形成される。
As the photoresist layer 7, a positive type photoresist is used. For example, a novolak-based photoresist is applied to a thickness of 1.2 μm, and an i-line (365 n
m) by pattern exposure and development.

【0024】このようにして形成したフォトレジスト層
7をマスクとして、図1Bに示すように、ハードマスク
材層6と反射防止膜5に対するドライエッチングによる
パターニングを行ってハードマスク16を形成する。こ
のエッチングは、次の方法によって行うことができる。
Using the photoresist layer 7 thus formed as a mask, the hard mask material layer 6 and the antireflection film 5 are patterned by dry etching to form a hard mask 16 as shown in FIG. 1B. This etching can be performed by the following method.

【0025】ハードマスク材層7および反射防止膜5の
エッチング装置および条件; 装置:マグネトロンプラズマ装置 エッチングガスとその流量: CF4 ガス 20sccm CHF3 ガス 20sccm Arガス 200sccm ガス圧力:33Pa 上部RF電力:800W ステージ温度:30℃
Etching apparatus and conditions for hard mask material layer 7 and antireflection film 5: Apparatus: magnetron plasma apparatus Etching gas and its flow rate: CF 4 gas 20 sccm CHF 3 gas 20 sccm Ar gas 200 sccm Gas pressure: 33 Pa Upper RF power: 800 W Stage temperature: 30 ° C

【0026】このようにして、ハードマスク材層6がパ
ターニングされたハードマスク16を形成される。その
後、フォトレジスト層7を、アッシング除去する。この
アッシングは、次の装置および条件によって行うことが
できる。 フォトレジスト層7のアッシング装置と条件; 装置:対向電極型アッシング装置 アッシングガスとその供給流量: O2 がス 12000sccm C26 60sccm ガス圧力:2666Pa RF電力:700W ステージ温度:250℃
Thus, the hard mask 16 in which the hard mask material layer 6 is patterned is formed. Thereafter, the photoresist layer 7 is removed by ashing. This ashing can be performed by the following apparatus and conditions. Ashing device and conditions for photoresist layer 7: Device: counter electrode type ashing device Ashing gas and its supply flow rate: O 2 gas 12000 sccm C 2 F 6 60 sccm Gas pressure: 2666 Pa RF power: 700 W Stage temperature: 250 ° C.

【0027】このように、C26 ガスを添加したO2
プラズマでアッシングすることにより、レジスト縮退に
よる残渣を除去する。
As described above, O 2 containing C 2 F 6 gas
Ashing with plasma removes residues due to resist shrinkage.

【0028】更に、このアッシングで取り去ることがで
きなかったレジスト,ポリマー残りを、硫酸過水での洗
浄による後処理によって除去する。この硫酸過水処理は
次の装置および方法はよることができる。 硫酸過水処理装置および方法; 装置:ディップ(液槽)式洗浄装置 処理方法:次の(1) 〜(4) の手順によった。 (1) 硫酸過水水溶液(H2 SO4 :H22 =5:1)
(110℃) に300秒間浸漬。 (2) 脱イオン水(超純水)リンス 300秒。 (3) 最終仕上げ脱イオン水(超純水)リンス 300
秒。 (4) スピン乾燥 360秒。
Further, the resist and the polymer residue that could not be removed by the ashing are removed by a post-treatment by washing with sulfuric acid and hydrogen peroxide. The following apparatus and method can be used for the sulfuric acid-hydrogen peroxide treatment. Sulfuric acid peroxide treatment apparatus and method; Apparatus: Dip (liquid tank) type cleaning apparatus Treatment method: The following procedures (1) to (4) were performed. (1) Sulfuric acid aqueous solution (H 2 SO 4 : H 2 O 2 = 5: 1)
(110 ° C) for 300 seconds. (2) Rinse with deionized water (ultra pure water) for 300 seconds. (3) Final finish deionized water (ultra pure water) rinse 300
Seconds. (4) Spin drying 360 seconds.

【0029】このようにして、フォトレジスト層7の除
去がなされるが、このとき、ハードマスク16の被着部
以外においては、高融点金属シリサイド層4、すなわち
Siを含む材料層が露呈することによって、上述したア
ッシングの後処理によって、Siの酸化物のSiOx
えばSiO2 等による堆積物9が生成される。
In this manner, the photoresist layer 7 is removed. At this time, the refractory metal silicide layer 4, that is, the material layer containing Si, is exposed except for the portion where the hard mask 16 is applied. As a result, a deposit 9 of Si oxide, such as SiO x, for example, SiO 2, is generated by the ashing post-treatment described above.

【0030】本発明方法においては、この堆積物9の除
去を行う。この除去は、弗酸処理によって行う。この処
理は、次の装置および方法によることができる。 弗酸処理装置および方法; 装置:ディップ(液槽)式洗浄装置 処理方法:次の(1) 〜(4) の手順によった。 (1) 0.25%HF水溶液(25℃)に190秒浸漬。 (2) 脱イオン水(超純水)リンスを300秒。 (3) 最終仕上げ脱イオン水(超純水)リンスを300
秒。 (4) スピン乾燥 360秒 この処理は、前述した酸化膜換算で、1nm以上に相当
し、このとき、図1Cに示すように、図1Bで示した堆
積物9の除去がなされ、高融点金属シリサイド層4、こ
の例ではWSi層の表面が清浄化される。
In the method of the present invention, the deposit 9 is removed. This removal is performed by a hydrofluoric acid treatment. This processing can be performed by the following apparatus and method. Hydrofluoric acid treatment apparatus and method: Apparatus: Dip (liquid tank) type cleaning apparatus Treatment method: The following procedures (1) to (4) were performed. (1) Immersion in 0.25% HF aqueous solution (25 ° C) for 190 seconds. (2) Rinse with deionized water (ultra pure water) for 300 seconds. (3) Rinse 300 definitive deionized water (ultra pure water)
Seconds. (4) Spin drying 360 seconds This treatment corresponds to 1 nm or more in terms of the oxide film described above. At this time, as shown in FIG. 1C, the deposit 9 shown in FIG. The surface of the silicide layer 4, in this example the WSi layer, is cleaned.

【0031】その後、図1Dに示すように、ハードマス
ク16をエッチングマスクとして、高融点金属シリサイ
ド層4および多結晶シリコン層3をエッチングして、そ
れぞれパターン化された高融点金属シリサイド層4と多
結晶シリコン層5との積層によるゲート電極ないしは配
線15を形成する。
Thereafter, as shown in FIG. 1D, using the hard mask 16 as an etching mask, the refractory metal silicide layer 4 and the polycrystalline silicon layer 3 are etched, and the patterned refractory metal silicide layer 4 and the A gate electrode or wiring 15 is formed by lamination with the crystalline silicon layer 5.

【0032】このWSiによる高融点金属シリサイド層
4と多結晶シリコン層5のエッチングは、次の装置およ
び条件によるエッチング方法によることができる。
The etching of the refractory metal silicide layer 4 and the polycrystalline silicon layer 5 by WSi can be performed by an etching method according to the following apparatus and conditions.

【0033】エッチング装置および条件; 装置:有磁場マイクロ波プラズマエッチング装置 エッチングガスとその供給流量: Cl2 ガス 74sccm O2 ガス 6sccm ガス圧力:0.67Pa マイクロ波電力:800W(2.45GHz) RFバイアス:100W(2MHz) ステージ温度:20℃Etching apparatus and conditions: Apparatus: Magnetic field microwave plasma etching apparatus Etching gas and its supply flow rate: Cl 2 gas 74 sccm O 2 gas 6 sccm Gas pressure: 0.67 Pa Microwave power: 800 W (2.45 GHz) RF bias : 100W (2MHz) Stage temperature: 20 ° C

【0034】さらに、ゲート絶縁層2に対する選択比を
確保するためにRFバイアスを下げ、多結晶シリコン厚
100nm相当のオーバーエッチングを行った。このエ
ッチングは次の装置および条件によることができる。
Further, in order to secure a selectivity with respect to the gate insulating layer 2, the RF bias was lowered, and overetching corresponding to a polycrystalline silicon thickness of 100 nm was performed. This etching can be performed by the following apparatus and conditions.

【0035】オーバーエッチング装置および条件 装置:有磁場マイクロ波プラズマエッチング装置 エッチングガスと供給流量: Cl2 ガス 74sccm O2 ガス 6sccm ガス圧力:0.67Pa マイクロ波電力:800W(2.45GHz) RFバイアス:70W(2MHz) ステージ温度:20℃Over-etching apparatus and conditions Apparatus: Microwave plasma etching apparatus with magnetic field Etching gas and supply flow rate: Cl 2 gas 74 sccm O 2 gas 6 sccm Gas pressure: 0.67 Pa Microwave power: 800 W (2.45 GHz) RF bias: 70W (2MHz) Stage temperature: 20 ° C

【0036】このようにして形成した高融点金属シリサ
イド層4と多結晶シリコン層5によるゲート電極ないし
は配線層15は、上述の弗酸処理によるシリコン酸化膜
による堆積物9の排除によって、この堆積物9の存在に
よる影響が回避され、フォトレジスト層7のパターンに
正確に対応した、すなわち変換差の小さいパターンとし
て形成される。
The gate electrode or wiring layer 15 formed of the refractory metal silicide layer 4 and the polycrystalline silicon layer 5 formed as described above is removed by removing the deposit 9 of the silicon oxide film by the above-described hydrofluoric acid treatment. 9 is avoided, and is formed as a pattern accurately corresponding to the pattern of the photoresist layer 7, that is, a pattern having a small conversion difference.

【0037】尚、高融点金属シリサイド層4は、上述し
たタングステンシリサイドWSiXに限られるものでは
なく、Moシリサイド、Tiシリサイド等の各種高融点
金属シリサイド層によって構成することができる。
[0037] Incidentally, the refractory metal silicide layer 4 is not limited to tungsten silicide WSi X described above can be configured by Mo silicide, various high melting point metal silicide layer such as Ti silicide.

【0038】また、本発明製造方法は、ゲート電極ない
しは配線の形成工程を有する半導体装置の製造方法に限
られるものではなく、種々のシリコンを含む材料層のパ
ターンエッチングを有する半導体装置の製造方法に適用
することができる。
Further, the manufacturing method of the present invention is not limited to a method of manufacturing a semiconductor device having a step of forming a gate electrode or a wiring, but is applicable to a method of manufacturing a semiconductor device having pattern etching of various silicon-containing material layers. Can be applied.

【0039】[0039]

【発明の効果】上述したように、本発明方法によれば、
高融点金属シリサイド層と多結晶シリコン層等のシリコ
ンを含む材料層に対するハードマスクを用いてドライエ
ッチングを行う場合に適用して、確実に、ハードマスク
の形成において用いるフォトレジスト層のパターンに対
応するパターンエッチングを行うことができることか
ら、目的とする設計通りのパターンエッチング、すなわ
ち変換差の小さいパターンエッチングを行うことができ
る。したがって、例えばSRAM等のゲート電極ないし
は配線の形成に適用して優れた均一な特性を有する半導
体装置を製造することができる。
As described above, according to the method of the present invention,
Applied when performing dry etching using a hard mask for a material layer containing silicon such as a refractory metal silicide layer and a polycrystalline silicon layer, and reliably corresponds to the pattern of the photoresist layer used in forming the hard mask. Since pattern etching can be performed, pattern etching as intended, that is, pattern etching with a small conversion difference can be performed. Therefore, for example, a semiconductor device having excellent uniform characteristics can be manufactured by being applied to the formation of a gate electrode or a wiring such as an SRAM.

【図面の簡単な説明】[Brief description of the drawings]

【図1】A〜Dは、本発明による半導体装置の製造方法
の一例の各工程の概略断面図である。
FIGS. 1A to 1D are schematic cross-sectional views of respective steps of an example of a method for manufacturing a semiconductor device according to the present invention.

【図2】A〜Cは、従来の半導体装置の製造方法の一例
の各工程の概略断面図である。
2A to 2C are schematic cross-sectional views of respective steps of an example of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1・・・半導体基体、2・・・ゲート絶縁層、3・・・
多結晶シリコン層、4・・・高融点金属シリコン層、5
・・・反射防止膜、6・・・ハードマスク材層、7フォ
トレジスト層、15・・・電極ないしは配線、16・・
・ハードマスク
DESCRIPTION OF SYMBOLS 1 ... Semiconductor base, 2 ... Gate insulating layer, 3 ...
Polycrystalline silicon layer, 4 ... high melting point metal silicon layer, 5
... Anti-reflection film, 6 ... Hard mask material layer, 7 photoresist layer, 15 ... Electrode or wiring, 16 ...
・ Hard mask

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコンを含む材料層に対するパターニ
ング工程を有する半導体装置の製造方法において、 上記パターニング工程が、 上記シリコンを含む材料層上に、ハードマスク材層を被
着形成する工程と、 該ハードマスク材層に対してパターニングを行って所要
のパターンのハードマスクを形成するハードマスクの形
成工程と、 上記ハードマスク材層の除去によって外部に露呈した上
記シリコンを含む材料層表面の堆積物を排除する弗酸処
理工程と、 その後に、上記ハードマスクをエッチングマスクとし
て、上記シリコンを含む材料層に対するドライエッチン
グを行うエッチング工程とを有することを特徴とする半
導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a patterning step for a material layer containing silicon, wherein the patterning step comprises: forming a hard mask material layer on the silicon-containing material layer; Patterning the mask material layer to form a hard mask having a required pattern, and removing the silicon-containing material layer surface exposed to the outside by removing the hard mask material layer A hydrofluoric acid treatment step, and thereafter, an etching step of performing dry etching on the material layer containing silicon using the hard mask as an etching mask.
【請求項2】 上記弗酸処理条件は、酸化膜換算で、1
nm以上の排除効果を得る処理条件としたことを特徴と
する請求項1に記載の半導体装置の製造方法。
2. The hydrofluoric acid treatment condition is 1 in terms of an oxide film.
2. The method for manufacturing a semiconductor device according to claim 1, wherein processing conditions are set to obtain an exclusion effect of at least nm.
JP33722897A 1997-12-08 1997-12-08 Manufacture of semiconductor device Abandoned JPH11176807A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33722897A JPH11176807A (en) 1997-12-08 1997-12-08 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33722897A JPH11176807A (en) 1997-12-08 1997-12-08 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH11176807A true JPH11176807A (en) 1999-07-02

Family

ID=18306655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33722897A Abandoned JPH11176807A (en) 1997-12-08 1997-12-08 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH11176807A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088362A1 (en) * 2002-04-16 2003-10-23 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
KR100551071B1 (en) * 2001-11-12 2006-02-10 주식회사 하이닉스반도체 Method for fabrication of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551071B1 (en) * 2001-11-12 2006-02-10 주식회사 하이닉스반도체 Method for fabrication of semiconductor device
WO2003088362A1 (en) * 2002-04-16 2003-10-23 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7151035B2 (en) 2002-04-16 2006-12-19 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
KR100845963B1 (en) 2002-04-16 2008-07-11 가부시끼가이샤 르네사스 테크놀로지 Semiconductor device and manufacturing method thereof
CN100452426C (en) * 2002-04-16 2009-01-14 株式会社瑞萨科技 Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
KR960013147B1 (en) Pattern delineation of vertical load resistor
JPH0621018A (en) Dry etching method
JP3003657B2 (en) Method for manufacturing semiconductor device
JPH07142446A (en) Method for machining silicon based material layer
TW201543564A (en) Semiconductor fabrication method
JPH06177089A (en) Manufacture of semiconductor device
JP2006509375A (en) Multilayer gate stack
JP2004517470A (en) Method for removing etching residue generated in via formation step
JPH10178014A (en) Method for manufacturing semiconductor device
JPH06168921A (en) Semiconductor device and manufacture of semiconductor device
KR100332109B1 (en) Method of forming a via-hole in a semiconductor device
JPH11176807A (en) Manufacture of semiconductor device
JP2004031892A (en) Method for manufacturing semiconductor device using amorphous carbon
JP3484317B2 (en) Method for manufacturing semiconductor device
US6613680B2 (en) Method of manufacturing a semiconductor device
JP4646346B2 (en) Manufacturing method of electronic device
KR100190498B1 (en) Etching method for polysilicon film
JPH11145144A (en) Method for forming conductive layer
JP2003298049A (en) Manufacturing method for semiconductor device
JP2001237415A (en) Method of manufacturing semiconductor device
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JPH05109673A (en) Manufacture of semiconductor device
KR100439844B1 (en) method for removing photoresist after metal layer etching in semiconductor device
CN117096102B (en) Method for etching through hole by dry method
KR100800165B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040521

A131 Notification of reasons for refusal

Effective date: 20050517

Free format text: JAPANESE INTERMEDIATE CODE: A131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050714