JPH06177089A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06177089A
JPH06177089A JP4325168A JP32516892A JPH06177089A JP H06177089 A JPH06177089 A JP H06177089A JP 4325168 A JP4325168 A JP 4325168A JP 32516892 A JP32516892 A JP 32516892A JP H06177089 A JPH06177089 A JP H06177089A
Authority
JP
Japan
Prior art keywords
pattern
gas
film
organic polymer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4325168A
Other languages
Japanese (ja)
Inventor
Masaya Kobayashi
雅哉 小林
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP4325168A priority Critical patent/JPH06177089A/en
Publication of JPH06177089A publication Critical patent/JPH06177089A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PURPOSE: To obtain a fine pattern as desired by preventing etching of an organic polymer film of a mask in a pattern sidewall direction in a method for forming the pattern in a process for manufacturing a semiconductor device which forms a pattern by etching using the film as the mask.
CONSTITUTION: A pattern of organic polymer films 3a, 3b, 3c is formed on a film 2 to be processed formed on a base film 1. It is exposed with a plasma generated from gas mixed with gas containing Si and O2, and SiO2 films 4a, 4b, 4c, 4d, 4e, 4f are deposited only on the sidewalls of the films 3a, 3b, 3c. Thereafter, the pattern of the films 2a, 2b, 2c is formed by conducting a predetermined dry etching.
COPYRIGHT: (C)1994,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は,半導体装置の製造方法,特に半導体装置製造プロセスにおける微細パターンの形成方法に関する。 The present invention relates to a method of manufacturing a semiconductor device, particularly to a method of forming a fine pattern in a semiconductor device manufacturing process.

【0002】半導体装置の電極,配線などの微細パターンを形成する場合,通常,感光性の有機ポリマーを基板に塗布し,フォトリソグラフィ技術により,露光,現像して,有機ポリマー膜の微細パターンを形成し,それをマスクとして,導電性膜や絶縁膜をエッチング処理して,微細パターンの形成を行う。 [0002] electrode of the semiconductor device, when forming a fine pattern such as wiring, typically, a photosensitive organic polymer is applied to the substrate, by photolithography, exposed and developed, forming a fine pattern of the organic polymer film and, it as a mask, the conductive film or the insulating film by etching is performed to form a fine pattern.

【0003】現在,パターンの寸法制御性などの点で, [0003] Currently, in terms of such dimension control of the pattern,
プラズマエッチングが主流である。 Plasma etching is the mainstream. プラズマエッチングのマスクに有機ポリマーを用いると,プラズマ中のイオンや化学的に活性なエッチング種に曝されるため,マスクである有機ポリマーもエッチングされてしまう。 The use of masks in the organic polymer of the plasma etching, because they are exposed to ions and chemically active etching species in the plasma, the organic polymer is a mask is also etched. 特に,パターンの側壁方向にエッチングされると,設計寸法通りのエッチングができなくなってしまう。 In particular, when it is etched in the direction of the side wall of the pattern, it becomes impossible etching as designed dimensions.

【0004】そこで,マスクである有機ポリマーのパターンの側壁方向のエッチングを阻止して,設計寸法通りの微細パターンを形成する技術が求められている。 [0004] Therefore, by preventing the etching of the sidewall direction of the pattern of the organic polymer is a mask, a technique for forming a fine pattern as designed dimensions are required.

【0005】 [0005]

【従来の技術】従来,マスクの耐ドライエッチング性を高めるために,様々な方法が提案されている。 Conventionally, in order to increase the dry-etch resistance of the mask, it has been proposed various methods.

【0006】有機ポリマーをマスクに用いる場合,耐ドライエッチング性を高める方法として,UV(紫外線) [0006] In the case of using an organic polymer as a mask, as a way to increase the dry-etch resistance, UV (ultraviolet)
キュアにより,有機ポリマーの表面を硬化させる方法が提案されている。 The cure method of curing the surface of the organic polymer has been proposed.

【0007】また,マスクそのものに,SiO 2膜を用いる方法も提案されている。 Further, the mask itself, has also been proposed a method of using the SiO 2 film.

【0008】 [0008]

【発明が解決しようとする課題】UVキュアにより,有機ポリマーの表面を硬化させる方法には,UVキュアでは,完全に有機ポリマーのエッチングを阻止することができない,という問題があった。 The UV curing [0007], the method of curing the surface of the organic polymer, the UV cure, it is impossible to completely block the etching of the organic polymer, there is a problem that.

【0009】マスクそのものに,SiO 2膜を用いる方法は,耐ドライエッチング性の点ではかなり良いが,マスクを除去するのにさらに別のエッチング工程が必要であり,工程数が増加してしまう,という問題があった。 [0009] mask itself, a method of using a SiO 2 film is quite good in terms of dry etching resistance, a further etching step for removing the mask is required, the number of steps is increased, there is a problem in that.

【0010】本発明は,上記の問題点を解決して,マスクである有機ポリマー膜のパターン側壁方向のエッチングを阻止して,設計寸法通りの微細パターンが得られるようにした,半導体装置の製造方法,特に半導体装置製造プロセスにおける微細パターンの形成方法を提供することを目的とする。 [0010] The present invention is to solve the above problems, and prevents etching of the pattern side wall direction of the organic polymer film is a mask, and as a fine pattern as designed size is obtained, the manufacture of semiconductor devices method, and an object thereof is to provide a particularly fine pattern forming method in the semiconductor device manufacturing process.

【0011】 [0011]

【課題を解決するための手段】上記の目的を達成するために,本発明は,次のように構成する。 To achieve the above object of the Invention The present invention is configured as follows. (1)有機ポリマー膜をマスクに用いたエッチング処理によりパターン形成を行う,半導体装置製造プロセスにおける微細パターンの形成方法であって,基板上に形成された被処理膜上に有機ポリマー膜のパターンを形成した後,該基板を,Siを含有するガスとO 2とを混合したガスから生成されるプラズマに曝し,前記有機ポリマー膜の側壁のみにシリコン酸化膜を堆積させ,その後, (1) forming a pattern by etching treatment using an organic polymer film as a mask, a method of forming a fine pattern in a semiconductor device manufacturing process, a pattern of the organic polymer film on the target film formed on a substrate after forming, the substrate, exposed to plasma generated from a gas obtained by mixing gas and O 2 containing Si, a silicon oxide film is deposited only on the sidewalls of the organic polymer film, then,
所定のドライエッチング処理を行って,被処理膜のパターンを形成することを含むように構成する。 It performs a predetermined dry etching process, configured to include forming a pattern of the target film.

【0012】(2)前記(1)において,前記基板を曝すプラズマを,Siを含有するガスとO 2とを混合したガスに,さらに,フッ素,臭素,および塩素のうちの一つを含有するガスを混合したガスから生成するように構成する。 [0012] In (2) above (1), the plasma exposing the substrate, the gas that is a mixture of gas and O 2 containing Si, further containing fluorine, bromine, and one of chlorine configured to generate a mixed gas of gas.

【0013】(3)前記(1)または(2)において, [0013] In (3) above (1) or (2),
前記基板を曝すプラズマを,Siを含有するガスとO 2 The plasma exposing the substrate, a gas containing Si and O 2
ガスとを混合したガスに,さらに,He,Ne,Ar等の不活性ガスを混合したガスから生成するように構成する。 The gas that is a mixture of gases, further, the He, Ne, configured to generate a mixed gas of an inert gas such as Ar.

【0014】(4)前記(1)〜(3)のうちの1つにおいて,所定のドライエッチング処理を行って,被処理膜のパターンを形成した後,後工程として,前記基板に対して,フッ素を含んだガスによるプラズマを用いる処理を行うように構成する。 [0014] (4) In one of (1) to (3), performs a predetermined dry etching process, after forming a pattern of the target film, as a post step, to the substrate, configured to perform processing using plasma by fluorine gas containing.

【0015】 [0015]

【作用】図1は,本発明の原理説明図である。 [Action] Figure 1 is a diagram for explaining the principle of the present invention. 以下,図1を用いて,本発明の原理を説明する。 Hereinafter, with reference to FIG. 1, illustrating the principles of the present invention.

【0016】図1(a)に示すように,下地膜1上に形成された被処理膜2の表面に有機ポリマー膜3を形成した後,フォトリソグラフィ技術によって,有機ポリマー膜のパターン3a,3b,3cを形成する。 [0016] As shown in FIG. 1 (a), after forming the organic polymer layer 3 to be processed film 2 surface formed on the base film 1, by photolithography, the organic polymer film pattern 3a, 3b to form 3c.

【0017】これを,Siを含有するガスとO 2とを混合したガスから生成するプラズマに曝す。 [0017] This was exposed to plasma generated from a gas that is a mixture of gas and O 2 containing Si. これにより, As a result,
プラズマ中の反応により,SiO 2を多く含んだガラス状の膜が基板表面に堆積し,有機ポリマー膜3a,3 The reaction in the plasma, glassy film contains much SiO 2 is deposited on the substrate surface, the organic polymer film 3a, 3
b,3cの表面がSiO 2でコーティングされる。 b, the surface of 3c is coated with SiO 2.

【0018】このとき,ガス比,処理室内の圧力,および基板に印加する高周波電力を制御することにより,図1(b)に示すように,有機ポリマー膜3a,3b,3 [0018] At this time, the gas ratio, the pressure in the treatment chamber, and by controlling the high-frequency power applied to the substrate, as shown in FIG. 1 (b), an organic polymer film 3a, 3b, 3
cの側壁のみに選択的にSiO 2膜4a,4b,4c, selectively SiO 2 film 4a only on the side wall of c, 4b, 4c,
4d,4e,4fが堆積し,有機ポリマー膜3a,3 4d, 4e, 4f is deposited, the organic polymer film 3a, 3
b,3cの水平面上および被処理膜2上には,SiO 2 b, and on the horizontal plane and the target film 2 and 3c are, SiO 2
膜がほとんど堆積しないようにすることができる。 It can be made to film hardly deposited.

【0019】これにより,マスク開口部のエッチング面には,SiO 2膜が堆積せず,また,有機ポリマー膜3 [0019] Thus, the etched surface of the mask opening, without SiO 2 film is deposited, also in the organic polymer film 3
a,3b,3cの水平の表面にも,SiO 2膜が堆積しない。 a, 3b, to be horizontal surfaces of 3c, no SiO 2 film is deposited.

【0020】その結果,その後の被処理膜2エッチング時には,エッチング遅れが無く,有機ポリマー膜3a, [0020] As a result, during the subsequent target film 2 etched without etching delayed, organic polymer film 3a,
3b,3cの側壁に形成されたSiO 2膜4a,4b, 3b, SiO 2 film 4a formed on the side wall of 3c, 4b,
4c,4d,4e,4fが保護膜となり,有機ポリマー膜3a,3b,3cが側壁方向にエッチングされるのを阻止する。 4c, 4d, 4e, 4f is a protective film, an organic polymer film 3a, 3b, 3c is prevented from being etched in the side wall direction.

【0021】有機ポリマー膜3a,3b,3cの上面部は,被処理膜2エッチング時にエッチングされるが,エッチングされた有機ポリマーは,エッチングされた被処理膜2の側壁に堆積し,被処理膜2がサイドエッチングされて,アンダーカット形状となるのを防止する,という効果を奏する。 The organic polymer film 3a, 3b, the upper surface portion of 3c is etched during the processing film 2 etched, etched organic polymer, deposited on the side wall of the processed film 2 is etched, the processing film 2 is side-etched, to prevent the the undercut shape, an effect that.

【0022】したがって,有機ポリマー膜3a,3b, [0022] Thus, the organic polymer film 3a, 3b,
3cの上面部は,エッチングされるのが良く,SiO 2 Upper surface of 3c may have from being etched, SiO 2
膜4a,4b,4c,4d,4e,4fは,有機ポリマー膜3a,3b,3cの側壁にのみ堆積させるのが良い。 Films 4a, 4b, 4c, 4d, 4e, 4f, the organic polymer film 3a, 3b, is good to deposit only on the sidewalls of 3c.

【0023】被処理膜2のエッチング終了時の状態を図1(c)に示す。 [0023] FIG. 1 shows a state at the end of the target film 2 etched (c). 同図から,本発明によれば,被処理膜2a,2b,2cがアンダーカットされることなく,きれいな垂直形状にエッチングされる。 From the figure, according to the present invention, the target film 2a, 2b, 2c without being undercut, is etched in a clean vertical shape. したがって,被処理膜2を設計寸法通りのパターン形状2a,2b,2c Thus, the pattern shape 2a of design dimension as the target film 2, 2b, 2c
にエッチング形成することが可能になる。 It is possible to etch formed.

【0024】有機ポリマー膜3a,3b,3cの側壁にSiO 2膜4a,4b,4c,4d,4e,4fを堆積する装置は,通常の平行平板型RIE装置やECRプラズマエッチング装置を用いればよく,被処理膜2のエッチング処理を行う直前に,同じ装置内で処理ガスを変えることにより行うことのできるプロセスであり,非常に簡易な工程で済む。 The organic polymer film 3a, 3b, SiO 2 film 4a on the side wall of the 3c, 4b, 4c, 4d, 4e, apparatus for depositing a 4f may be used conventional parallel plate RIE apparatus or an ECR plasma etching apparatus , just before the etching process for the processing film 2, a process that can be performed by changing the processing gas in the same apparatus, requires only a very simple process.

【0025】エッチング処理後のレジスト剥離工程は, The resist stripping step after the etching treatment,
通常のO 2ガスによるプラズマアッシングプロセスやO Plasma ashing process or O by conventional O 2 gas
2ガスによるプラズマの下流でアッシングを行う,ダウンフロータイプのアッシング,オゾンアッシング等では,有機ポリマー膜3a,3b,3cの剥離はできるが,側壁を保護しているSiO 2膜4a,4b,4c, Ashing by 2 gas downstream of the plasma, down-flow type ashing, the ozone ashing or the like, an organic polymer film 3a, 3b, but peeling of 3c can, SiO 2 film 4a that protects the side walls, 4b, 4c ,
4d,4e,4fは,エッチング除去できないため,S 4d, 4e, since 4f can not be removed by etching, S
iO 2膜4a,4b,4c,4d,4e,4fが残さとなってしまう。 iO 2 film 4a, 4b, 4c, 4d, 4e, 4f becomes the left.

【0026】したがって,その後の工程で,SiO 2をエッチングできるフッ素を含んだガスのプラズマ処理によりSiO 2を剥離する工程を加えるか,同様に,Si [0026] Thus, in a subsequent step, or adding a step of peeling the SiO 2 by plasma treatment gas containing fluorine can etch the SiO 2, similarly, Si
2をエッチングするHF溶液での処理を加えれば良い。 The O 2 may be added to treatment with HF solution to etch.

【0027】 [0027]

【実施例】図2は,実施例に用いたカソード結合型RI DETAILED DESCRIPTION FIG. 2, the cathode coupled type RI used in the examples
E装置の概略図である。 It is a schematic diagram of E device. 図中,11はSiウェハ,12 In the figure, 11 is a Si wafer, 12
は静電チャック,13はカソード電極,14はDC電源,15はRF電源,16は処理室,17は絶縁物,1 Electrostatic chuck, 13 denotes a cathode electrode, 14 is a DC power supply, 15 RF power, 16 the treatment chamber, 17 is the insulator is 1
8はアノード電極,19はエッチングガス供給口である。 8 the anode electrode, 19 is an etching gas feed port.

【0028】図2に示すRIE装置では,基板側のカソード電極13に,RF電源15から13.56MHzの高周波電力が供給されることによりプラズマが生成され,Siウェハ11に所定の処理が行われる。 [0028] In RIE apparatus shown in FIG. 2, the cathode electrode 13 on the substrate side, plasma is generated by the 13.56MHz high frequency electric power from the RF power source 15 is supplied, predetermined processing is performed to the Si wafer 11 .

【0029】図3は,実施例および比較例に用いたサンプルである。 [0029] Figure 3 is a sample used in examples and comparative examples. 以下,このサンプルについて説明する。 The following describes this sample. S
i基板21上に,膜厚1000ÅのSiO 2膜22を堆積した後,被処理膜として膜厚4000ÅのAl膜23 on the i-substrate 21, after depositing a SiO 2 film 22 having a thickness of 1000 Å, the thickness 4000Å as target film Al film 23
を堆積した。 It was deposited. Al膜23上に,ポジ型のフォトレジスト(東京応化製,OFPR−800)24を塗布した後, On the Al film 23, after positive photoresist (Tokyo Ohka Kogyo Co., OFPR-800) and 24 is applied,
ベークし,フォトリソグラフィ技術によって露光,現像を行い,幅1μmのラインパターン24a,24b,2 Baked, exposed by photolithography and developed, the width 1μm line patterns 24a, 24b, 2
4cを形成した。 4c was formed. 以上のようにして,図3に示すサンプルを作製した。 As described above, to prepare a sample shown in FIG.

【0030】〔実施例1〕図3に示すサンプルを,図2 [0030] The samples shown in Example 1 3, 2
に示すカソード結合型RIE装置に入れ,本発明によるプラズマ処理を行った。 Placed in a cathode coupling type RIE apparatus shown in, the plasma treatment is performed according to the present invention. 処理条件は,以下に示す通りである。 Processing conditions are as shown below.

【0031】SiCl 4流量 :10sccm O 2流量 :2sccm Cl 2流量 :10sccm He流量 :80sccm RFパワー密度 :0.6W/cm 2圧力 :0.1Torr 処理時間 :30秒間 以上の条件で,図3に示すサンプルに対して本発明によるプラズマ処理を行って,フォトレジスト24a,24 The SiCl 4 flow rate: 10 sccm O 2 flow rate: 2 sccm Cl 2 flow rate: 10 sccm the He flow rate: 80 sccm RF power density: 0.6 W / cm 2 pressure: 0.1 Torr Processing time: at least 30 seconds condition, Figure 3 performing plasma treatment according to the invention to the sample shown, the photoresist 24a, 24
b,24cの側壁のみにSiO 2膜を堆積させた後,処理ガスを以下に示すように変え,Al膜23のエッチング処理を行った。 b, after depositing the SiO 2 film only on the side wall of 24c, changing the process gas as shown below were subjected to etching treatment of the Al film 23.

【0032】SiCl 4流量 :100sccm BCl 3流量 :40sccm Cl 2流量 :20sccm エッチング後,Al膜の異方性形状が得られ,寸法シフト量は+90Åと少なく,設計寸法通りのエッチングができた。 The SiCl 4 flow rate: 100 sccm BCl 3 flow rate: 40 sccm Cl 2 flow rate: 20 sccm After etching, obtained anisotropic shape of the Al film, dimensional shift is small and + 90 Å, could etching as designed dimensions.

【0033】〔実施例2〕図3に示すサンプルを,図2 [0033] The samples shown in Example 2 Figure 3, Figure 2
に示すカソード結合型RIE装置に入れ,本発明によるプラズマ処理を行った。 Placed in a cathode coupling type RIE apparatus shown in, the plasma treatment is performed according to the present invention. 処理条件は,以下に示す通りである。 Processing conditions are as shown below.

【0034】SiBr 4流量 :10sccm O 2流量 :2sccm HBr流量 :10sccm He流量 :80sccm RFパワー密度 :0.6W/cm 2圧力 :0.1Torr 処理時間 :30秒間 以上の条件で,図3に示すサンプルに対して本発明によるプラズマ処理を行って,フォトレジスト24a,24 [0034] SiBr 4 flow rate: 10 sccm O 2 flow rate: 2 sccm HBr flow rate: 10 sccm the He flow rate: 80 sccm RF power density: 0.6 W / cm 2 pressure: 0.1 Torr Processing time: at least 30 seconds condition, shown in Figure 3 performing plasma treatment according to the invention to the sample, the photoresist 24a, 24
b,24cの側壁のみにSiO 2膜を堆積させた後,処理ガスを以下に示すように変え,Al膜23のエッチング処理を行った。 b, after depositing the SiO 2 film only on the side wall of 24c, changing the process gas as shown below were subjected to etching treatment of the Al film 23.

【0035】SiCl 4流量 :100sccm BCl 3流量 :40sccm Cl 2流量 :20sccm エッチング後,Al膜の異方性形状が得られ,寸法シフト量は+130Åと少なく,設計寸法通りのエッチングができた。 The SiCl 4 flow rate: 100 sccm BCl 3 flow rate: 40 sccm Cl 2 flow rate: 20 sccm After etching, obtained anisotropic shape of the Al film, dimensional shift is small and + 130 Å, was able to etch as designed dimensions.

【0036】〔実施例3〕実施例1および実施例2のエッチング処理後のサンプルを,ダウンフロータイプのアッシング装置に入れ,フォトレジストのアッシングを行った。 [0036] The sample after etching treatment Example 3 Example 1 and Example 2, put in a down-flow type ashing apparatus to ashing of photoresist.

【0037】図4に,ダウンフロータイプのアッシング装置の例を示す。 [0037] FIG. 4 shows an example of a down-flow type ashing apparatus. 図中,31は発光室,32はマイクロ波,33は石英窓,34はガス導入口,35はプラズマ,36はシャワーヘッド,37はステージ,38はS In the figure, 31 is the light emitting chamber, 32 is a microwave, 33 quartz window, 34 is a gas inlet, 35 plasma, 36 showerhead, 37 stages, 38 S
iウェハである。 i is a wafer.

【0038】また,図中のdは,プラズマ35−Siウェハ38間の距離であり,本実施例および,後述する実施例4および比較例2で用いた装置の場合,d=70m Further, d in the figure, the distance between the plasma 35-Si wafer 38, the present embodiment and the case of the apparatus used in Example 4 and Comparative Example 2 described later, d = 70m
mであった。 It was m.

【0039】以下に本実施例のアッシング条件を示す。 [0039] showing the ashing conditions of this example are shown below. 2流量 :900sccm N 2流量 :100sccm マイクロ波パワー :1.5kW 圧力 :1.0Torr ウェハ温度 :200℃ 処理時間 :1分間 以上の条件でエッチング処理後のサンプルのアッシングを行った後,サンプルをアッシング装置から取り出し, O 2 flow rate: 900 sccm N 2 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr wafer temperature: 200 ° C. Processing time: after ashing of a sample after etching under the above conditions for 1 minute, the sample taken out from the ashing device,
さらに,2%のHF溶液に10秒間曝し,純粋洗浄し, Furthermore, exposed for 10 seconds to 2% HF solution, pure washing,
乾燥させた。 And dried.

【0040】その結果,残さも無く,設計寸法通りのA [0040] As a result, there is no left, as designed dimension A
lパターンが得られた。 l pattern was obtained. 〔実施例4〕実施例1および実施例2のエッチング処理後のサンプルを,図4に示すダウンフロータイプのアッシング装置に入れ,フォトレジストのアッシングを行った。 The sample after etching treatment EXAMPLE 4 Examples 1 and 2, placed in the ashing apparatus downflow type shown in FIG. 4, ashing of photoresist.

【0041】以下に本実施例のアッシング条件を示す。 [0041] showing the ashing conditions of this example are shown below. 2流量 :900sccm N 2流量 :100sccm マイクロ波パワー :1.5kW 圧力 :1.0Torr ウェハ温度 :200℃ 処理時間 :1分間 以上の条件でエッチング処理後のサンプルのアッシングを行った後,処理ガスを変えて,次の条件でプラズマ処理を行った。 O 2 flow rate: 900 sccm N 2 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr wafer temperature: 200 ° C. Processing time: after ashing of a sample after etching treatment with more than 1 minute conditions, the process gas by changing the, the plasma treatment is performed under the following conditions.

【0042】O 2流量 :900sccm CF 4流量 :100sccm マイクロ波パワー :1.5kW 圧力 :1.0Torr ウェハ温度 :200℃ 処理時間 :20秒間 その結果,残さも無く,設計寸法通りのAlパターンが得られた。 The O 2 flow rate: 900 sccm CF 4 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr wafer temperature: 200 ° C. Treatment time: 20 seconds As a result, without residue, obtained Al pattern as designed dimensions obtained.

【0043】〔比較例1〕図3に示すサンプルを,図2 [0043] The samples shown in Comparative Example 1 3, 2
に示すカソード結合型RIE装置に入れ,本発明のプラズマ処理を行わず,以下の条件でAl膜23のエッチング処理を行った。 Placed in a cathode coupling type RIE apparatus shown in, without plasma treatment of the present invention, it was subjected to etching treatment of the Al film 23 under the following conditions.

【0044】SiCl 4流量 :100sccm BCl 3流量 :40sccm Cl 2流量 :20sccm エッチング後,Al膜の異方性形状が得られたが,寸法シフト量は−1500Åと大きく,設計寸法通りのエッチングができなかった。 The SiCl 4 flow rate: 100 sccm BCl 3 flow rate: 40 sccm Cl 2 flow rate: After 20sccm etching, although anisotropic shape of the Al film is obtained, dimensional shift is as large as -1500A, can etch as designed dimensions There was no.

【0045】〔比較例2〕実施例1および実施例2のエッチング処理後のサンプルを,図4に示すダウンフロータイプのアッシング装置に入れ,フォトレジストのアッシングを行った。 [0045] The sample after the etching treatment [Comparative Example 2] In Example 1 and Example 2 was placed in the ashing apparatus downflow type shown in FIG. 4, ashing of photoresist.

【0046】以下に本比較例のアッシング条件を示す。 [0046] showing the ashing conditions of this comparative example below. 2流量 :900sccm N 2流量 :100sccm マイクロ波パワー :1.5kW 圧力 :1.0Torr ウェハ温度 :200℃ 処理時間 :90秒間 以上の条件でエッチング処理後のサンプルのアッシングを行ったところ,Alパターン上には,多くの残さが発生した。 O 2 flow rate: 900 sccm N 2 flow rate: 100 sccm Microwave power: 1.5 kW Pressure: 1.0 Torr wafer temperature: 200 ° C. Processing time: was subjected to ashing of the sample after etching treatment with more than 90 seconds conditions, Al pattern the upper, a lot of residue has occurred. これは,本発明のように,フッ素を含んだガスによるプラズマを用いる処理を行っていないためである。 This, as in the present invention, because the process has not been performed using a plasma using a gas containing fluorine.

【0047】以上,実施例および比較例を説明したが, [0047] Having described the examples and comparative examples,
本発明は,上述した実施例に限らず種々の変形例を含むものである。 The present invention is intended to include various modifications not limited to the aforementioned embodiments. 特に,プラズマを生成するガスは,上述した実施例のものも含めて,次の場合が含まれる。 In particular, the gas for generating a plasma, including those of the embodiment described above, include the following cases.

【0048】 プラズマを生成するガスが,Siを含有するガスとO 2ガスとを混合したガスである場合。 [0048] When the gas for generating plasma is a gas that is a mixture of gas and O 2 gas containing Si. 上記の場合であって,Siを含有するガスが,S In the case of the above, the gas containing Si is, S
iBr 4 ,SiCl 4 ,およびSiF 4のうちの一つである場合。 iBr 4, SiCl 4, and if it is one of SiF 4.

【0049】 プラズマを生成するガスが,Siを含有するガスとO 2ガスとを混合したガスに,さらに,フッ素,臭素,および塩素のうちの一つを含有するガスである場合。 [0049] When the gas for generating plasma, a gas that is a mixture of gas and O 2 gas containing Si, a further gas containing fluorine, bromine, and one of chlorine.

【0050】 プラズマを生成するガスが,Siを含有するガスとO 2ガスとを混合したガスに,さらに,H The gas for generating plasma, a gas that is a mixture of gas and O 2 gas containing Si, further, H
e,Ne,Ar等の不活性ガスを混合したガスから成る場合。 e, Ne, if a mixed gas of an inert gas such as Ar.

【0051】また,エッチング処理される被処理膜は, [0051] In addition, the target film to be etched is
Al膜に限らず,半導体膜,導電体膜,絶縁膜など,半導体装置の製造に用いられる全ての膜を被処理膜とすることができる。 It is not limited to the Al film, a semiconductor film, conductive film, an insulating film, all film for use in manufacturing semiconductor devices can be a film to be treated.

【0052】 [0052]

【発明の効果】本発明によれば,有機ポリマー膜をマスクに用いたエッチング処理により,パターン形成を行う,半導体装置製造プロセスにおける微細パターンの形成方法において,マスクである有機ポリマー膜のパターン側壁方向のエッチングを阻止することが可能になるので,寸法シフト量の少ないエッチング処理が可能になり,設計寸法通りの微細パターンが得られるようになる。 According to the present invention, the etching process using an organic polymer film as a mask, to form a pattern, in the fine pattern forming method in the semiconductor device manufacturing process, the pattern side wall direction of the organic polymer film is a mask it becomes possible to prevent the etching enables less etching of dimensional shift, so fine pattern as designed size is obtained.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の原理説明図である。 1 is a diagram illustrating a principle of the present invention.

【図2】カソード結合型RIE装置の概略図である。 Figure 2 is a schematic view of a cathode coupling type RIE apparatus.

【図3】実施例および比較例に用いたサンプルを示す図である。 3 is a diagram showing a sample used in examples and comparative examples.

【図4】ダウンフロータイプのアッシング装置の例を示す図である。 4 is a diagram showing an example of a down-flow type ashing apparatus.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 下地膜 2 被処理膜 3 有機ポリマー膜 4 SiO 2 1 underlayer 2 target film 3 organic polymer film 4 SiO 2 film

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 有機ポリマー膜をマスクに用いたエッチング処理によりパターン形成を行う,半導体装置製造プロセスにおける微細パターンの形成方法であって,基板上に形成された被処理膜上に有機ポリマー膜のパターンを形成した後,該基板を,Siを含有するガスとO 2とを混合したガスから生成されるプラズマに曝し,前記有機ポリマー膜の側壁のみにシリコン酸化膜を堆積させ, 1. A forming a pattern by an etching process using an organic polymer film as a mask, a method of forming a fine pattern in a semiconductor device manufacturing process, an organic polymer film on the target film formed on a substrate after forming the pattern, the substrate, exposed to plasma generated from a gas obtained by mixing gas and O 2 containing Si, a silicon oxide film is deposited only on the sidewalls of the organic polymer film,
    その後,所定のドライエッチング処理を行って,被処理膜のパターンを形成することを含む半導体装置の製造方法。 Thereafter, by performing a predetermined dry etching treatment, a method of manufacturing a semiconductor device includes forming a pattern of the target film.
  2. 【請求項2】 請求項1において,前記基板を曝すプラズマを,Siを含有するガスとO 2とを混合したガスに,さらに,フッ素,臭素,および塩素のうちの一つを含有するガスを混合したガスから生成することを特徴とする半導体装置の製造方法。 2. The method of claim 1, the plasma exposing the substrate, the gas that is a mixture of gas and O 2 containing Si, further, fluorine, bromine, and a gas containing one of chlorine method of manufacturing a semiconductor device and generating a mixed gas.
  3. 【請求項3】 請求項1または2において,前記基板を曝すプラズマを,Siを含有するガスとO 2ガスとを混合したガスに,さらに,He,Ne,Ar等の不活性ガスを混合したガスから生成することを特徴とする半導体装置の製造方法。 3. An apparatus according to claim 1 or 2, the plasma exposing the substrate, the gas that is a mixture of gas and O 2 gas containing Si, was further mixed He, Ne, an inert gas such as Ar method of manufacturing a semiconductor device and generates the gas.
  4. 【請求項4】 請求項1〜3のうちの1項において,所定のドライエッチング処理を行って,被処理膜のパターンを形成した後,後工程として,前記基板に対して,フッ素を含んだガスによるプラズマを用いる処理を行うことを特徴とする半導体装置の製造方法。 4. A one of claims 1 to 3, performs predetermined dry etching process, after forming a pattern of the target film, as a post step, to the substrate, containing a fluorine the method of manufacturing a semiconductor device, which comprises carrying out the treatment using plasma generated by gas.
JP4325168A 1992-12-04 1992-12-04 Manufacture of semiconductor device Withdrawn JPH06177089A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4325168A JPH06177089A (en) 1992-12-04 1992-12-04 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4325168A JPH06177089A (en) 1992-12-04 1992-12-04 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06177089A true JPH06177089A (en) 1994-06-24

Family

ID=18173776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4325168A Withdrawn JPH06177089A (en) 1992-12-04 1992-12-04 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06177089A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237236A (en) * 1999-12-09 2001-08-31 Lam Res Corp Cleaning method of substrate surfaces after etching process
US7268058B2 (en) 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7326634B2 (en) 2004-03-31 2008-02-05 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7368791B2 (en) 2002-08-23 2008-05-06 Intel Corporation Multi-gate carbon nano-tube transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US8294180B2 (en) 2005-09-28 2012-10-23 Intel Corporation CMOS devices with a single work function gate electrode and method of fabrication
KR101274308B1 (en) * 2005-05-31 2013-06-13 램 리써치 코포레이션 Critical dimension reduction and roughness control
US9048314B2 (en) 2005-02-23 2015-06-02 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9190518B2 (en) 2004-10-25 2015-11-17 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9224754B2 (en) 2008-06-23 2015-12-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9337307B2 (en) 2005-06-15 2016-05-10 Intel Corporation Method for fabricating transistor with thinned channel

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237236A (en) * 1999-12-09 2001-08-31 Lam Res Corp Cleaning method of substrate surfaces after etching process
US7514346B2 (en) 2002-08-23 2009-04-07 Intel Corporation Tri-gate devices and methods of fabrication
US7368791B2 (en) 2002-08-23 2008-05-06 Intel Corporation Multi-gate carbon nano-tube transistors
US7427794B2 (en) 2002-08-23 2008-09-23 Intel Corporation Tri-gate devices and methods of fabrication
US7268058B2 (en) 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7326634B2 (en) 2004-03-31 2008-02-05 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US9190518B2 (en) 2004-10-25 2015-11-17 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9741809B2 (en) 2004-10-25 2017-08-22 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US10236356B2 (en) 2004-10-25 2019-03-19 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9048314B2 (en) 2005-02-23 2015-06-02 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US9368583B2 (en) 2005-02-23 2016-06-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
KR101274308B1 (en) * 2005-05-31 2013-06-13 램 리써치 코포레이션 Critical dimension reduction and roughness control
US9806195B2 (en) 2005-06-15 2017-10-31 Intel Corporation Method for fabricating transistor with thinned channel
US9337307B2 (en) 2005-06-15 2016-05-10 Intel Corporation Method for fabricating transistor with thinned channel
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US8294180B2 (en) 2005-09-28 2012-10-23 Intel Corporation CMOS devices with a single work function gate electrode and method of fabrication
US9224754B2 (en) 2008-06-23 2015-12-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9450092B2 (en) 2008-06-23 2016-09-20 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9806193B2 (en) 2008-06-23 2017-10-31 Intel Corporation Stress in trigate devices using complimentary gate fill materials

Similar Documents

Publication Publication Date Title
US6326307B1 (en) Plasma pretreatment of photoresist in an oxide etch process
JP4886513B2 (en) Reduction of feature critical dimension
US6461974B1 (en) High temperature tungsten etching process
US6159862A (en) Semiconductor processing method and system using C5 F8
KR100227772B1 (en) Method of etching oxide or nitride materials
US6630410B2 (en) Self-aligned PECVD etch mask
US5624582A (en) Optimization of dry etching through the control of helium backside pressure
US6872322B1 (en) Multiple stage process for cleaning process chambers
US5382316A (en) Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
US5514247A (en) Process for plasma etching of vias
JP5418923B2 (en) Substrate manufacturing method
EP1042796B1 (en) Improved techniques for etching an oxide layer
US6699399B1 (en) Self-cleaning etch process
CN1277293C (en) Dry etching method
US20040072443A1 (en) Method for plasma etching performance enhancement
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US5411631A (en) Dry etching method
US7202176B1 (en) Enhanced stripping of low-k films using downstream gas mixing
JP3259380B2 (en) A method of manufacturing a semiconductor device
US6235214B1 (en) Plasma etching of silicon using fluorinated gas mixtures
KR100230908B1 (en) Semiconductor device making method
US20060154486A1 (en) Low-pressure removal of photoresist and etch residue
US7429533B2 (en) Pitch reduction
US6692903B2 (en) Substrate cleaning apparatus and method
US6187688B1 (en) Pattern formation method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307