KR100632035B1 - Method for forming a metal line of semiconductor device - Google Patents

Method for forming a metal line of semiconductor device Download PDF

Info

Publication number
KR100632035B1
KR100632035B1 KR1020040068998A KR20040068998A KR100632035B1 KR 100632035 B1 KR100632035 B1 KR 100632035B1 KR 1020040068998 A KR1020040068998 A KR 1020040068998A KR 20040068998 A KR20040068998 A KR 20040068998A KR 100632035 B1 KR100632035 B1 KR 100632035B1
Authority
KR
South Korea
Prior art keywords
sccm
plasma
metal wiring
photoresist pattern
metal
Prior art date
Application number
KR1020040068998A
Other languages
Korean (ko)
Other versions
KR20060020205A (en
Inventor
이기민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040068998A priority Critical patent/KR100632035B1/en
Publication of KR20060020205A publication Critical patent/KR20060020205A/en
Application granted granted Critical
Publication of KR100632035B1 publication Critical patent/KR100632035B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 식각 후처리 과정에서 포토레지스트 패턴 제거 시 발생하는 금속성 폴리머를 제거한다는 것으로, 이를 위하여 본 발명은, H2O와 O2 및 N2 플라즈마를 이용하여 잔여 Cl 및 포토레지스트 패턴을 제거한 후에 포토레지스트 잔류물과 폴리머를 제거하는 종래 방법과는 달리, 반도체 소자를 제조하는 과정에서 임의의 패턴을 갖는 포토레지스트 패턴에 따른 식각 공정을 통해 금속 물질을 식각하여 금속 배선을 형성한 후에, 플라즈마 식각 챔버에 H2O를 공급하여 포토레지스트 패턴 내 잔여 Cl을 제거하고, O2, N2 플라즈마를 이용하여 포토레지스트 패턴을 제거하며, 금속 배선 형성 시에 생성되는 금속성 폴리머를 O2, N2 및 플로오린계 플라즈마를 이용하여 제거함으로써, 반도체 소자의 제조 과정에서 포토레지스트 패턴 제거 시 발생하는 금속성 폴리머를 제거할 수 있을 뿐만 아니라 금속 배선의 부식을 방지할 수 있는 것이다.The present invention is to remove the metallic polymer generated when removing the photoresist pattern during the metal wiring etching post-treatment process, the present invention is to remove the photoresist after removing the residual Cl and photoresist pattern using H2O, O2 and N2 plasma Unlike conventional methods of removing residues and polymers, a metal material is etched through an etching process according to a photoresist pattern having an arbitrary pattern in the process of manufacturing a semiconductor device, and then a metal wiring is formed in a plasma etching chamber. H2O is supplied to remove residual Cl in the photoresist pattern, the photoresist pattern is removed using O2 and N2 plasma, and the metallic polymer generated when the metal wiring is formed using O2, N2 and fluorine-based plasma. As a result, the gold generated when the photoresist pattern is removed during the manufacturing of the semiconductor It can be achieved which is capable of removing the polymer as it is possible to prevent corrosion of the metal wiring.

금속 배선, 애싱 공정, 금속성 폴리머Metal Wiring, Ashing Process, Metallic Polymer

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING A METAL LINE OF SEMICONDUCTOR DEVICE}METHOD FOR FORMING A METAL LINE OF SEMICONDUCTOR DEVICE

도 1a 내지 1f는 본 발명에 따라 반도체 소자의 금속 배선을 형성하는 과정을 순서대로 도시한 공정순서도.1A to 1F are process flow charts sequentially showing a process of forming metal wirings of a semiconductor device according to the present invention.

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 더욱 상세하게는 금속 배선을 식각하고, 포토레지스트 패턴, 폴리머 제거 등의 식각 잔여물을 제거하는데 적합한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wirings in a semiconductor device, and more particularly, to a method for forming metal wirings in a semiconductor device suitable for etching metal wires and removing etching residues such as photoresist patterns and polymer removal.

최근 들어, 반도체 소자가 대용량화 및 고집적화됨에 따라 반도체 소자의 면적은 점진적으로 축소되고 있으며, 그에 따라 반도체 소자내의 금속 배선 및 그 선폭이 감소되고 있는 추세이며, 또한 선폭이 좁아질수록 금속 배선의 두께는 더 얇아지고 작은 접합과 크기가 요구되고 있다.In recent years, the area of semiconductor devices has gradually decreased as the semiconductor devices have increased in capacity and density, and as a result, the metal wirings and their line widths in the semiconductor devices have been reduced, and as the line widths become narrower, the thickness of the metal wires increases. Thinner and smaller joints and sizes are required.

잘 알려진 바와 같이, 반도체 소자 제조를 위한 금속 배선 형성 공정은 금속 식각 공정, 애싱(Ashing) 공정, 클리닝(Cleaning) 공정의 순서로 진행된다.As is well known, the metal line forming process for manufacturing a semiconductor device is performed in the order of a metal etching process, an ashing process, and a cleaning process.

여기에서, 알루미늄(Al), 구리(Cu) 등의 금속 배선은 절연막 상에 장벽 물 질, 금속 물질, 반사 방지 물질(또는 장벽 물질)을 순차 형성하고, 그 위에 임의의 패턴으로 된 포토레지스트 패턴을 형성하며, Cl2 등의 식각 가스로 금속 식각 공정(예컨대, 건식 식각 공정)을 수행하여 반사 방지 물질, 금속 물질 및 장벽 물질을 패터닝함으로써, 장벽층, 금속 배선 및 반사 방지층의 구조로 된 금속 배선 구조를 형성한다.Here, a metal wiring such as aluminum (Al) or copper (Cu) sequentially forms a barrier material, a metal material, an antireflection material (or a barrier material) on the insulating film, and a photoresist pattern having an arbitrary pattern thereon. A metal etching process (eg, a dry etching process) with an etching gas such as Cl 2 to pattern the antireflective material, the metal material, and the barrier material, thereby forming a metal wiring having a structure of a barrier layer, a metal wiring, and an antireflection layer. To form a structure.

그런데, 금속 식각 공정 시 잔여 Cl 및 폴리머 등이 발생하게 되어 금속 배선의 부식 요인으로 작용한다.However, residual Cl and polymer are generated during the metal etching process, which acts as a corrosion factor of the metal wiring.

그리고, 애싱 공정은 금속 식각 공정 후에 포토레지스트 패턴을 제거하는 공정으로, H2O와 O2 및 N2 플라즈마를 이용하여 포토레지스트 패턴 및 폴리머내 잔여 Cl 및 포토레지스트 패턴을 제거한다. 이러한 애싱 공정 후에도 포토레지스트 잔류물 및 폴리머가 형성된다. 따라서, 애싱 공정 후에 포토레지스트 잔류물과 폴리머 등을 제거하기 위한 클리닝 공정을 수행하게 된다.The ashing process removes the photoresist pattern after the metal etching process, and removes the photoresist pattern and the remaining Cl and photoresist patterns in the polymer using H 2 O, O 2 and N 2 plasma. Photoresist residues and polymers are formed after this ashing process. Therefore, after the ashing process, a cleaning process for removing the photoresist residue, the polymer, and the like is performed.

한편, 종래의 금속 배선 형성 방법에서는 H2O 플라즈마 식각 챔버에서 잔여 Cl을 제거하고, H2O, O2 및 N2 플라즈마 식각 챔버에서 포토레지스트를 제거하는 애싱 공정을 수행한 후에, 발생하는 포토레지스트 잔류물과 폴리머를 제거하기 위한 클리닝 공정을 수행한다. 하지만, 이러한 애싱 공정을 수행하더라도 금속성 폴리머를 완전히 제거할 수 없을 뿐만 아니라 잔여 Cl에 의해 금속 배선이 부식되는 문제점이 있었다.Meanwhile, in the conventional metal wiring forming method, after performing an ashing process of removing residual Cl from the H 2 O plasma etching chamber and removing the photoresist from the H 2 O, O 2, and N 2 plasma etching chambers, the photoresist residue and the polymer are generated. Carry out a cleaning process to remove. However, even when the ashing process is performed, the metallic polymer may not be completely removed and the metal wiring may be corroded by the remaining Cl.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 포 토레지스트 패턴 제거 시에 발생하는 금속성 폴리머를 O2, N2 및 플로오린계 플라즈마를 이용하여 제거하고, 금속 배선의 부식을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems of the prior art, to remove the metallic polymer generated during the photoresist pattern removal using O2, N2 and fluorine-based plasma, to prevent corrosion of the metal wiring It is an object of the present invention to provide a method for forming metal wiring of a semiconductor device.

상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 금속 배선을 형성하는 방법으로서, 임의의 패턴을 갖는 포토레지스트 패턴에 따른 식각 공정을 통해 금속 물질을 식각하여 금속 배선을 형성하는 과정과, 플라즈마 식각 챔버에 H2O를 공급하여 상기 포토레지스트 패턴 내 잔여 Cl을 제거하는 과정과, O2, N2 플라즈마를 이용하여 상기 포토레지스트 패턴을 제거하는 과정과, 상기 금속 배선 형성 시에 생성되는 금속성 폴리머를 O2, N2 및 플로오린계 플라즈마를 이용하여 제거하는 과정을 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.In order to achieve the above object, the present invention provides a method for forming a metal wiring of a semiconductor device, the process of forming a metal wiring by etching a metal material through an etching process according to a photoresist pattern having an arbitrary pattern, and plasma etching Supplying H2O to the chamber to remove residual Cl in the photoresist pattern, removing the photoresist pattern by using O2 and N2 plasma, and forming a metallic polymer in the formation of the metal wiring; And it provides a method for forming a metal wiring of the semiconductor device comprising the step of removing using a fluorine-based plasma.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 핵심 기술요지는, H2O와 O2 및 N2 플라즈마를 이용하여 잔여 Cl 및 포토레지스트 패턴을 제거한 후에 포토레지스트 잔류물과 폴리머를 제거하는 종래 방법과는 달리, 반도체 소자를 제조하는 과정에서 임의의 패턴을 갖는 포토레지스트 패턴에 따른 식각 공정을 통해 금속 물질을 식각하여 금속 배선을 형성한 후 에, 플라즈마 식각 챔버에 H2O를 공급하여 포토레지스트 패턴 내 잔여 Cl을 제거하고, O2, N2 플라즈마를 이용하여 포토레지스트 패턴을 제거하며, 금속 배선 형성 시에 생성되는 금속성 폴리머를 O2, N2 및 플로오린계 플라즈마를 이용하여 제거한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.A key technical aspect of the present invention is that, unlike conventional methods of removing photoresist residues and polymers after removing residual Cl and photoresist patterns using H2O and O2 and N2 plasmas, the process of fabricating semiconductor devices After etching the metal material through the etching process according to the photoresist pattern having a pattern to form a metal wiring, H2O is supplied to the plasma etching chamber to remove residual Cl in the photoresist pattern, and O2 and N2 plasma are used. By removing the photoresist pattern and removing the metallic polymer produced during the formation of the metal wiring using O2, N2 and fluoroine plasma, the object of the present invention can be easily achieved through such technical means.

도 1a 내지 도 1f는 본 발명에 따라 반도체 소자의 금속 배선 후처리 과정을 순서대로 도시한 공정순서도이다.1A to 1F are process flow charts sequentially showing a metal wiring post-processing process of a semiconductor device according to the present invention.

도 1a를 참조하면, 절연막(100)상에 장벽 물질(102), 금속 배선 물질(104), 반사 방지 물질(106)을 순차적으로 형성한다. 여기에서, 장벽 물질(102)은, 예를 들면, Ti/TiN 등을 사용할 수 있고, 금속 배선 물질(104)은, 예를 들면 Al, Cu, Al-Cu 합금 등을 사용할 수 있으며, 반사 방지 물질(106)은 Ti/TiN 또는 TiN 등을 사용할 수 있다. 그리고, 금속 배선을 형성하기 위해 반사 방지 물질(104) 상에 금속 배선 영역을 정의하는 포토레지스트 패턴(108)을 형성한다.Referring to FIG. 1A, a barrier material 102, a metal wiring material 104, and an antireflection material 106 are sequentially formed on the insulating film 100. Here, for example, Ti / TiN may be used for the barrier material 102, and for example, Al, Cu, an Al—Cu alloy, or the like may be used for the metal wiring material 104. The material 106 may use Ti / TiN, TiN, or the like. Then, a photoresist pattern 108 defining a metal wiring region is formed on the antireflective material 104 to form metal wiring.

또한, Cl 계 플라즈마, 예를 들어 Cl2, BCl3 등을 이용하여 포토레지스트 패턴(108)에 의해 오픈된 장벽 물질(102), 금속 배선 물질(104), 반사 방지 물질(106)을 건식 식각 공정을 수행한 후에, 도 1b에 도시한 바와 같이, 하부 절연막(100) 상에 금속 배선 구조(110)를 형성한다.In addition, a dry etching process may be performed on the barrier material 102, the metal wiring material 104, and the antireflection material 106 opened by the photoresist pattern 108 using Cl-based plasma, for example, Cl 2, BCl 3, or the like. After performing, as shown in FIG. 1B, the metal wiring structure 110 is formed on the lower insulating film 100.

그리고, 도 1c에 도시한 바와 같이, 플라즈마 식각 챔버내 압력 및 H2O의 양을 조절하여 금속 배선 구조(110) 표면에 발생하는 폴리머(112) 및 포토레지스트 패턴(108)에 존재하는 잔여 Cl 을 제거한다. 여기에서, Cl 의 제거는 플라즈마 식 각 챔버 내에서 0.5 Torr-1 Torr의 압력, 1000 W-1500 W의 전원, 200 sccm-900 sccm의 H2O 양으로 10-30 초 동안 수행한다. 이 때, H2O를 이용하여 잔여 Cl 을 제거하는 공정 온도는 200 ℃- 250 ℃이다.As shown in FIG. 1C, residual Cl present in the polymer 112 and the photoresist pattern 108 generated on the surface of the metallization structure 110 is removed by adjusting the pressure and the amount of H 2 O in the plasma etching chamber. do. Here, the removal of Cl is performed for 10-30 seconds in a plasma etching chamber with a pressure of 0.5 Torr-1 Torr, a power of 1000 W-1500 W, and an H 2 O amount of 200 sccm-900 sccm. At this time, the process temperature for removing residual Cl using H 2 O is 200 ℃-250 ℃.

다음에, 도 1d에 도시한 바와 같이, O2 및 N2 플라즈마를 이용하여 포토레지스트 패턴(108)을 제거한다. 여기에서, O2 및 N2 플라즈마를 이용한 포토레지스트 패턴의 제거는 1.4 Torr-2.6 Torr의 압력, 1000 W-1500 W의 전원, O2를 2000 sccm-4000 sccm, N2를 200 sccm-400 sccm으로 50-200 초 동안 수행한다. 이 때 O2 및 N2 플라즈마를 이용한 포토레지스트 패턴을 제거하는 공정 온도는 200 ℃-250 ℃이다.Next, as shown in FIG. 1D, the photoresist pattern 108 is removed using O2 and N2 plasma. Here, the removal of the photoresist pattern using the O2 and N2 plasma was performed at a pressure of 1.4 Torr-2.6 Torr, a power of 1000 W-1500 W, 2000 sccm-4000 sccm for O2, and 50-200 at 200 sccm-400 sccm for N2. Run for seconds. At this time, the process temperature for removing the photoresist pattern using the O2 and N2 plasma is 200 ℃ -250 ℃.

그리고, 도 1e에 도시한 바와 같이, 포토레지스트 패턴(108)이 제거된 후에 남는 금속성 폴리머(114)를 O2, N2 및 플로오린계 플라즈마를 이용하여 건식 식각 공정을 통해 제거한다. 여기에서 ,O2, N2 및 플로린계 플라즈마를 이용하여 금속성 폴리머(114)를 제거하는 건식 식각 공정은, 1.4 Torr-2.6 Torr의 압력, 1000 W-1500 W의 전원, O2를 2000 sccm-4000 sccm, N2를 200 sccm-400 sccm, 플로오린계를 400 sccm-800 sccm, 200 ℃-250 ℃의 공정 온도로 10-30 초 동안 수행한다. 여기에서, 플로린계 플라즈마는 예를 들어 CF4 등을 사용할 수 있다.As shown in FIG. 1E, the metallic polymer 114 remaining after the photoresist pattern 108 is removed is removed by a dry etching process using O 2, N 2, and a fluorine-based plasma. Here, the dry etching process for removing the metallic polymer 114 using O2, N2 and Florin-based plasma, pressure of 1.4 Torr-2.6 Torr, power of 1000 W-1500 W, 2000 sccm-4000 sccm, O2 N2 is carried out for 10-30 seconds at a process temperature of 200 sccm-400 sccm, fluorine-based 400 sccm-800 sccm, 200 ℃ -250 ℃. Here, for example, CF4 may be used as the florin-based plasma.

이어서, 클리닝 공정을 수행하여 도 1f에 도시한 바와 같이, 포토레지스트 및 금속성 폴리머 잔류물 등이 제거된 금속 배선 구조(110)를 형성한다.A cleaning process is then performed to form the metallization structure 110 from which photoresist, metallic polymer residues, and the like are removed, as shown in FIG. 1F.

따라서, 본 발명은 반도체 소자의 제조 과정에서 금속 배선을 식각한 후에 H2O 플라즈마를 이용하여 잔여 Cl을 제거하고, O2, N2 플라즈마를 이용하여 포토레지스트 패턴을 제거하며, O2, N2 및 플로오린계 플라즈마를 이용하여 금속성 폴리 머를 제거할 수 있다.Therefore, the present invention removes residual Cl using H2O plasma after etching the metal wiring in the manufacturing process of the semiconductor device, and remove the photoresist pattern using O2, N2 plasma, O2, N2 and fluorine-based plasma It is possible to remove the metallic polymer using.

이상 설명한 것과 같이 본 발명은, H2O와 O2 및 N2 플라즈마를 이용하여 잔여 Cl 및 포토레지스트 패턴을 제거한 후에 포토레지스트 잔류물과 폴리머를 제거하는 종래 방법과는 달리, 반도체 소자를 제조하는 과정에서 임의의 패턴을 갖는 포토레지스트 패턴에 따른 식각 공정을 통해 금속 물질을 식각하여 금속 배선을 형성한 후에, 플라즈마 식각 챔버에 H2O를 공급하여 포토레지스트 패턴 내 잔여 Cl을 제거하고, O2, N2 플라즈마를 이용하여 포토레지스트를 제거하며, 금속 배선 형성 시에 생성되는 금속성 폴리머를 O2, N2 및 플로오린계 플라즈마를 이용하여 제거함으로써, 반도체 소자의 제조 과정에서 발생하는 금속성 폴리머를 제거할 수 있을 뿐만 아니라 금속 배선의 부식을 방지할 수 있다. 따라서 반도체 소자의 수율 및 신뢰도를 향상시킬 수 있는 것이다.As described above, the present invention, unlike the conventional method of removing the photoresist residue and the polymer after removing the residual Cl and photoresist pattern using H2O, O2 and N2 plasma, any After etching the metal material through the etching process according to the photoresist pattern having a pattern to form a metal wiring, H2O is supplied to the plasma etching chamber to remove residual Cl in the photoresist pattern, and the photo using O2 and N2 plasma By removing the resist and removing the metallic polymer generated during the formation of the metal wiring using O2, N2, and fluorine-based plasma, not only the metallic polymer generated during the manufacturing process of the semiconductor device but also the corrosion of the metal wiring can be removed. Can be prevented. Therefore, the yield and reliability of the semiconductor device can be improved.

Claims (8)

반도체 소자의 금속 배선을 형성하는 방법으로서,As a method of forming a metal wiring of a semiconductor element, 임의의 패턴을 갖는 포토레지스트 패턴에 따른 식각 공정을 통해 금속 물질을 식각하여 금속 배선을 형성하는 과정과,Forming a metal wiring by etching a metal material through an etching process according to a photoresist pattern having an arbitrary pattern; 플라즈마 식각 챔버에 H2O를 공급하여 상기 포토레지스트 패턴 내 잔여 Cl을 제거하는 과정과,Supplying H 2 O to a plasma etching chamber to remove residual Cl in the photoresist pattern; O2, N2 플라즈마를 이용하여 상기 포토레지스트 패턴을 제거하는 과정과,Removing the photoresist pattern using O 2 and N 2 plasma; 상기 금속 배선 형성 시에 생성되는 금속성 폴리머를 O2, N2 및 플로오린계 플라즈마를 이용하여 제거하는 과정Removing the metallic polymer generated during the formation of the metal wiring using O2, N2 and fluoroine plasma 을 포함하는 반도체 소자의 금속 배선 형성 방법.Metal wiring forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 잔여 Cl의 제거는, H2O를 200 sccm-900 sccm으로 공급하여 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The removal of the remaining Cl, the metal wiring forming method of the semiconductor device, characterized in that is performed by supplying 200 sccm-900 sccm. 제 2 항에 있어서,The method of claim 2, 상기 잔여 Cl의 제거는, 0.5 Torr-1 Torr 의 압력 조건, 1000 W-1500 W의 전원 범위, 200 ℃-250 ℃의 온도 조건에서 10 초-30 초 동안 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The removal of the residual Cl, the metal of the semiconductor device, characterized in that performed for 10 seconds to 30 seconds under a pressure condition of 0.5 Torr-1 Torr, a power range of 1000 W-1500 W, temperature conditions of 200 ℃ -250 ℃ Wiring formation method. 제 1 항에 있어서,The method of claim 1, 상기 포토레지스트의 제거는, O2를 2000 sccm-4000 sccm, N2를 200 sccm-400 sccm 으로 공급하여 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The removal of the photoresist is performed by supplying O2 at 2000 sccm-4000 sccm and N2 at 200 sccm-400 sccm. 제 4 항에 있어서,The method of claim 4, wherein 상기 포토레지스트의 제거는, 1.4 Torr-2.6 Torr의 압력 조건, 1000 W-1500 W의 전원 범위, 200 ℃-250 ℃의 온도 조건에서 50 초-200 초 동안 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The removal of the photoresist, the metal of the semiconductor device, characterized in that carried out for 50 seconds to 200 seconds under a pressure condition of 1.4 Torr-2.6 Torr, a power range of 1000 W-1500 W, temperature conditions of 200 ℃ -250 ℃ Wiring formation method. 제 1 항에 있어서,The method of claim 1, 상기 금속성 폴리머의 제거는, O2 플라즈마를 2000 sccm-4000 sccm, N2 플라즈마를 200 sccm-400 sccm, 플로오린계 플라즈마를 400 sccm-800 sccm 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The removal of the metallic polymer may be performed using 2000 sccm-4000 sccm for O2 plasma, 200 sccm-400 sccm for N2 plasma, and 400 sccm-800 sccm for fluorine-based plasma. . 제 6 항에 있어서,The method of claim 6, 상기 플로오린계 플라즈마는, CF4 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And said fluorine-based plasma is CF4. 제 6 항에 있어서,상기 금속성 폴리머의 제거는, 1.4 Torr-2.6 Torr의 압력 조건, 1000 W-1500 W의 전원 범위, 200 ℃-250 ℃의 온도 조건에서 10 초-30 초 동안 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 6, wherein the removal of the metallic polymer is performed for 10 seconds to 30 seconds under a pressure condition of 1.4 Torr-2.6 Torr, a power range of 1000 W-1500 W, and a temperature condition of 200 ° C.-250 ° C. 8. A metal wiring formation method of a semiconductor element.
KR1020040068998A 2004-08-31 2004-08-31 Method for forming a metal line of semiconductor device KR100632035B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040068998A KR100632035B1 (en) 2004-08-31 2004-08-31 Method for forming a metal line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040068998A KR100632035B1 (en) 2004-08-31 2004-08-31 Method for forming a metal line of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060020205A KR20060020205A (en) 2006-03-06
KR100632035B1 true KR100632035B1 (en) 2006-10-04

Family

ID=37127391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068998A KR100632035B1 (en) 2004-08-31 2004-08-31 Method for forming a metal line of semiconductor device

Country Status (1)

Country Link
KR (1) KR100632035B1 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
05226299
1020030052163

Also Published As

Publication number Publication date
KR20060020205A (en) 2006-03-06

Similar Documents

Publication Publication Date Title
KR100584485B1 (en) Method for preventing metal corrosion of semiconductor devices
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
KR100698103B1 (en) Method for fabricating of Dual Damascene
KR100450564B1 (en) Post treatment method for metal line of semiconductor device
JP2004119977A (en) Selective dry etching of tantalum and tantalum nitride
KR100632333B1 (en) Manufacturing Method of Semiconductor Device
KR100632035B1 (en) Method for forming a metal line of semiconductor device
KR100606540B1 (en) Method for forming the copper interconnection of semiconductor device
TW201546894A (en) Method for a dry exhumation without oxidation of a cell and source line
KR100605942B1 (en) Method for post-treating metal interconnects of semiconductor devices
JP2022544026A (en) How to use ultra-thin ruthenium metal hardmasks for etch profile control
KR100701388B1 (en) Method for post treating a metal line of semiconductor device
KR20060020202A (en) Method for forming a metal line of semiconductor device
KR100602130B1 (en) Method for forming copper wiring of semiconductor device using damascene
KR100458591B1 (en) Method for removing polymer in semiconductor
KR100652285B1 (en) Method for removing photoresist residue
KR100876860B1 (en) Method of forming multi-layer metal wiring of semiconductor device
KR100450565B1 (en) Post treatment method for metal line of semiconductor device
US20070227555A1 (en) Method to manipulate post metal etch/side wall residue
KR100721243B1 (en) Method of forming metal line for semiconductor device
KR100274345B1 (en) Method for forming metalization of semiconductor device
JP2001351974A (en) Manufacturing method of semiconductor device
CN117096035A (en) Method for manufacturing bonding pad
KR100613353B1 (en) Method for forming copper wiring of semiconductor device using single damascene process
KR100559947B1 (en) Method for post treatment of metal wiring of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090917

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee