KR100702796B1 - Method for removing circle defect on the metal layer of semiconductor device - Google Patents

Method for removing circle defect on the metal layer of semiconductor device Download PDF

Info

Publication number
KR100702796B1
KR100702796B1 KR1020050102094A KR20050102094A KR100702796B1 KR 100702796 B1 KR100702796 B1 KR 100702796B1 KR 1020050102094 A KR1020050102094 A KR 1020050102094A KR 20050102094 A KR20050102094 A KR 20050102094A KR 100702796 B1 KR100702796 B1 KR 100702796B1
Authority
KR
South Korea
Prior art keywords
wafer
metal
semiconductor device
photoresist
metal residue
Prior art date
Application number
KR1020050102094A
Other languages
Korean (ko)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050102094A priority Critical patent/KR100702796B1/en
Application granted granted Critical
Publication of KR100702796B1 publication Critical patent/KR100702796B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명은 반도체 소자의 제조 방법에 대한 것으로서, 더욱 상세하게는 반도체 소자 제조시 금속 패턴 상에 발생할 수 있는 결함물을 제거하여 반도체 소자의 신뢰성을 향상시키기 위한 방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for improving reliability of a semiconductor device by removing defects that may occur on a metal pattern when manufacturing a semiconductor device.

이를 위하여, 본 발명에 따른 반도체 소자 금속 배선 상의 결함 제거 방법은 금속 패턴이 완성된 웨이퍼 표면을 검사하여 금속 잔류물의 잔존 유무를 판단하는 단계와, 상기 웨이퍼 상면의 상기 금속 잔류물만이 소정 높이로 노출될 수 있도록 상기 웨이퍼 상면에 감광제를 도포하여 감광막을 형성하는 단계와, 상기 금속 잔류물과 상기 감광막을 식각하는 단계와, 상기 감광막을 상기 웨이퍼 상면으로부터 제거하는 단계를 포함한다. To this end, the defect removal method on the semiconductor device metal wiring according to the present invention comprises the steps of inspecting the wafer surface of the metal pattern is completed to determine the presence of metal residues, and only the metal residue on the upper surface of the wafer to a predetermined height Forming a photoresist by applying a photoresist to the upper surface of the wafer so as to be exposed; etching the metal residue and the photoresist; and removing the photoresist from the upper surface of the wafer.

금속 패턴, 플라즈마 식각, 식각 Metal Pattern, Plasma Etching, Etching

Description

반도체 소자 금속 배선 상의 결함 제거 방법{Method for Removing Circle Defect on the Metal Layer of Semiconductor Device} Method for removing circle defect on the metal layer of semiconductor device

도 1은 전기도금 공정이 진행된 본 발명에 따른 반도체 소자의 웨이퍼를 나타내는 단면도이고,1 is a cross-sectional view showing a wafer of a semiconductor device according to the present invention the electroplating process is performed,

도 2 및 도 3은 배선 패턴이 형성된 본 발명에 따른 반도체 소자의 종단면도와 길이방향 단면도이며, 2 and 3 are longitudinal cross-sectional views and longitudinal cross-sectional views of a semiconductor device according to the present invention, in which a wiring pattern is formed;

도 4 및 도 5는 본 발명에 따라 금속 잔류물을 식각하기 위하여 반도체 소자를 플라즈마 에칭하는 과정을 나타내는 종단면도이다. 4 and 5 are longitudinal cross-sectional views illustrating a process of plasma etching a semiconductor device to etch metal residues according to the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

11 : 웨이퍼 13 : 확산 방지층11 wafer 13 diffusion barrier layer

15 : 시드층 17 : 도금층15 seed layer 17 plating layer

19 : 에지 비드 19 : 감광막19: edge bead 19: photosensitive film

본 발명은 반도체 소자 제조 방법에 대한 것으로서, 더욱 상세하게는 반도체 소자의 금속 배선층 상에 존재할 수 있는 결함을 제거하기 위한 방법에 관한 것이 다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for removing a defect that may exist on a metal wiring layer of a semiconductor device.

반도체 소자는 실리콘 웨이퍼에 이온주입, 증착, 식각 공정 등을 수차례 진행하여 요구되는 패턴을 갖도록 형성하며, 패턴 형성을 위하여 감광제의 도포, 노광, 현상, 제거 공정 등도 수시로 진행된다. A semiconductor device is formed to have a desired pattern by performing ion implantation, deposition, and etching processes several times on a silicon wafer, and a process of applying, exposing, developing, and removing a photosensitive agent is often performed for pattern formation.

이때, 원형 실리콘 웨이퍼에는 반도체 소자를 형성할 수 없는 가장 자리가 발생하고 이러한 부분은 감광막을 제거하여 패턴이 형성되는 것을 방지한다. At this time, an edge where a semiconductor element cannot be formed occurs in the circular silicon wafer, and this portion prevents the pattern from being formed by removing the photosensitive film.

그러나, 이온 주입, 증착, 식각 공정 시 실리콘 웨이퍼 전면에 이온 및 금속이 증착이 가해지므로 실리콘 웨이퍼의 가장자리 영역에도 다수 번의 증착으로 인한 증착막이 형성될 수 있다.However, since ions and metals are deposited on the entire surface of the silicon wafer during the ion implantation, deposition, and etching process, a deposition film due to a plurality of depositions may be formed in the edge region of the silicon wafer.

이러한 증착막들은 유기물, 금속 또는 고압 고온에서 상결정이 변성된 유기물 금속 물질막이며, 이는 반도체 소자 공정 중에 진행되는 고온,세정 과정에서 발생되는 스트레스에 의하여 쉽게 웨이퍼로부터 탈락하여 배선 패턴이 형성되거나 또는 박막이 형성된 실리콘 웨이퍼 상에 존재할 수 있다. These deposited films are organic materials, metals or organic metal materials in which phase crystals are denatured at high pressure and high temperature, and are easily removed from the wafer due to stress generated during high temperature and cleaning processes during the semiconductor device process to form wiring patterns or thin films. May be present on the formed silicon wafer.

도금이 완료된 웨이퍼의 에지 또는 베벨 부분에 불필요하게 형성된 금속 잔류물이 존재하는 경우, 이를 제거하기 위하여, 실리콘 웨이퍼를 도금액으로 완전히 세척한 뒤 구리가 다른 장비를 오염시키는 것을 막기 위한 EBR(Edge Bead Removal)과정과 도금 후 열처리 공정을 실시한다. In order to remove any undesired metal residues on the edges or bevel portions of the plated wafers, edge bead removal is performed to thoroughly clean the silicon wafer with a plating solution and to prevent copper from contaminating other equipment. ) And heat treatment after plating.

또는, 웨이퍼 가장자리 지역만의 금속 배선층을 제거할 수 있도록, WEE(Wafer Edge Exposure) 마스크를 이용하여 웨이퍼 가장자리를 식각한다. Alternatively, the wafer edge is etched using a wafer edge exposure (WEE) mask to remove the metallization layer only at the wafer edge region.

그러나, 이러한 방법으로도 제거되지 않는 금속 잔류물은 차후에 진행되는 고온, 고압의 후속공정에서 통하여 박리되어 웨이퍼의 주요 배선층으로 떨어져 나가 배선층상에 잔존할 수 있으며, 이는 반도체 소자의 전기적인 쇼트(Short)를 유발시키는 브릿지(Bridge)를 형성한다. However, metal residues which are not removed by this method may be peeled off in a subsequent high temperature and high pressure subsequent process to fall off the main wiring layer of the wafer and remain on the wiring layer, which is an electrical short of the semiconductor device. To form a bridge that causes).

이에 따라, 반도체 소자의 제품 신뢰성이 떨어지며, 금속 잔류물이 배선층 상에 존재하는 경우, 그 상부에 절연막이 적층되어도 절연막과 배선 사이의 보이드가 존재하므로 반도체 소자가 열에 취약해진다. As a result, the product reliability of the semiconductor device is lowered, and if a metal residue is present on the wiring layer, the semiconductor device is vulnerable to heat because a void between the insulating film and the wiring exists even if an insulating film is stacked thereon.

상기한 문제점을 해결하기 위하여, 본 발명은 감광막을 마스크로 이용하여 반도체 소자의 금속 배선층 상에 존재할 수 있는 결함만을 효과적으로 제거함으로써 반도체 소자의 신뢰성을 향상시키는 데 그 목적이 있다. In order to solve the above problems, an object of the present invention is to improve the reliability of a semiconductor device by effectively removing only defects that may exist on the metal wiring layer of the semiconductor device using a photosensitive film as a mask.

또한, 본 발명은 웨이퍼 상에 존재하는 불필요한 잔류물을 제거한 후, 후속 공정을 진행함으로써, 반도체의 생산 수율을 향상시키는 데 그 목적이 있다. In addition, an object of the present invention is to improve the production yield of a semiconductor by removing the unnecessary residue present on the wafer and then proceeding to the subsequent process.

본 발명에 따른 반도체 소자 금속 배선 상의 결함 제거 방법은 금속 패턴이 완성된 웨이퍼 표면을 검사하여 금속 잔류물의 잔존 유무를 판단하는 단계와, 상기 웨이퍼 상면의 상기 금속 잔류물만이 소정 높이로 노출될 수 있도록 상기 웨이퍼 상면에 감광제를 도포하여 감광막을 형성하는 단계와, 상기 금속 잔류물과 상기 감광막을 식각하는 단계와, 상기 감광막을 상기 웨이퍼 상면으로부터 제거하는 단계를 포함한다. According to the present invention, a method for removing defects on a metal device wiring may include inspecting a wafer surface on which a metal pattern is completed to determine whether metal residue remains, and only the metal residue on the upper surface of the wafer may be exposed to a predetermined height. Forming a photoresist by applying a photoresist to the upper surface of the wafer so as to form a photoresist; etching the metal residue and the photoresist; and removing the photoresist from the upper surface of the wafer.

더 나아가 본 발명에 따른 반도체 소자 금속 배선 상의 결함 제거 방법에 있 어서, 상기 감광막의 두께는 상기 금속 잔류물 두께의 40~60% 범위의 두께로 상기 웨이퍼 상에 형성된다. Furthermore, in the defect removal method on the semiconductor device metal wiring according to the present invention, the thickness of the photosensitive film is formed on the wafer with a thickness in the range of 40 to 60% of the thickness of the metal residue.

이하에서 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 제조 공정에 대하여 상세히 설명한다.Hereinafter, a semiconductor device manufacturing process according to an exemplary embodiment will be described in detail with reference to the accompanying drawings.

고집적화, 고성능화의 추세에 따라, 반도체 소자의 배선폭은 더욱 좁아지고, 배선층을 다수 층으로 연결한 다층 배선 구조로 되어 있으며, 이로 인하여 야기되는 전기적 특성 문제를 해소하기 위하여, 전기 전도도가 우수한 물질로 금속 패턴층을 형성하게 되었다. In line with the trend of high integration and high performance, the wiring width of semiconductor devices becomes narrower and has a multilayer wiring structure in which wiring layers are connected in a plurality of layers, and in order to solve the electrical characteristic problems caused by this, a material having excellent electrical conductivity is used. The metal pattern layer was formed.

기존 금속에 비해 상대 전기 전도도와, 열전도 계수가 높고, 전기 비저항이 낮은 구리(Cu) 및 구리 합금을 이용하여 금속 배선층을 형성함에 따라, 반도체 소자의 배선 밀도를 높일 수는 있으나, 구리는 고온에서 절연막 층으로 확산하므로 이를 방지하기 위한 확산 방지층이 요구된다. As the metallization layer is formed using copper (Cu) and a copper alloy, which have a higher relative electrical conductivity, a higher thermal conductivity, and a lower electrical resistivity than conventional metals, the wiring density of the semiconductor device may be increased, but copper may be formed at a high temperature. Since diffusion into the insulating film layer, a diffusion barrier layer is required to prevent this.

이에 따라, 본 발명에 따른 반도체 소자의 웨이퍼(11) 상면에는 도 1과 같이, 확산 방지층(13)이 형성되며, 이는 주로 텅스텐(W), 텅스텐 합금, 티타늄(Ti), 티타늄 합금, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 및 탄탈륨 실리콘 질화물로 이루어지고, 화학기상법(CVD, Chemical Vapor Deposition)을 통하여 증착된다.Accordingly, the diffusion barrier layer 13 is formed on the upper surface of the wafer 11 of the semiconductor device according to the present invention, as shown in FIG. , Tantalum, tantalum nitride and tantalum silicon nitride, and are deposited through chemical vapor deposition (CVD).

상기 확산 방지층(13)의 상면에는 Cu 시드층(seed layer,15)이 스퍼터링 방법에 의하여 형성되며, 이러한 Cu 시드층(15)은 후속 공정으로 이루어지는 전해도금에서 전극과 같은 작용을 하며, 웨이퍼 가장자리의 음극에서 나오는 전류를 중앙 에 위치한 양극으로 전도한다. A Cu seed layer 15 is formed on the upper surface of the diffusion barrier layer 13 by a sputtering method, and the Cu seed layer 15 functions as an electrode in the electroplating which is performed in a subsequent process, and a wafer edge Conduct the current from the cathode of the anode to the anode located in the center.

시드층(15) 형성 후, 후속 도금 공정이 진행되면, 구리 전해도금용액에서 구리 이온이 발생되어 상기 Cu 시드층(15)상에 구리 도금층(17)이 형성된다. After the seed layer 15 is formed, when a subsequent plating process is performed, copper ions are generated in the copper electroplating solution to form a copper plating layer 17 on the Cu seed layer 15.

한편, 도금 공정 중에 웨이퍼의 특정 부분에 높은 전류 밀도가 발생되거나 Cu 시드층(15)이 웨이퍼(11)의 바깥쪽으로 형성되어 웨이퍼의 상면으로까지 구리가 도금(17)되는 경우에 발생한 웨이퍼의 에지 또는 베벨 부분에 불필요하게 형성된 금속 잔류물(Edge Bead, 19)이 형성된다. On the other hand, the edge of the wafer generated when a high current density is generated in a specific portion of the wafer during the plating process, or when the Cu seed layer 15 is formed outside the wafer 11 and copper is plated 17 to the upper surface of the wafer. Alternatively, an unnecessary metal residue (Edge Bead) 19 is formed in the bevel portion.

이를 제거하기 위하여, 도금이 완료된 실리콘 웨이퍼(11)는 도금액을 완전히 세척한 뒤 꺼낼 수 있도록 웨이퍼를 회전, 세전, 건조하여 도금액에 의한 구리 표면의 재부식을 막을 수 있도록 한다.To remove this, the plated silicon wafer 11 is rotated, washed, and dried to prevent corrosion of the copper surface by the plating solution so that the plating solution is completely washed and then removed.

그리고, 구리가 다른 장비를 오염시키는 것을 막기 위한 EBR(Edge Bead Removal)과정과 도금 후 열처리과정을 거친다. In addition, the copper is subjected to an edge bead removal (EBR) process and a post-heat treatment process to prevent copper from contaminating other equipment.

이에 따라, 도 2 및 도 3과 같이, 차후에 진행되는 고온, 고압의 후속공정에서 통하여 박리되어 웨이퍼(11)의 주요 배선층(17)으로 떨어져 나가 배선층 상에 잔존할 수도 있는 금속 잔류물(51)은 대부분 제거된다. Accordingly, as shown in FIGS. 2 and 3, the metal residue 51 may be peeled off in a subsequent high temperature and high pressure subsequent process to fall to the main wiring layer 17 of the wafer 11 and remain on the wiring layer. Is mostly removed.

그러나, 웨이퍼(11) 가장자리영역의 금속 배선층과 절연층등을 모두 식각하거나, 세정 용액의 분사를 통해 잔류물을 제거하는 공정을 통해서 제거되지 않고, 도 2와 같이, 금속 배선층(17) 상에 금속 잔류물(51)이 발생된 경우 이를 선택적으로 제거해줄 필요성이 있다. However, all of the metal wiring layer and the insulating layer in the edge region of the wafer 11 are not removed through the process of etching or removing the residue by spraying the cleaning solution, and as shown in FIG. 2, on the metal wiring layer 17. If metal residue 51 is generated, there is a need to selectively remove it.

특히, 반도체 소자의 미세 패턴 상에 잔존하는 금속 잔류물(51)은 미세 패턴 의 손상 및 결함 발생 위험 때문에 물리적인 스크럽 방식으로는 용이하게 제거할 수 없는 상태이거나, 금속 잔류물이 고온 고압 공정을 통하여 변성되어 그 하부물질과 높은 결합력으로 점착되어 있는 경우에는 이를 더욱 제거하기가 용이하지 않다. In particular, the metal residue 51 remaining on the fine pattern of the semiconductor device may not be easily removed by a physical scrub due to the risk of damage and defects of the fine pattern, or the metal residue may be subjected to a high temperature and high pressure process. If it is denatured through and adhered to its underlying material with high bonding strength, it is not easy to remove it further.

본 발명에 따른 금속 배선층(17)에 존재하는 금속 잔류물(51) 제거 방법이 하기와 같다. The method for removing the metal residue 51 present in the metal wiring layer 17 according to the present invention is as follows.

도 4과 같이, 금속 배선 공정이 진행된 상기 웨이퍼 상면에 일정 두께의 감광막(19)을 형성한다. As shown in FIG. 4, a photosensitive film 19 having a predetermined thickness is formed on the upper surface of the wafer where the metal wiring process is performed.

상기 감광막(19)을 형성하는 감광제는 일반적인 반도체 소자 공정에서 사용하는 것으로서, 그 점도에 관계없이 감광막(19)의 두께를 적어도 5000Å 이상으로 형성한다. The photosensitive agent which forms the said photosensitive film 19 is used in a general semiconductor element process, and forms the thickness of the photosensitive film 19 at least 5000 kPa regardless of the viscosity.

본 발명에 따른 상기 감광막(19)의 두께는 배선층(17) 상에 존재하는 금속 잔류물(51)만을 효과적으로 노출시킬 수 있도록 금속 잔류물(51)의 두께에 따라 그 두께가 조정되어야 한다. The thickness of the photosensitive film 19 according to the present invention should be adjusted according to the thickness of the metal residue 51 so that only the metal residue 51 existing on the wiring layer 17 can be effectively exposed.

일반적으로 도금 공정 후, 금속 배선층(17)에 존재하는 금속 잔류물(51)은 대략 1㎛ 이상의 두께를 보이므로 배선층을 모두 커버한 채, 금속 잔류물(51)만을 외부로 노출할 수 있는 감광막(119) 형성 두께는 금속 잔류물의 두께에 대하여 1:2의 비율, 즉, 상기 금속 잔류물 두께의 40~60% 범위의 두께로 상기 감광막을 형성하는 것이 바람직하다. In general, after the plating process, the metal residue 51 present in the metal wiring layer 17 has a thickness of about 1 μm or more, so that only the metal residue 51 can be exposed to the outside while covering the wiring layer. (119) The forming thickness is preferably formed in the photosensitive film in a ratio of 1: 2 to the thickness of the metal residue, that is, in the range of 40 to 60% of the thickness of the metal residue.

이는 상기 감광막(19)을 금속 잔류물(51)의 식각 마스크로 사용하기 위한 것 으로서, 금속 잔류물의 선택적인 식각 공정에서, 상기 감광막은 반도체 배선 패턴층의 보호막으로 사용된다.This is for using the photoresist film 19 as an etching mask of the metal residue 51. In the selective etching process of the metal residue, the photoresist film is used as a protective film of the semiconductor wiring pattern layer.

그리고, 감광막(19)이 도포된 웨이퍼(11)를 플라즈마 식각 가스와 물질막 사이의 기상-고상 반응을 이용하여 식각하는 플라즈마 식각을 위한 공정 챔버 내부에 배치한 후, 공정 챔버 내의 압력을 12 ~ 20mT로 조절하고, 상기 공정 챔버 내에 반응가스를 유입시킨다. Then, the wafer 11 coated with the photosensitive film 19 is disposed in the process chamber for plasma etching, which is etched by using a gas phase-solid reaction between the plasma etching gas and the material film, and then the pressure in the process chamber is reduced to 12 to 12. Adjust to 20mT, the reaction gas is introduced into the process chamber.

상기 반응가스는 CF 계열이며, 상기 CxF1-x 가스가 차지하는 비중이 전체 식각 가스의 5∼40%가 되도록 한다.The reaction gas is CF-based, and the specific gravity of the CxF1-x gas is 5 to 40% of the total etching gas.

플라즈마를 생성하기 위한 RF파워는 430W 내지 450W, 바이어스 파워는 20W 내지 200W로 조절한다. The RF power for generating the plasma is adjusted to 430W to 450W, and the bias power is 20W to 200W.

상기 공정 챔버 내에 발생된 플라즈마에 의하여, 상기 감광막(19)으로부터 노출된 상기 금속 잔류물(51)이 식각된다. By the plasma generated in the process chamber, the metal residue 51 exposed from the photosensitive film 19 is etched.

이때, 상기 금속 잔류물(51)이 10000Å의 두께인 경우, 1차 식각 공정에서는 상기 금속 잔류물의 상부를 약 6000 내지 7000Å정도 식각한 후, 플라즈마 발생을 중단시키고, 가스 유입은 그대로 유지한다. In this case, when the metal residue 51 has a thickness of 10000 mm 3, in the first etching process, the upper portion of the metal residue is etched about 6000 to 7000 mm 3, and then the plasma generation is stopped and the gas inflow is maintained.

이러한 식각 공정에 의하여 상기 금속 잔류물과 함께 단순한 열처리 공정에 의하여 경화된 상기 감광막의 일부분도 함께 식각되며, 식각 종료점 조정 어려움으로 인하여 과식각이 발생될 수 있으므로 1차 식각 공정 후, 웨이퍼(11) 상의 금속 잔류물 존재 여부를 확인한다. By the etching process, a part of the photoresist film hardened by a simple heat treatment process together with the metal residue is also etched together, and since overetching may occur due to difficulty in adjusting the etching end point, after the first etching process, the wafer 11 Check for the presence of metal residues on the phase.

금속 잔류물(51)이 완전히 제거되었다고 판단되는 경우, 반도체 웨이퍼(11) 에 후속 공정을 진행한다. If it is determined that the metal residue 51 has been completely removed, the semiconductor wafer 11 is subjected to a subsequent process.

하지만, 금속 잔류물이 잔존하는 경우에는 식각된 정도에 따라, 챔버 내의 환경을 초기화한 후, 챔버 내부에 플라즈마를 재발생시켜, 금속 잔류물을 완전히 제거한다. However, if the metal residue remains, depending on the degree of etching, after initializing the environment in the chamber, plasma is regenerated in the chamber to completely remove the metal residue.

만일, 상기 금속 잔류물(51)의 크기가 10,000Å 이상인 경우 상기 웨이퍼 상면에 감광막(19)을 형성하고, 상기 금속 잔류물(51)과 상기 감광막(19)을 식각하는 단계를 적어도 두 번 이상 실시하여 금속 배선층(17) 상에 존재하는 금속 잔류물(51)을 순차적으로 제거한다.If the size of the metal residue 51 is greater than or equal to 10,000 mm, forming the photoresist film 19 on the upper surface of the wafer and etching the metal residue 51 and the photoresist film 19 at least twice. The metal residue 51 existing on the metal wiring layer 17 is sequentially removed.

그리고, 상기 감광막(19)이 상기 금속 잔류물(51) 두께보다 현저하게 얇은 두께로 웨이퍼 상면에 존재하는 경우, 감광막(19)을 재생성한 후, 플라즈마 식각 공정을 재실행한다. In addition, when the photoresist film 19 is present on the upper surface of the wafer at a thickness that is significantly thinner than the thickness of the metal residue 51, the photoresist film 19 is regenerated, and then the plasma etching process is performed again.

상기와 같은 방법으로 금속 잔류물을 완전히 제거한 웨이퍼(11)의 상면에는 플라즈마 식각 가스에 의하여, 경화막이 형성된 감광막이 일부 존재하므로 이러한 감광막(19)은 산소기나 산소이온을 포함하는 플라즈마를 이용하여 수행되는 일반적인 애싱(Ashing) 공정 또는 펄스형 자외선-오존-원거리 고밀도 플라즈마 공정을 통하여 제거한다. Since the photoresist film having a cured film is partially formed on the upper surface of the wafer 11 from which the metal residue is completely removed in the above manner, the photoresist film 19 is performed by using an oxygen group or a plasma containing oxygen ions. It is removed through a conventional ashing process or pulsed ultraviolet-ozone-far-field high density plasma process.

이때, 본 발명에 따른 반도체 소자 금속 배선 상의 결함 제거 공정을 진행할 때, 상기 감광막(19)에는 패턴 형성이 필요하지 않으므로 마스크의 설치 없이 실행된다. At this time, when the defect removal process on the semiconductor device metal wiring according to the present invention is performed, the photosensitive film 19 does not require pattern formation and thus is executed without installing a mask.

실리콘 웨이퍼(11)를 저압상태에서 일정 온도로 가열한 상태에서 플라즈마를 주입하는 애싱 공정을 통하여 상기 감광막(19)을 제거하는 경우, 상기 감광막(19) 은 플라즈마 식각 공정을 통하여 주입된 이온 등에 의하여 화학적으로 변성하여 단단한 경화막을 형성하고 있으므로 100℃ 정도의 고온에서 진행되어야한다. When the photosensitive film 19 is removed through an ashing process of injecting plasma in a state in which the silicon wafer 11 is heated to a predetermined temperature in a low pressure state, the photosensitive film 19 is formed by ions implanted through a plasma etching process. Since it is chemically modified to form a hard cured film, it should proceed at a high temperature of about 100 ° C.

그러나, 약 120℃ 이상으로 실리콘 웨이퍼(11)가 가열되면 감광막에 형성된 경화막 하부의 기화물질 팽창으로 인하여 감광막(19)이 파괴되는 팝핑(popping) 현상이 발생될 수 있으므로 온도 제어가 요구된다. However, when the silicon wafer 11 is heated to about 120 ° C. or more, a temperature control is required because a popping phenomenon in which the photoresist layer 19 is destroyed due to expansion of the vaporized material under the cured film formed on the photoresist layer may occur.

상기와 같은 방법으로 결함물을 제거함으로써, 결함물 발견에 따라 웨이퍼는 재생이 불가능으로 폐기한 웨이퍼를 사용할 수 있으므로 웨이퍼의 공정 수율을 향상시킬 수 있다. By removing the defects in the above manner, the wafers can be discarded because the wafers cannot be regenerated according to the defects found, thereby improving the process yield of the wafers.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에 따른 반도체 소자 제조 방법은 반도체 소자의 금속 배선층에 형성된 금속 잔류물만을 감광막을 마스크로 사용하여 효과적으로 제거함으로써, 반도체 소자의 로스를 감소시켜 생산 수율을 향상시킬 수 있다. In the semiconductor device manufacturing method according to the present invention, by effectively removing only the metal residue formed on the metal wiring layer of the semiconductor device using the photosensitive film as a mask, the loss of the semiconductor device can be reduced to improve the production yield.

또한, 금속 잔류물을 제거하기 위하여 금속 배선층을 물리적인 스크럽 방식으로 세정하는 경우, 발생 될 수 있는 반도체 소자의 손상 및 결함을 감소시켜 반도체 소자의 전기적인 특성을 확보할 수 있다. In addition, when the metal wiring layer is cleaned in a physical scrub manner to remove metal residues, damage and defects of the semiconductor device may be reduced, thereby securing electrical characteristics of the semiconductor device.

더 나아가, 금속 잔류물이 웨이퍼의 주요 금속 배선층으로 떨어져 나가 배선 층상에 잔존하는 경우에 발생할 수 있는 반도체 소자의 전기적인 쇼트(Short)를 유발시키는 브릿지(Bridge) 현상과 보이드 발생 가능성을 제거하여 반도체 소자의 제품 신뢰성을 확보할 수 있다. Furthermore, semiconductors are eliminated by eliminating the possibility of bridges and voids that cause electrical shorts in semiconductor devices, which can occur when metal residues fall into the main metal wiring layer of the wafer and remain on the wiring layer. Product reliability of the device can be secured.

Claims (5)

금속 패턴이 완성된 웨이퍼 표면을 검사하여 금속 잔류물의 잔존 유무를 판단하는 단계;Inspecting the wafer surface on which the metal pattern is completed to determine whether metal residues remain; 상기 웨이퍼 상면의 상기 금속 잔류물만이 소정 높이로 노출될 수 있도록 상기 웨이퍼 상면에 감광제를 도포하여 감광막을 형성하는 단계;Forming a photoresist film by applying a photoresist to the upper surface of the wafer so that only the metal residue on the upper surface of the wafer is exposed to a predetermined height; 상기 금속 잔류물과 상기 감광막을 식각하는 단계;Etching the metal residue and the photoresist; 상기 감광막을 상기 웨이퍼 상면으로부터 제거하는 단계;Removing the photosensitive film from the upper surface of the wafer; 를 포함하는 반도체 소자 금속 배선 상의 결함 제거 방법.Defect removal method on a semiconductor device metal wiring comprising a. 제 1 항에 있어서, The method of claim 1, 상기 감광막의 두께는 상기 금속 잔류물 두께의 40~60% 범위의 두께로 상기 웨이퍼 상에 형성되는 것을 특징으로 하는 반도체 소자 금속 배선 상의 결함 제거 방법.And the thickness of the photoresist film is formed on the wafer with a thickness in the range of 40 to 60% of the thickness of the metal residue. 제 2 항에 있어서, The method of claim 2, 상기 감광막의 두께는 5000Å 이상인 것을 특징으로 하는 반도체 소자 금속 배선 상의 결함 제거 방법.The thickness of the said photosensitive film is 5000 kPa or more, The defect removal method on the semiconductor element metal wiring characterized by the above-mentioned. 제 1 항에 있어서, The method of claim 1, 상기 금속 잔류물은 고밀도 플라즈마 식각 공정을 통해 제거되는 것을 특징으로 하는 반도체 소자 금속 배선 상의 결함 제거 방법.And the metal residue is removed through a high density plasma etching process. 제 1 항에 있어서, The method of claim 1, 상기 금속 잔류물의 크기가 10,000Å 이상인 경우 상기 웨이퍼 상면에 감광막을 형성하고, 상기 금속 잔류물과 상기 감광막을 식각하는 단계를 적어도 두 번 이상 실시하는 것을 특징으로 하는 반도체 소자 금속 배선 상의 결함 제거 방법.And forming a photoresist film on the upper surface of the wafer when the metal residue has a size of 10,000 GPa or more, and etching the metal residue and the photoresist at least twice.
KR1020050102094A 2005-10-28 2005-10-28 Method for removing circle defect on the metal layer of semiconductor device KR100702796B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102094A KR100702796B1 (en) 2005-10-28 2005-10-28 Method for removing circle defect on the metal layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102094A KR100702796B1 (en) 2005-10-28 2005-10-28 Method for removing circle defect on the metal layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR100702796B1 true KR100702796B1 (en) 2007-04-03

Family

ID=38160691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102094A KR100702796B1 (en) 2005-10-28 2005-10-28 Method for removing circle defect on the metal layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100702796B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935761B1 (en) 2007-12-27 2010-01-06 주식회사 동부하이텍 Method for Manufacturing Image Sensor
CN102593048A (en) * 2012-02-28 2012-07-18 上海华力微电子有限公司 Treatment method of aluminum wire corrosion defects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094092A (en) * 2001-06-07 2002-12-18 주식회사 하이닉스반도체 Method for Removing Residue Used Resist Coating
KR20030087161A (en) * 2002-05-07 2003-11-13 아남반도체 주식회사 Elimination method of residue on metal line of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094092A (en) * 2001-06-07 2002-12-18 주식회사 하이닉스반도체 Method for Removing Residue Used Resist Coating
KR20030087161A (en) * 2002-05-07 2003-11-13 아남반도체 주식회사 Elimination method of residue on metal line of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935761B1 (en) 2007-12-27 2010-01-06 주식회사 동부하이텍 Method for Manufacturing Image Sensor
CN102593048A (en) * 2012-02-28 2012-07-18 上海华力微电子有限公司 Treatment method of aluminum wire corrosion defects

Similar Documents

Publication Publication Date Title
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
TWI397957B (en) Technique for efficiently patterning an underbump metallization layer using a dry etch process
JP2003504693A (en) Photoresist removal process using forming gas plasma
JP2014090192A (en) Method for resist strip in presence of regular low k and/or porous low k dielectric materials
KR20030027453A (en) Method of dry cleaning and photoresist strip after via contact etching
JP2004247675A (en) Method of manufacturing semiconductor device
US6777334B2 (en) Method for protecting a wafer backside from etching damage
US6491042B1 (en) Post etching treatment process for high density oxide etcher
KR100702796B1 (en) Method for removing circle defect on the metal layer of semiconductor device
KR20030093186A (en) Method for removing etch residue resulting from a process for forming a via
JP5153143B2 (en) Methods for surface reduction, passivation, corrosion prevention and activation on copper surfaces
JP4383248B2 (en) Manufacturing method of semiconductor device
JP2000164569A (en) Manufacture of semiconductor device
JP2006319151A (en) Etching residue removing method and manufacturing method of semiconductor device using the same
KR100652285B1 (en) Method for removing photoresist residue
US6339019B1 (en) Method of manufacturing semiconductor device having reduced connection failure between wiring layers
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
JP2011187969A (en) Method of manufacturing semiconductor device
JP5672668B2 (en) Manufacturing method of semiconductor device
US9305771B2 (en) Prevention of metal loss in wafer processing
JPH08274079A (en) Plasma ashing of resist film
KR100617044B1 (en) method for forming metal line of semiconductor device
KR101185855B1 (en) Method of manufacturing semiconductor device
KR100632035B1 (en) Method for forming a metal line of semiconductor device
KR20010065863A (en) A method for forming metal film pattern for eliminating polymer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee