JPH08274079A - Plasma ashing of resist film - Google Patents

Plasma ashing of resist film

Info

Publication number
JPH08274079A
JPH08274079A JP9422695A JP9422695A JPH08274079A JP H08274079 A JPH08274079 A JP H08274079A JP 9422695 A JP9422695 A JP 9422695A JP 9422695 A JP9422695 A JP 9422695A JP H08274079 A JPH08274079 A JP H08274079A
Authority
JP
Japan
Prior art keywords
resist
dry etching
thin film
plasma
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9422695A
Other languages
Japanese (ja)
Inventor
Kenji Yamazaki
憲二 山崎
Junji Okada
純二 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP9422695A priority Critical patent/JPH08274079A/en
Publication of JPH08274079A publication Critical patent/JPH08274079A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide an ashing process wherein plasma less damages a resist, in carrying out a thin film dry etching process and a subsequent plasma ashing process using the same cathode-coupled dry etching system. CONSTITUTION: A metal thin film 12 deposited on an insulation substrate 11 is patterned in a predetermined pattern using a resist pattern 13 formed on the metal thin film 12 in a dry etching system. Then, plasma ashing is performed on the resist in the dry etching system for resist stripping. The dry etching system is a system having a parallel plate electrode structure. The insulation substrate 11 is set on the cathode side of a plasma discharge electrode, and the RF power density for plasma ashing is set to 0.087-0.174W/cm<2> . Thus, damage to the resist in plasma ashing is reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ等の
半導体装置の製造の際に、基板上に着膜された薄膜をド
ライエッチングによりパターニングした後、パターニン
グに使用したレジスト膜を剥離するためのプラズマアッ
シング方法に関する。
BACKGROUND OF THE INVENTION The present invention relates to a plasma for removing a resist film used for patterning after patterning a thin film deposited on a substrate by dry etching when manufacturing a semiconductor device such as a thin film transistor. Regarding the ashing method.

【0002】[0002]

【従来の技術】基板上に着膜された薄膜を、フォトリソ
グラフィにより形成されたレジストをマスク(レジスト
パターン)とし、前記薄膜をパターニングし所望のパタ
ーンを得ようとする場合、エッチングした後に前記レジ
ストが可溶な剥離液により処理し、不要となったレジス
トを剥離するウエット式のレジスト剥離方法が主として
行なわれている。
2. Description of the Related Art When a thin film deposited on a substrate is patterned using the resist formed by photolithography as a mask (resist pattern) to obtain a desired pattern, the resist is etched and then the resist is removed. A wet type resist stripping method is mainly used in which the resist is stripped of unnecessary resist by treating it with a soluble stripping solution.

【0003】上記ウエット式のレジスト剥離の方法にお
いて、薄膜のパターニングに際して液体の薬品を用いる
ウエットエッチング技術が用いられる場合は問題はない
が、薄膜のパターニングがガスプラズマを用いるドライ
エッチング技術である場合においては、その後にウエッ
ト式による剥離液によりレジストを除去する際に十分に
剥離できない場合があった。これは、ドライエッチング
時にレジストパターンがプラズマにさらされるため、レ
ジスト表面が変質し、剥離液によって処理をしてもレジ
ストが薄膜面から剥離しないという理由による。
In the above-mentioned wet type resist stripping method, there is no problem if a wet etching technique using a liquid chemical is used in patterning a thin film, but in the case where the thin film patterning is a dry etching technique using gas plasma. In some cases, the resist could not be stripped sufficiently when the resist was subsequently removed by a wet type stripping solution. This is because the resist pattern is exposed to plasma during dry etching, so that the resist surface is denatured and the resist does not peel off from the thin film surface even when treated with a stripping solution.

【0004】上記のような問題に対処するため、酸素プ
ラズマを利用したプラズマアッシングにより、プラズマ
化した多数の粒子(電子、イオン等)によりレジストの
構成原子あるいは分子間のボンドを切り離すことにより
レジストの変質層を除去する方法が提案されている(特
開昭62−271435号公報参照)。一方、このアッ
シング工程は、薄膜をパターニングするドライエッチン
グ工程と同様の装置構成で実施できるため、製造工程の
短縮の観点から同一のドライエッチング装置により、薄
膜のドライエッチング工程及びアッシング工程を連続的
に実施する方法をとることが望ましい。
In order to solve the above-mentioned problems, plasma ashing utilizing oxygen plasma is used to separate a bond between constituent atoms or molecules of the resist by a large number of particles (electrons, ions, etc.) which are turned into plasma. A method for removing the deteriorated layer has been proposed (see Japanese Patent Laid-Open No. 62-271435). On the other hand, since this ashing process can be performed with the same device configuration as the dry etching process for patterning a thin film, the dry etching process and the ashing process for the thin film are continuously performed by the same dry etching device from the viewpoint of shortening the manufacturing process. It is desirable to have a method of implementation.

【0005】[0005]

【発明が解決しようとする課題】上記のような方法にお
いて、基板上に着膜された薄膜をエッチングする際、ド
ライエッチング装置の種類により基板の設置位置が決ま
ってしまうために、そのドライエッチング装置が被エッ
チング基板をプラズマ放電電極のカソード側に設置する
カソードカップル型のドライエッチング装置である場合
においては、アッシング工程時も被エッチング基板をプ
ラズマ放電電極のカソード側に設置することになる。
In the method as described above, when the thin film deposited on the substrate is etched, the installation position of the substrate is determined by the type of the dry etching device. In the case of a cathode-coupled dry etching apparatus in which the substrate to be etched is installed on the cathode side of the plasma discharge electrode, the substrate to be etched is installed on the cathode side of the plasma discharge electrode even during the ashing step.

【0006】しかしながら、このカソードカップル型の
ドライエッチング装置を使用した場合は、放電中の被エ
ッチング基板に対して基板上のレジスト膜に加速イオン
が衝突するため、レジスト膜に生じる物理的ダメージが
大きい。このような場合において、その後にプラズマア
ッシング工程を行っても、レジストを完全に剥離できな
いという可能性がある。このようなレジスト剥離の不良
は、例えば配線のコンタクト部分などに発生した場合な
どは配線間のコンタクト不良となり、半導体装置の製造
歩留りを低下させるという問題が発生するので、従来に
おいては、カソードカップル型のドライエッチング装置
を使用して薄膜のドライエッチング工程及びアッシング
工程を連続的に実施することは行なわれていなかった
(アッシング工程のみアノードカップル型のドライエッ
チング装置で行なっていた。)。
However, when this cathode-coupled dry etching apparatus is used, accelerated ions collide with the resist film on the substrate to be etched during discharge, so that physical damage to the resist film is large. . In such a case, there is a possibility that the resist cannot be completely peeled off even if the plasma ashing process is performed thereafter. When such a resist peeling defect occurs in a contact portion of a wiring, for example, it causes a contact defect between wirings, which causes a problem of reducing the manufacturing yield of semiconductor devices. The dry etching apparatus and the ashing step for a thin film were not continuously performed by using the dry etching apparatus described in the above (only the ashing step was performed by the anode couple type dry etching apparatus).

【0007】本発明は上記実情に鑑みてなされたもの
で、薄膜のドライエッチング工程とその後のプラズマア
ッシング工程とを同一のカソードカップル型のドライエ
ッチング装置で行なう場合において、プラズマによるレ
ジストのダメージが少ないアッシングプロセスを提供す
ることを目的としている。
The present invention has been made in view of the above circumstances, and in the case where the dry etching process for a thin film and the subsequent plasma ashing process are performed in the same cathode couple type dry etching apparatus, the resist is less damaged by plasma. It is intended to provide an ashing process.

【0008】[0008]

【課題を解決するための手段】本発明は上記目的を達成
するため、基板上に着膜された薄膜を、この薄膜上に形
成されたレジストにより所望のパターンにドライエッチ
ング装置でパターニングした後、レジスト剥離のために
前記ドライエッチング装置内で前記レジストをプラズマ
アッシングする方法において、前記ドライエッチング装
置として平行平板電極構造の装置を使用し、前記基板を
プラズマ放電電極のカソード側に設置し、プラズマアッ
シングのRF電力密度を0.087〜0.174W/cm
2とすることを特徴としている。
In order to achieve the above-mentioned object, the present invention, after patterning a thin film deposited on a substrate into a desired pattern with a resist formed on the thin film by a dry etching apparatus, In the method of plasma ashing the resist in the dry etching apparatus for resist stripping, an apparatus having a parallel plate electrode structure is used as the dry etching apparatus, the substrate is installed on the cathode side of the plasma discharge electrode, and plasma ashing is performed. RF power density of 0.087-0.174W / cm
It is characterized by setting 2 .

【0009】[0009]

【作用】本発明によれば、プラズマアッシングのRF電
力密度を0.087〜0.174W/cm2とすることに
よりレジストのダメージを小さくし、被エッチング基板
をプラズマ放電電極のカソード側に設置したエッチング
装置において、レジストのプラズマアッシング工程を薄
膜のドライエッチング工程に連続して行なう場合におい
ても、レジスト剥離不良が発生しにくいアッシングプロ
セスとすることが可能となる。
According to the present invention, the damage of the resist is reduced by setting the RF power density of the plasma ashing to 0.087 to 0.174 W / cm 2, and the substrate to be etched is placed on the cathode side of the plasma discharge electrode. In the etching apparatus, even when the plasma ashing process of the resist is continuously performed with the dry etching process of the thin film, the ashing process in which the resist peeling defect is unlikely to occur can be performed.

【0010】[0010]

【実施例】本発明方法の一実施例について、図面を参照
しながら説明する。図1は、薄膜トランジスタのゲート
電極を作製する場合について説明したもので、先ず、ガ
ラス等の絶縁性基板11上にゲート電極を形成するため
の金属薄膜12(この実施例ではTa膜)をスパッタリ
ングなどにより着膜し、更にレジスト膜を着膜した後に
フォトリソグラフィーにより所望のレジストパターン1
3を形成する(図1(a))。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method of the present invention will be described with reference to the drawings. FIG. 1 illustrates a case of forming a gate electrode of a thin film transistor. First, a metal thin film 12 (Ta film in this embodiment) for forming a gate electrode is formed on an insulating substrate 11 such as glass by sputtering or the like. To form a desired resist pattern 1 by photolithography.
3 is formed (FIG. 1A).

【0011】レジストパターン13が形成された絶縁性
基板11を平行平板電極構造のドライエッチング装置の
カソード電極側に配置し、フッ素系のガス(例えばSF
6ガス)を用いてドライエッチングする(図1
(b))。この時、エッチングガスであるSF6に酸素
ガスを混合させる。ドライエッチング中のレジストパタ
ーン13及び金属薄膜(Ta)12のエッチングレート
は、SF6と酸素ガスの混合比により変化し、酸素ガス
を増加させるとレジストパターン13のエッチングレー
トが増加する。レジストパターン13のエッチングレー
トの増加に伴い、フォトリソグラフィーにより最初に形
成されていたレジストパターン13から、ドライエッチ
ング中にレジストパターン13aが縮小していき、エッ
チング後の金属薄膜パターン12′のパターン断面の角
度に傾斜が形成される。同時にドライエッチング時のプ
ラズマダメージによるレジストの変質(レジスト変質部
分13b)が起こる(図1(c))。
The insulating substrate 11 on which the resist pattern 13 is formed is arranged on the cathode electrode side of a dry etching apparatus having a parallel plate electrode structure, and a fluorine-based gas (for example, SF gas) is used.
Dry etching using 6 gases (Fig. 1
(B)). At this time, oxygen gas is mixed with SF 6 which is an etching gas. The etching rates of the resist pattern 13 and the metal thin film (Ta) 12 during the dry etching change depending on the mixing ratio of SF6 and oxygen gas. When the oxygen gas is increased, the etching rate of the resist pattern 13 increases. With the increase of the etching rate of the resist pattern 13, the resist pattern 13a which is initially formed by photolithography is reduced in size during the dry etching, and the pattern section of the metal thin film pattern 12 'after etching is reduced. A slope is formed at the angle. At the same time, the quality of the resist changes (resist quality change portion 13b) due to plasma damage during dry etching (FIG. 1C).

【0012】次に、同一のドライエッチング装置内にお
いて、レジストパターン13を剥離するために、酸素ガ
スを用いて(ガスを切り換えて)プラズマアッシングを
行なう。この時、レジストパターン13にプラズマによ
るダメージは発生しないような条件でアッシングを行な
うことにより、レジストパターン13の表面層にのみレ
ジスト変質部分13cが発生することになる(図1
(d))。例えば、プラズマダメージを抑えるアッシン
グ条件は、酸素流量:100SCCM、圧力:11P
a、RF電力密度:0.087〜0.174W/cm2
アッシング時間:2minで行なう。
Next, in the same dry etching apparatus, in order to remove the resist pattern 13, plasma ashing is performed using oxygen gas (gas is switched). At this time, by performing the ashing under the condition that the plasma damage to the resist pattern 13 does not occur, the resist-altered portion 13c is generated only in the surface layer of the resist pattern 13 (FIG. 1).
(D)). For example, the ashing conditions for suppressing plasma damage are: oxygen flow rate: 100 SCCM, pressure: 11 P
a, RF power density: 0.087 to 0.174 W / cm 2 ,
Ashing time: 2 min.

【0013】続いて、レジストパターン13を有機系の
レジスト剥離液により取り除く(図1(e))。この処
理に際しては、変質の起こっていないレジストパターン
13aがレジスト剥離液に可溶なために、レジスト変質
部分13b,13cも一緒にリフトオフされ、レジスト
残渣のない金属薄膜パターン12′(ゲート電極)を得
ることができる(図1(f))。
Subsequently, the resist pattern 13 is removed by an organic resist stripping solution (FIG. 1 (e)). In this process, since the resist pattern 13a which is not deteriorated is soluble in the resist stripping solution, the resist deteriorated portions 13b and 13c are also lifted off and the metal thin film pattern 12 '(gate electrode) having no resist residue is removed. It can be obtained (FIG. 1 (f)).

【0014】本発明者らは、上記実施例のプラズマアッ
シング方法において、レジストパターン13にダメージ
が発生しないような条件について検討したところ、図2
のグラフに示すように、レジストパターン13のダメー
ジはレジストのエッチングレートに依存し、RF電力密
度が0.217W/cm2以上であるとレジスト膜のダメ
ージが大きく、RF電力密度を0.087〜0.174
W/cm2とすると好ましいことが確認できた。RF電力
密度の下限を0.087W/cm2としたのは、アッシン
グ効果を発揮させるに必要なエネルギーを確保するため
である。
The inventors of the present invention have examined conditions under which the resist pattern 13 is not damaged in the plasma ashing method of the above embodiment.
As shown in the graph, the damage of the resist pattern 13 depends on the etching rate of the resist. If the RF power density is 0.217 W / cm 2 or more, the damage of the resist film is large, and the RF power density is 0.087 to 0.174
It was confirmed that W / cm 2 was preferable. The lower limit of the RF power density is set to 0.087 W / cm 2 in order to secure the energy required to exert the ashing effect.

【0015】すなわち、プラズマアッシング時のRF電
力密度が0.217W/cm2以上である場合、図3
(d)に示すように、レジストパターン13の全てがダ
メージを受けてレジスト変質部分13cとなってしま
い、その後に有機系のレジスト剥離液により処理しても
(図3(e))、アッシングにより変質したレジスト変
質部分13cの一部は除去できず、レジスト剥離不良が
発生してしまう(図3(f))。図3は、図2と同様に
ドライエッチグ工程とアッシング工程とを同一のエッチ
ング装置内で行ない、このエッチング装置がカソードカ
ップリング型の装置である場合の比較例を示したもの
で、(a)〜(f)は図2の(a)〜(f)のプロセス
に該当するものである。図3(a)〜(c)は、図2
(a)〜(c)と全く同様であり、図中、図2と同様の
部材についてそれぞれ同一符号を付している。
That is, when the RF power density during plasma ashing is 0.217 W / cm 2 or more, FIG.
As shown in (d), the entire resist pattern 13 is damaged and becomes a resist-altered portion 13c, and even if it is subsequently treated with an organic resist stripping solution (FIG. 3 (e)), A part of the altered resist altered portion 13c cannot be removed, resulting in resist peeling failure (FIG. 3 (f)). FIG. 3 shows a comparative example in which the dry etching step and the ashing step are performed in the same etching apparatus as in FIG. 2, and the etching apparatus is a cathode coupling type apparatus. ) To (f) correspond to the processes of (a) to (f) in FIG. 3A to 3C are shown in FIG.
It is exactly the same as (a) to (c), and in the drawing, the same members as those in FIG. 2 are denoted by the same reference numerals.

【0016】また、上記実施例においてはプラズマアッ
シングに酸素ガスを用いたが、酸素ガスにCF4、SF6
等のガスを適量混合した場合においても同様の効果が得
られる。さらに、本実施例ではエッチングされる薄膜と
して金属薄膜を用いたが、半導体や絶縁体からなる薄膜
においても適用することができる。
In the above embodiment, oxygen gas was used for plasma ashing, but CF 4 , SF 6 was used as oxygen gas.
The same effect can be obtained when a proper amount of such gas is mixed. Further, although the metal thin film is used as the thin film to be etched in this embodiment, it can be applied to a thin film made of a semiconductor or an insulator.

【0017】[0017]

【発明の効果】本発明方法によれば、薄膜のドライエッ
チング後にレジスト剥離不良が発生しないアッシングプ
ロセスとすることにより、被エッチング基板をプラズマ
放電電極のカソード側に設置したエッチング装置におい
て、レジストのプラズマアッシング工程を薄膜のドライ
エッチング工程に連続して行なうことを可能にして製造
工程の短縮化を図るとともに、薄膜を用いた半導体装置
等の製造方法における歩留りの向上を図ることができ
る。
According to the method of the present invention, by using an ashing process in which resist peeling failure does not occur after dry etching of a thin film, a resist plasma is formed in an etching apparatus in which a substrate to be etched is installed on the cathode side of a plasma discharge electrode. By making it possible to perform the ashing process continuously with the dry etching process of the thin film, the manufacturing process can be shortened, and the yield in the manufacturing method of a semiconductor device or the like using the thin film can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(f)は、本発明方法に係るレジスト
膜のアッシング方法のプロセス断面説明図である。
1A to 1F are process cross-sectional explanatory views of a method for ashing a resist film according to the method of the present invention.

【図2】レジストのエッチングレートのRF電力密度依
存性を示すグラフ図である。
FIG. 2 is a graph showing the RF power density dependency of a resist etching rate.

【図3】(a)〜(f)は、レジスト膜のアッシング方
法の比較例を示すプロセス断面説明図である。
3A to 3F are process cross-sectional explanatory views showing a comparative example of the ashing method of the resist film.

【符号の説明】[Explanation of symbols]

11…絶縁性基板、 12…金属薄膜、 12′…金属
薄膜パターン(ゲート電極)、 13,13a…レジス
トパターン、 13b…レジスト変質部分(ドライエッ
チングに起因するもの)、 13c…レジスト変質部分
(プラズマアッシングに起因するもの)
DESCRIPTION OF SYMBOLS 11 ... Insulating substrate, 12 ... Metal thin film, 12 '... Metal thin film pattern (gate electrode), 13, 13a ... Resist pattern, 13b ... Resist altered portion (those caused by dry etching), 13c ... Resist altered portion (plasma) (Caused by ashing)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】基板上に着膜された薄膜を、この薄膜上に
形成されたレジストにより所望のパターンにドライエッ
チング装置でパターニングした後、レジスト剥離のため
に前記ドライエッチング装置内で前記レジストをプラズ
マアッシングする方法において、 前記ドライエッチング装置として平行平板電極構造の装
置を使用し、前記基板をプラズマ放電電極のカソード側
に設置し、 プラズマアッシングのRF電力密度を0.087〜0.
174W/cm2とすることを特徴とするレジスト膜のプ
ラズマアッシング方法。
1. A thin film deposited on a substrate is patterned with a resist formed on the thin film into a desired pattern by a dry etching apparatus, and then the resist is removed in the dry etching apparatus to remove the resist. In the plasma ashing method, an apparatus having a parallel plate electrode structure is used as the dry etching apparatus, the substrate is placed on the cathode side of the plasma discharge electrode, and the RF power density of the plasma ashing is 0.087 to 0.
A method of plasma ashing a resist film, characterized in that the resist film is 174 W / cm 2 .
JP9422695A 1995-03-29 1995-03-29 Plasma ashing of resist film Pending JPH08274079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9422695A JPH08274079A (en) 1995-03-29 1995-03-29 Plasma ashing of resist film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9422695A JPH08274079A (en) 1995-03-29 1995-03-29 Plasma ashing of resist film

Publications (1)

Publication Number Publication Date
JPH08274079A true JPH08274079A (en) 1996-10-18

Family

ID=14104403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9422695A Pending JPH08274079A (en) 1995-03-29 1995-03-29 Plasma ashing of resist film

Country Status (1)

Country Link
JP (1) JPH08274079A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602380B1 (en) 1998-10-28 2003-08-05 Micron Technology, Inc. Method and apparatus for releasably attaching a polishing pad to a chemical-mechanical planarization machine
US6686287B1 (en) 1998-07-15 2004-02-03 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686287B1 (en) 1998-07-15 2004-02-03 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and apparatus
US6602380B1 (en) 1998-10-28 2003-08-05 Micron Technology, Inc. Method and apparatus for releasably attaching a polishing pad to a chemical-mechanical planarization machine

Similar Documents

Publication Publication Date Title
US5925577A (en) Method for forming via contact hole in a semiconductor device
US5851302A (en) Method for dry etching sidewall polymer
JPH03204928A (en) Formation of contact hole
US6491042B1 (en) Post etching treatment process for high density oxide etcher
JPH06177089A (en) Manufacture of semiconductor device
JP2001044166A (en) Method of forming conductive film pattern
JPH10326830A (en) Manufacture of semiconductor device
JPH08274079A (en) Plasma ashing of resist film
JP2983356B2 (en) Method for manufacturing semiconductor device
JPH05190508A (en) Thin film etching method and laminated thin film etching method
US5372677A (en) Method of manufacturing semiconductor devices
KR100702796B1 (en) Method for removing circle defect on the metal layer of semiconductor device
KR100282416B1 (en) Method for fabricating semiconductor device
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
JP2002043421A (en) Method for manufacturing semiconductor device
JP3304263B2 (en) ITO patterning method
JPH11145282A (en) Etching method
JPH05217965A (en) Manufacture of semiconductor device
KR0147674B1 (en) Method for manufacturing semiconductor device
KR0177346B1 (en) Method of forming tunnel contact in semiconductor device
JP3065726B2 (en) Method for manufacturing semiconductor device
JPH07230984A (en) Method of dry-etching laminated wiring
KR20030091452A (en) Method of forming pattern inhibiting pitting effect
JP2003007690A (en) Etching method and method for manufacturing semiconductor device
JPH0536684A (en) Manufacture of semiconductor device