KR0147674B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- KR0147674B1 KR0147674B1 KR1019950008663A KR19950008663A KR0147674B1 KR 0147674 B1 KR0147674 B1 KR 0147674B1 KR 1019950008663 A KR1019950008663 A KR 1019950008663A KR 19950008663 A KR19950008663 A KR 19950008663A KR 0147674 B1 KR0147674 B1 KR 0147674B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- semiconductor device
- plasma etching
- gas
- sidewall
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치 제조방법에 관한 것으로, 반도체 제조공정중 플라즈마식각시 발생하는 측벽중합체를 효과적으로 제거하기 위한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and to effectively remove sidewall polymers generated during plasma etching during a semiconductor manufacturing process.
본 발명은 플라즈마 식각방법을 이용하여 피식각층을 식각하는 반도체장치 제조방법에 있어서, 기판상에 형성된 피식각층을 소정가스를 사용하여 플라즈마식각하고, 상기 피식각층 측벽에 형성되는 중합체를 H2O(기체)+SF6가 포함된 혼합가스를 이용한 플라즈마식각에 의해 제거하는 것을 특징으로 하는 반도체장치 제조방법을 제공한다.The present invention provides a semiconductor device manufacturing method for etching an etched layer using a plasma etching method, wherein the etched layer formed on the substrate is plasma-etched using a predetermined gas, and the polymer formed on the sidewall of the etched layer is H 2 O ( It provides a semiconductor device manufacturing method characterized in that the removal by plasma etching using a gas) + SF 6 mixed gas.
Description
제1도는 종래기술에 의한 플라즈마식각공정시 발생하는 중합체 제거방법을 도시한 도면.1 is a view showing a polymer removal method generated during the plasma etching process according to the prior art.
제2도는 본 발명에 의한 플라즈마식각공정시 발생하는 중합체 제거방법을 도시한 도면.2 is a view showing a polymer removal method generated during the plasma etching process according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 산화막(또는 TiN/TiW)1: oxide film (or TiN / TiW)
2 : 다결정실리콘/내화성금속실리사이드(또는 산화막)2: polycrystalline silicon / refractory metal silicide (or oxide film)
3 : 감광막 4 : 측벽중합체3: photosensitive film 4: sidewall polymer
본 발명은 반도체장치 제조방법에 관한 것으로, 특히 반도체장치 제조시의 플라즈마 식각공정중 생성되는 불필요한 중합체를 제거하는 방법에 관한 것이다. 반도체 제조공정에 있어서, 워드라인 및 비트라인등의 배선 형성공정과 층간 접속을 위해 절연층에 비아홀(via hole)을 형성하는 공정등에 플라즈마 식각방법이 이용되고 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for removing unnecessary polymers generated during a plasma etching process in manufacturing a semiconductor device. BACKGROUND OF THE INVENTION In the semiconductor manufacturing process, a plasma etching method is used in a process of forming a line such as a word line and a bit line and a process of forming a via hole in an insulating layer for interlayer connection.
종래기술에 의한 워드라인 및 비트라인등의 배선 형성공정을 제1도를 참조하여 설명하면 다음과 같다.A wiring forming process of a word line and a bit line according to the prior art will be described with reference to FIG.
제1도 (a)와 같이 기판(10)상에 형성된 산화막(1) 상부에 배선 형성을 위한 도전층인 다결정실리콘 또는 내화성 금속실리사이드(2)를 형성하고 이 위에 감광막(3)을 선택적으로 노광 및 현상하여 형성하고자 하는 감광막(3)을 만든 다음, 이 감광막(3)을 마스크로 하여 Cl2를 포함한 혼합가스를 사용하여 상기 다결정실리콘(또는 내화성 금속실리사이드)(2)을 플라즈마 식각한다. 이때, 감광막(3)에서 생성되는 C(Carbon)과 Cl2가스의 래디컬(radical)인 Cl기와 반응하여 CxCly형태의 유기화합물과 과도식각(overetch) 단계에서 하층 산화막(1)이 식각되면서 생성되는 O2기와 다결정실리콘이 반응하여 SixOy형태의 무기중합체가 측벽 중합체(4) 형태로 증착되게 된다.As shown in FIG. 1A, a polysilicon or a refractory metal silicide 2, which is a conductive layer for wiring formation, is formed on the oxide film 1 formed on the substrate 10, and the photoresist film 3 is selectively exposed thereon. And developing the photosensitive film 3 to be formed, and then plasma-etching the polysilicon (or refractory metal silicide) 2 using a mixed gas containing Cl 2 using the photosensitive film 3 as a mask. At this time, by reacting the C (Carbon) generated from the photosensitive film 3 and the Cl group, which is a radical of the Cl 2 gas, the lower oxide film 1 is formed by etching the organic compound of the CxCly type and the overetching step. The O 2 groups and the polycrystalline silicon react to deposit an inorganic polymer in the form of SixOy in the form of the sidewall polymer (4).
상기와 같이 생성된 측벽중합체(4)를 CHF3, CF4, C2F6을 식각가스원으로 한 건식식각방법에 의해 제거하거나 제1도 (b)와 같이 불산이나 황산을 이용한 습식식각방법으로 제거한다.The sidewall polymer 4 produced as described above is removed by a dry etching method using CHF 3 , CF 4 , C 2 F 6 as an etching gas source, or a wet etching method using hydrofluoric acid or sulfuric acid as shown in FIG. To remove it.
한편, 절연층에 비아홀을 형성하는 종래의 방법을 역시 제1도를 참조하여 설명하면, 제1도(a)에 도시된 바와 같이 기판(10)상에 형성된 TiN(또는 TiW)(1)을 증착하여 장벽금속층(barrier metal)을 형성하고, 이위에 절연막인 산화막(2)을 형성한 후, 감광막(3)을 도포하고 이를 선택적으로 노광 및 현상하여 소정 패턴을 형성한 다음, 이 감광막(3)을 마스크로 하여 CxFy를 포함한 혼합가스를 사용하여 상기 산화막(2)을 플라즈마 식각한다. 이때, 감광막(3)의 C 및 CxFy 혼합가스의 분해에 의한 C와 과도식각 단계에서 하층의 TiN(또는 TiW)가 식각되면서 생성되는 Ti(또는 W)와 반응하여 CxTiyWz형태의 측벽중합체(4)에 형성된다.On the other hand, the conventional method for forming the via hole in the insulating layer is also described with reference to Fig. 1, the TiN (or TiW) (1) formed on the substrate 10 as shown in Fig. 1 (a) A barrier metal layer is formed by vapor deposition, an oxide film 2 as an insulating film is formed thereon, and then the photosensitive film 3 is applied and selectively exposed and developed to form a predetermined pattern, and then the photosensitive film 3 ), The oxide film 2 is plasma etched using a mixed gas containing CxFy. At this time, the CxTiyWz type sidewall polymer 4 reacts with Ti (or W) generated by etching TiN (or TiW) in the lower layer in the transient etching step with C by the decomposition of C and CxFy mixed gas of the photosensitive film 3 Is formed.
상기와 같이 생성된 측벽중합체(4)를 CHF3, CF4, C2F6을 식각가스원으로 한 건식식각방법에 의해 제거하거나 제1도 (b)에 도시된 바와 같이 불산이나 황산을 이용한 습식식각방법으로 제거한다.The sidewall polymer 4 produced as described above is removed by a dry etching method using CHF 3 , CF 4 , C 2 F 6 as an etching gas source, or by using hydrofluoric acid or sulfuric acid as shown in FIG. Removed by wet etching.
그러나 상기와 같이 CHF3, CF4, C2F6가 혼합된 가스를 이용하여 측벽중합체를 건식식각할 겨우, 가스의 C에 의해 측벽중합체가 더 형성되게 되며, 습식식각에 의해 제거할 경우에는 용액에 담금으로써 다량의 불순물입자(particle)를 발생시킬 수 있으며, 특히 다결정실리콘이 게이트로 사용되는 반도체소자의 경우 SO4 2-이온에 의해 게이트산화막의 특성이 저하될 수 있다.However, if the sidewall polymer is dry etched using the gas mixed with CHF 3 , CF 4 , and C 2 F 6 as described above, the sidewall polymer is further formed by C of the gas, and when the sidewall polymer is removed by wet etching, Immersion in the solution may generate a large amount of impurity particles, and in particular, in the case of a semiconductor device in which polysilicon is used as a gate, characteristics of the gate oxide film may be degraded by SO 4 2- ions.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 측벽중합체를 완전히 제거할 수 있는 플라즈마 식각방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a plasma etching method capable of completely removing the sidewall polymer.
상기 목적을 달성하기 위한 본 발명의 반도체장치 제조방법은 플라즈마 식각방법을 이용하여 피식각층을 식각하는 반도체장치 제조방법에 있어서, 기판상에 형성된 피식각층을 소정가스를 사용하여 플라즈마식각하고, 상기 피식각층 측벽에 형성되는 중합체를 H2O(기체)+SF6가 포함된 혼합가스를 이용한 플라즈마 식각에 의해 제거하는 것을 특징으로 한다.In the semiconductor device manufacturing method of the present invention for achieving the above object is a semiconductor device manufacturing method for etching the layer to be etched by using a plasma etching method, the etching target layer formed on the substrate by plasma etching using a predetermined gas, The polymer formed on the side wall of each layer is characterized by removing by plasma etching using a mixed gas containing H 2 O (gas) + SF 6 .
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
본 발명은 플라즈마 식각방법을 이용하여 피식각층을 식각함에 있어서, 먼저 소정의 가스를 이용하여 피식각층을 플라즈마식각하고, 이에 따라 피식각층 측벽에 형성되는 중합체를 H2O(기체)+SF6혼합가스를 이용한 플라즈마식각방법에 의해 완전히 제거해낸다. 상기 측벽중합체 제거를 위한 플라즈마식각시 사용되는 가스는 상기 H2O+SF6의 혼합가스와 O2, Ar, He등의 희석가스를 포함한 가스를 이용한다.In the present invention, in etching an etching target layer by using a plasma etching method, first plasma etching the etching target layer using a predetermined gas, and thus the polymer formed on the sidewall of the etching target layer is mixed with H 2 O (gas) + SF 6 It is completely removed by the plasma etching method using gas. The gas used for plasma etching to remove the sidewall polymer uses a gas including the mixed gas of H 2 O + SF 6 and diluent gases such as O 2 , Ar, and He.
제2도를 참조하여 본 발명의 실시예를 설명하면 다음과 같다.An embodiment of the present invention will be described with reference to FIG. 2.
워드라인 및 비트라인등의 배선을 다결정실리콘(또는 내화성 금속실리사이드)를 이용하여 형성하는 공정에 있어서, 먼저, 제2도 (a)에 도시된 바와 같이 기판(10)상에 형성된 산화막(1) 상부에 배선 형성을 위한 도전층인 다결정실리콘(또는 내화성 금속실리사이드)(2)를 형성하고 이 위에 감광막(3)을 도포한 후, 상기 감광막(3)을 선택적으로 노광 및 현상하여 형성하고자 하는 배선패턴을 만든 다음, 이 감광막(3)을 마스크로 하여 Cl2를 포함한 혼합가스를 사용하여 상기 다결정실리콘(또는 내화성 금속실리사이드)(2)을 플라즈마 식각하고, 이에 따라 측벽에 생성되는 측벽중합체(4)는 제2도 (b)에 도시된 바와 같이 H2O+SF6혼합가스를 이용한 플라즈마 식각방법으로 완전히 제거해낸다.In the process of forming wirings such as word lines and bit lines using polycrystalline silicon (or refractory metal silicide), first, an oxide film 1 formed on the substrate 10 as shown in FIG. Wirings to be formed by forming polycrystalline silicon (or refractory metal silicide) 2, which is a conductive layer for wiring formation, on the upper part, applying the photosensitive film 3 thereon, and selectively exposing and developing the photosensitive film 3 After the pattern was formed, the polycrystalline silicon (or refractory metal silicide) 2 was plasma-etched using a mixed gas containing Cl 2 using the photosensitive film 3 as a mask, and thus the sidewall polymer 4 formed on the sidewall 4 was formed. ) Is completely removed by plasma etching using H 2 O + SF 6 mixed gas as shown in FIG.
이어서 상기 감광막(3)을 제거하면 원하는 배선패턴을 얻을 수 있게 된다.Subsequently, when the photosensitive film 3 is removed, a desired wiring pattern can be obtained.
다음에 절연막에 비아홀을 형성하는 방법을 설명하면, 제2도 (a)에 도시된 바와 같이 기판(10)상에 형성된 TiN(또는 TiW)(1)를 증착하여 장벽금속층(barrier metal)을 형성하고, 이위에 절연막인 산화막(2)을 형성한 후, 감광막(3)을 도포하고 이를 선택적으로 노광 및 현상하여 소정패턴을 형성한 다음, 이 감광막(3)을 마스크로 하여 CxFy를 포함한 혼합가스를 사용하여 상기 산화막(2)을 플라즈마 식각하고, 이에 따라 측벽에 생성되는 측벽중합체(4)는 제2도 (b)dp 도시된 바와 같이 H2O+SF6혼합가스를 이용한 플라즈마 식각방법으로 완전히 제거해낸다.Next, a method of forming a via hole in an insulating film will be described. As shown in FIG. 2A, TiN (or TiW) 1 formed on the substrate 10 is deposited to form a barrier metal layer. After forming the oxide film 2 which is an insulating film thereon, the photosensitive film 3 is applied, and it is selectively exposed and developed to form a predetermined pattern, and then the mixed gas containing CxFy using the photosensitive film 3 as a mask. Plasma etching the oxide film 2, and the sidewall polymers 4 formed on the sidewalls are plasma-etched using H 2 O + SF 6 mixed gas as shown in FIG. Remove it completely.
이어서 상기 감광막(3)을 제거하면 원하는 비아홀패턴(2)을 얻을 수 있게 된다.Subsequently, when the photosensitive film 3 is removed, a desired via hole pattern 2 can be obtained.
상기 배선형성공정 및 비아홀 형성공정시 생성되는 측벽중합체 제거를 위한 H2O+SF6를 이용한 플라즈마식각은 다결정실리콘(또는 내화성 금속실리사이드) 및 산화막등의 피식각층의 식각조건(압력, 파워, 가스의 총유량, 하부전극온도 등)과 동일한 조건으로 실시하는데, 플라즈마내에서 H2O가스의H2O, O, H기 형성에 의해 측벽중합체의 C가 CO2, CO로 분해되고, SF6가스의 방전에 의한 F기(fluorine radical)가 높은 전기음성도를 가지고 있어 건식식각시 측벽에 붙어 있는 측벽중합체와 반응하여 휘발성물질을 형성시킴으로써 중합체를 제거시키게 되는 것이다. 또한, 상기 H2O가스의 방전에 의해 형성되는 H기에 의해 이온 충돌(ion bombardment)효과를 얻을 수 있으며 이에 의해 물리적으로 측벽중합체가 제거된다.Plasma etching using H 2 O + SF 6 to remove sidewall polymers generated during the wiring forming process and via hole forming process is performed by etching conditions of the etching layer such as polycrystalline silicon (or refractory metal silicide) and oxide film (pressure, power, gas). of the total flow rate, the lower electrode temperature, etc.) and C of the side wall polymer by, H 2 O, O, H group formed of the H 2 O gas in the plasma for carrying out under the same conditions is decomposed into CO 2, CO, SF 6 The F group (fluorine radical) by the discharge of the gas has a high electronegativity to react with the sidewall polymer attached to the sidewall during dry etching to form a volatile material to remove the polymer. In addition, an ion bombardment effect can be obtained by the H group formed by the discharge of the H 2 O gas, thereby physically removing the sidewall polymer.
이상과 같이 본 발명은 H2O+SF6를 이용한 플라즈마식각에 의해 측벽중합체를 효과적으로 제거함으로써 수율의 향상과 소자의 특성개선 및 신뢰성향상의 효과를 얻을 수 있게 된다.As described above, according to the present invention, the sidewall polymer is effectively removed by plasma etching using H 2 O + SF 6 , thereby improving the yield, improving the characteristics of the device, and improving the reliability.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008663A KR0147674B1 (en) | 1995-04-13 | 1995-04-13 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008663A KR0147674B1 (en) | 1995-04-13 | 1995-04-13 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0147674B1 true KR0147674B1 (en) | 1998-11-02 |
Family
ID=19412090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008663A KR0147674B1 (en) | 1995-04-13 | 1995-04-13 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147674B1 (en) |
-
1995
- 1995-04-13 KR KR1019950008663A patent/KR0147674B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| KR960000375B1 (en) | Fabricating method of semiconductor device | |
| US5326427A (en) | Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation | |
| EP0122776B1 (en) | Dry etching aluminum or aluminum alloy layer | |
| US5925577A (en) | Method for forming via contact hole in a semiconductor device | |
| KR930002677B1 (en) | Dry etching method of refractory metals, refractory metal silicides, and other refractory metal compounds | |
| US5930664A (en) | Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching | |
| US5851302A (en) | Method for dry etching sidewall polymer | |
| KR20020027520A (en) | Sidewall polymer forming gas additives for etching processes | |
| US5254213A (en) | Method of forming contact windows | |
| KR100493486B1 (en) | Method for etching a conductive layer | |
| US5776832A (en) | Anti-corrosion etch process for etching metal interconnections extending over and within contact openings | |
| US6420099B1 (en) | Tungsten hard mask for dry etching aluminum-containing layers | |
| JP2891952B2 (en) | Method for manufacturing semiconductor device | |
| KR0147674B1 (en) | Method for manufacturing semiconductor device | |
| US6077777A (en) | Method for forming wires of semiconductor device | |
| JP2690860B2 (en) | Method for anisotropic etching of semiconductor material | |
| JP3082396B2 (en) | Method for manufacturing semiconductor device | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| KR19980044194A (en) | Metal wiring formation method of semiconductor device | |
| KR100253315B1 (en) | Etching method in oder to form wire of semiconductor device | |
| JPH07263426A (en) | Dry etching of laminated wiring | |
| JP3440599B2 (en) | Via hole formation method | |
| KR0141172B1 (en) | Method of forming metal counection | |
| JPH11135481A (en) | Etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |