KR20030049116A - A fabricating method of semiconductor device using ArF photolithography - Google Patents

A fabricating method of semiconductor device using ArF photolithography Download PDF

Info

Publication number
KR20030049116A
KR20030049116A KR1020010079234A KR20010079234A KR20030049116A KR 20030049116 A KR20030049116 A KR 20030049116A KR 1020010079234 A KR1020010079234 A KR 1020010079234A KR 20010079234 A KR20010079234 A KR 20010079234A KR 20030049116 A KR20030049116 A KR 20030049116A
Authority
KR
South Korea
Prior art keywords
etching
gas
insulating film
photoresist pattern
substrate
Prior art date
Application number
KR1020010079234A
Other languages
Korean (ko)
Other versions
KR100489360B1 (en
Inventor
이성권
황창연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0079234A priority Critical patent/KR100489360B1/en
Priority to US10/166,133 priority patent/US6569778B2/en
Priority to TW091112799A priority patent/TW544760B/en
Priority to JP2002184563A priority patent/JP4420592B2/en
Priority to DE10228774A priority patent/DE10228774B4/en
Publication of KR20030049116A publication Critical patent/KR20030049116A/en
Application granted granted Critical
Publication of KR100489360B1 publication Critical patent/KR100489360B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: A method for manufacturing a semiconductor device using ArF exposing source is provided to be capable of minimizing the deformation of a photoresist pattern while preventing contact defects. CONSTITUTION: An insulating layer(24) and an anti-reflective layer(25) are sequentially formed on a substrate(20) having conductive patters. A photoresist pattern(26) is formed on the anti-reflective layer(25) by using ArF exposing source. The anti-reflective layer and the insulating layer are partially etched by using the photoresist pattern as a mask while maintaining the temperature of substrate from -40°C to 10°C. The insulating layer(24) is partially etched by using the photoresist pattern(26) while maintaining the temperature of substrate from 20°C to 100°C. At this time, polymers are attached on the surface of the photoresist pattern(26). Then, a contact hole(30) is formed by removing the remaining insulating layer.

Description

불화아르곤 노광원을 이용한 반도체 소자 제조 방법{A fabricating method of semiconductor device using ArF photolithography}A fabricating method of semiconductor device using ArF photolithography

본 발명은 반도체 기술에 관한 것으로 특히, 불화아르곤(ArF) 노광원을 이용한 반도체 소자 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly to a method of manufacturing a semiconductor device using an argon fluoride (ArF) exposure source.

반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다The microfabrication technology that has supported the progress of semiconductor devices is a photolithography technology, and it is no exaggeration to say that the improvement in resolution of this technology is directly connected to the future of high integration of semiconductor devices.

이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.As is well known, the photolithography process includes a process of forming a photoresist pattern and a process of etching a layer to be etched through an etching process using the photoresist pattern as an etch mask to form a pattern having a desired shape such as a contact hole. Wherein the photoresist pattern includes a process of applying a photoresist on the etched layer, a process of exposing the photoresist using a prepared exposure mask, and a portion of the photoresist exposed or not exposed with a predetermined chemical solution; Through the development process.

한편, 사진식각 공정으로 구현할 수 있는 패턴의 임계치수(Critical Dimension; 이하 CD라 함)는 상기한 노광 공정에서 어떤 파자의 광원을 사용하냐에 따라 돠우된다. 이것은, 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 CD가 결정되기 때문이다.On the other hand, the critical dimension of the pattern that can be implemented by the photolithography process (hereinafter referred to as CD) depends on which wave source of light is used in the above exposure process. This is because the CD of the actual pattern is determined according to the width of the photoresist pattern that can be realized through the exposure process.

“단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다. 248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.The wavelength of the light source used in the initial stepper adopting the “step and repeat” exposure method is from 436 nm (g-line) to 365 nm (i-line) and is now 248 nm (KrF Excimer Laser) wavelength. It mainly uses stepper or scanner type exposure equipment using DUV (Deep Ultra-violet). The 248 nm DUV photolithography initially produced a number of problems, such as time delay effects and substrate dependence. However, in order to develop a product having a design of 0.15 μm or less, it is necessary to develop a technology with a new DUV photolithography technique having a wavelength of 193 nm (ArF Excimer Laser). However, even if a combination of various techniques for enhancing the resolution in the DUV photolithography technique is impossible to pattern less than 0.1㎛, the development of a photolithography technique having a new light source is actively progressing.

현재는 ArF(불화아르곤) 레이저(λ=193㎚)로 하는 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 포토레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 포토레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF 포토레지스트에 사용되어 왔다. 그러나, ArF 포토레지스트에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이나, 현재 상용화 되어 있는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태의 포토레지스트는 상기한 바와 같은 벤젠 구조를 가지고 있다.At present, an ArF (argon fluoride) laser (λ = 193 nm) is being developed to target a pattern up to 0.11 mu m. DUV photolithography is superior in terms of performance and resolution compared to i-rays, but process control is not easy. These problems can be divided into optical causes due to short wavelengths and chemical causes due to the use of chemically amplified photoresists. If the wavelength is shortened, the CD shake phenomenon due to the stationary wave effect and the reflection of reflected light due to the substrate phase become worse. CD shaking refers to a phenomenon in which the line thickness changes periodically as the degree of interference between incident light and reflected light changes depending on the slight thickness difference of the photoresist or the thickness difference of the substrate film. In the DUV process, a chemically amplified photoresist has to be used to improve sensitivity, and problems related to the reaction mechanism include PED (Post Exposure Delay) stability and substrate dependence. Development of a photoresist for ArF. ArF is a chemically amplified type such as KrF, but the material needs to be fundamentally improved. ArF photoresist material development is difficult because benzene rings cannot be used. Benzene rings have been used in i-ray and KrF photoresists to ensure dry etching resistance. However, when the benzene ring is introduced into the ArF photoresist, since the absorbance is large at 193 nm, which is the wavelength region of the ArF laser, the transparency is lowered and thus the exposure to the lower portion of the photoresist is impossible. For this reason, the research of the material which can ensure dry etching resistance, does not have a benzene ring, and has good adhesive force and can develop in 2.38% TMAH is progressing. To date, many companies and research institutes in the world have announced their research results, but the commercially available polymers of COMO (CycloOlefin-Maleic Anhydride) or Acrylate system, or a mixture of these photoresists are It has a benzene structure as shown.

따라서, 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함) 등의 공정 시 줄무늬 모양 형태의 패턴의 변형(Striation)이 일어나거나, SAC 식각 도중 PR이 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 SAC 식각 도중 PR의 내성이 약하여 한쪽으로 몰리는 현상이 발생하는 바, ArF용 포토레지스트의 약한 내구성과 불소계 기체에서의 약한 물성적 특성을 보완하는 것이 시급한 과제이다.Therefore, during the process of landing plug contact (LPC, etc.), a stripe-shaped pattern may occur, or PR may cluster or form plastic deformation during SAC etching. During the development and SAC etching, the resistance of PR is weakened, so that it is driven to one side. Therefore, it is urgent to compensate for the weak durability of ArF photoresist and the weak physical properties of fluorine-based gas.

도 1 및 도 2는 각각 전술한 ArF 포토레지스트를 이용한 SAC 공정에서의 패턴 변형 및 콘택 결함을 도시한 단면도와 SEM 사진이다.1 and 2 are cross-sectional views and SEM photographs showing pattern deformation and contact defects in the SAC process using the above-described ArF photoresist, respectively.

도 1을 참조하면, 기판(10) 상에 이웃하는 다수의 게이트전극(11)이 형성되어 있으며, 그 상부에는 질화막 계열의 하드마스크(12)가 적층되어 있으며, 그 프로파일을 따라 질화막 계열의 스페이서용 절연막(13)이 형성되어 있으며, 층간절연막(14)이 SAC 식각 공정에 의해 식각되어 게이트전극(11) 사이가 오픈되어 있다.Referring to FIG. 1, a plurality of neighboring gate electrodes 11 are formed on a substrate 10, and nitride mask-based hard masks 12 are stacked thereon, and nitride-based spacers are formed along the profile. The insulating film 13 is formed, and the interlayer insulating film 14 is etched by the SAC etching process to open the gate electrodes 11.

이 때, SAC 공정에서의 식각 프로파일을 얻기 위해서는 불소계계열을 식각 가스를 사용하는 바, 전술한 바와 같이 도시된 'A'와 같은 포토레지스트 패턴의 취약성에 의해 패턴이 변형되는 바, 이는 도 2의 SEM 사진에 도시된 바와 같다.At this time, in order to obtain an etching profile in the SAC process using a fluorine-based etching gas, the pattern is deformed by the fragility of the photoresist pattern, such as 'A' shown as shown in FIG. As shown in the SEM photograph.

또한, 콘택오픈결함을 방지하기 위해 과도 식각을 진행하고, 이 때 오정렬이 발생하게 되면 도시된 'B'와 같이 게이트전극(11)과 하드마스크(12)의 손실이 발생하여 소자의 전기적 특성을 열화시키며, 오정렬이 발생하지 않는다 하여도 도시된 'C'와 같이 콘택의 폭이 좁아져 콘택저항을 증가시키게 된다.In addition, excessive etching is performed to prevent contact open defects, and when misalignment occurs, loss of the gate electrode 11 and the hard mask 12 occurs as shown in FIG. Even if it is deteriorated and a misalignment does not occur, the contact width is narrowed as shown in 'C' to increase the contact resistance.

상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 콘택 결함을 방지하며 ArF용 포토레지스트 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the above problems of the prior art, to provide a method for manufacturing a semiconductor device using an argon fluoride exposure source that can prevent contact defects and minimize the deformation of the photoresist pattern for ArF. have.

도 1은 종래기술에 따른 ArF 포토레지스트를 이용한 SAC 공정에서의 패턴 변형 및 콘택 결함을 도시한 단면도,1 is a cross-sectional view showing the pattern deformation and contact defects in the SAC process using the ArF photoresist according to the prior art,

도 2는 종래기술에 따른 ArF 포토레지스트를 이용한 SAC 공정에서의 패턴 변형 및 콘택 결함을 도시한 SEM 사진,2 is a SEM photograph showing the pattern deformation and contact defects in the SAC process using the ArF photoresist according to the prior art,

도 3a 내지 도 3d는 본 발명의 일실시예에 따른 포토레지스트 ArF 노광원을 이용한 SAC 식각 공정을 도시한 단면도,3A to 3D are cross-sectional views illustrating a SAC etching process using a photoresist ArF exposure source according to an embodiment of the present invention;

도 4에 각각 도시된 본 발명의 ArF 사진식각 공정을 통한 콘택홀을 도시한 사진.Figure 4 shows a contact hole through the ArF photolithography process of the present invention shown in FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 기판 21 : 게이트전극20 substrate 21 gate electrode

22 : 하드마스크 23 : 스페이서용 절연막22 hard mask 23 insulating film for spacer

24 : 절연막 25 : 반사방지막24 insulating film 25 antireflection film

26 : 포토레지스트 패턴 28 : 폴리머26 photoresist pattern 28 polymer

30 : 콘택홀30: contact hole

상기와 같은 문제점을 해결하기 위해 본 발명은, 이웃하는 다수의 도전패턴이 형성된 기판 상에 절연막과 반사방지막을 차례로 형성하는 단계; 상기 반사방지막 상에 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 포토레지스트 패턴을 형성하는 단계; 상기 기판 온도를 -40℃ 내지 10℃로 유지하며, 상기 포토레지스트 패턴을 식각마스크로 해서 상기 반사방지막과 상기 절연막 일부 두께를 식각하는 단계; 상기 기판 온도를 20℃ 내지 100℃로 유지하며, 적어도 상기 포토레지스트 패턴을 식각마스크로 해서 상기 절연막을 상기 도전패턴 상부까지 식각하되, 다량의 폴리머를 발생시켜 상기 포토레지스트를 표면에 부착시키는 단계; 및 상기 기판 온도를 20℃ 내지 100℃로 유지하며, 적어도 상기 포토레지스트 패턴을 식각마스크로 해서 상기 잔류하는 절연막을 식각하여 상기 도전패턴 사이의 기판 표면을 노출시키는 콘택홀을 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법을 제공한다.In order to solve the above problems, the present invention includes the steps of sequentially forming an insulating film and an antireflection film on a substrate having a plurality of neighboring conductive patterns; Forming a photoresist pattern on the anti-reflection film by performing a photolithography process using an argon fluoride exposure source; Maintaining the substrate temperature at -40 ° C to 10 ° C and etching the thickness of the anti-reflection film and a portion of the insulating film using the photoresist pattern as an etching mask; Maintaining the substrate temperature at 20 ° C. to 100 ° C., etching the insulating film to an upper portion of the conductive pattern using at least the photoresist pattern as an etching mask, and generating a large amount of polymer to attach the photoresist to the surface; And forming a contact hole exposing the substrate surface between the conductive patterns by maintaining the substrate temperature at 20 ° C. to 100 ° C. and etching the remaining insulating layer using at least the photoresist pattern as an etch mask. A semiconductor device manufacturing method using an argon fluoride exposure source is provided.

본 발명은, COMA 또는 아크릴레이드 등의 ArF용 포토레지스트 패턴을 이용하여 패턴 형성할 때, 패턴 변형의 가장 큰 원인으로 작용하는 온도 조건을 적절히 유지 즉, 반사방지막의 식각시에는 저온 공정을 실시하고 절연막의 식각시에는 상대적으로 고온공정을 실시하는 바, 반사방지막 식각시 저온의 기판 온도에서 폴리머 발생을 억제하면서 하부의 절연막까지 일부 식각하여 수직한 수직 단면을 확보한 다음, 하부의 절연막 식각시에는 고온에서 불소 및 산소 프라즈마를 이용하여 포토레지스트 패턴 주위를 두꺼운 폴리머로 감싸면서 게이트 하드마스크 상단까지식각한 다음, 저압 및 고온의 조건 하에서 불소 및 수소를 포함하는 가스를 이용하여 콘택영역을 오픈시킴으로써 이온의 직진성 증대를 통해 넓은 콘택 영역을 확보하며, 패턴 변형을 최소화함과 동시에 게이트전극 및 하드마스크의 손실을 최소화하는 것을 기술적 특징으로 한다.According to the present invention, when the pattern is formed by using an ArF photoresist pattern such as COMA or acrylate, the low temperature process is appropriately performed during the etching of the antireflection film. When the insulating film is etched, a relatively high temperature process is performed. Particular etching is performed to the lower insulating film while the anti-reflection film is etched to prevent polymer generation at a low temperature of the substrate. At high temperature, fluorine and oxygen plasma are used to wrap around the photoresist pattern with a thick polymer to etch to the top of the gate hardmask, and then open the contact region using a gas containing fluorine and hydrogen under low pressure and high temperature conditions. Increases linearity to ensure wide contact area and minimizes pattern deformation And at the same time and with the technical features that minimize the gate electrode and the loss of the hard mask.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can more easily implement the present invention.

도 3a 내지 도 3d는 본 발명의 일실시예에 따른 포토레지스트 ArF 노광원을 이용한 SAC 식각 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.3A to 3D are cross-sectional views illustrating a SAC etching process using a photoresist ArF exposure source according to an embodiment of the present invention, which will be described in detail with reference to the drawings.

먼저 도 3a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(20) 상에 폴리실리콘과 텅스텐 실리사이드 등의 실리사이드가 적층된 다수의 도전패턴 예컨대, 게이트전극(21, 이하 게이트전극이라 함)을 형성한다.First, as illustrated in FIG. 3A, a plurality of conductive patterns in which silicides such as polysilicon and tungsten silicide are stacked on a substrate 20 on which various elements for forming a semiconductor device are formed, for example, a gate electrode 21 (hereinafter, referred to as a gate electrode) ).

즉, 기판(20)과 게이트전극(21)의 접촉 계면에 게이트절연막(도시하지 않음)을 형성하며, 게이트전극(21) 상에 후속의 자기 정렬 식각(Self Align Contact; 이하 SAC이라 함) 등에 의한 게이트전극(21)의 손실을 방지하기 위한 질화막 등의 하드마스크(22)을 형성한다.That is, a gate insulating film (not shown) is formed at the contact interface between the substrate 20 and the gate electrode 21, and subsequent self-aligned etching (hereinafter referred to as SAC) on the gate electrode 21 is performed. A hard mask 22, such as a nitride film, is formed to prevent loss of the gate electrode 21.

이어서, 게이트전극(21)이 형성된 전체 프로파일을 따라 질화막 등의 스페이서용 절연막(23)을 다음, 전체 구조 상부에 예컨대, APL(Advanced Planarization Layer) 산화막, BPSG(Boro Phospho Silicate Glass), SOG(Spin On Glass) 또는HDP(High Density Plasma) 산화막 등의 절연막(24)을 형성한다.Next, an insulating film 23 for a spacer such as a nitride film is placed along the entire profile where the gate electrode 21 is formed, and then, for example, an APL (Advanced Planarization Layer) oxide film, Boro Phospho Silicate Glass (BPSG), or SOG (Spin) is formed on the entire structure. An insulating film 24 such as On Glass or High Density Plasma (HDP) oxide film is formed.

이어서, 절연막(24) 상에 유기계열의 반사방지막(Organic Anti-Refrective Coating)(25)을 100Å ∼ 2000Å의 두께로 형성한 후, 반사방지막(25) 상에 ArF용 포토레지스트를 도포한 다음, ArF 노광원을 이용한 사진식각 공정을 통해 포토레지스트 패턴(26)을 형성한다.Subsequently, after forming an organic anti-refrective coating 25 having a thickness of 100 kPa to 2000 kPa on the insulating film 24, an ArF photoresist is applied on the antireflective film 25, The photoresist pattern 26 is formed through a photolithography process using an ArF exposure source.

구체적으로, 반사방지막(25) 상에 COMA 또는 아크릴레이드 등의 ArF용 포토레지스트를 소정의 두께가 되도록 도포한 다음, 불화아르곤 노광원(도시하지 않음)과 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(26)을 형성한다.Specifically, an ArF photoresist, such as COMA or acrylate, is coated on the antireflection film 25 to a predetermined thickness, and then an argon fluoride exposure source (not shown) and a predetermined reticle (not shown) are used. To selectively expose a predetermined portion of the photoresist, and to leave the exposed or unexposed portion through the exposure process through the developing process, and then remove the etch residues through the post-cleaning process to remove the photoresist pattern 26. To form.

다음으로, 도 3b에 도시된 바와 같이, 기판(20)의 온도를 폴리머 생성이 안되도록 -40℃ ∼ 10℃로 유지하며 반사방지막(25)을 선택적으로 식각하며 이 때, 절연막(24)을 일부 두께 식각하여 SAC 공정을 위한 콘택 영역을 정의한다.Next, as shown in FIG. 3B, the anti-reflection film 25 is selectively etched while keeping the temperature of the substrate 20 at -40 ° C. to 10 ° C. to prevent polymer generation. Some thickness etching is used to define the contact area for the SAC process.

이 때, CxFy(x,y는 1 ∼ 10)의 주식각가스를 이용하는 바, 전술한 버온의 온도 범위를 유지하므로 폴리머 생성이 되지 않아 식각후의 단면이 도시된 '27'과 같이 수직인 프로파일을 갖게 된다. 이 때, 식각 프로파일의 재현성을 위해 He, Ne, Ar 또는 Xe 등의 비활성가스를 단독 또는 혼합하여 첨가할 수도 있다.At this time, since CxFy (x, y is 1 to 10) using a stock angle gas, since it maintains the temperature range of the above-mentioned version, the polymer is not produced and thus the cross-section after etching has a vertical profile as shown in '27'. Will have In this case, for reproducibility of the etching profile, an inert gas such as He, Ne, Ar, or Xe may be added alone or in combination.

다음으로, 도 3c에 도시된 바와 같이 기판(20) 온도를 20℃ ∼ 100℃의 고온로 유지하며, 포토레지스트 패턴(26)을 포함한 하부층을 식각마스크로 해서절연막(24)을 식각하는 바, 하드마스크(22) 상부까지 식각되도록 조절하는 바, 이 때 다량의 폴리머(18)를 발생시켜서 포토레지스트 패턴(26) 주변에 부착시킨다.Next, as illustrated in FIG. 3C, the substrate 20 is maintained at a high temperature of 20 ° C. to 100 ° C., and the insulating layer 24 is etched using the lower layer including the photoresist pattern 26 as an etching mask. The upper surface of the hard mask 22 is adjusted to be etched. At this time, a large amount of polymer 18 is generated and attached to the photoresist pattern 26.

이 때, 전술한 고온의 온도 조건에서 CxFy 가스를 주식가스로 이용하며, 여기에 O2또는 Ar을 더 첨가함으로써 폴리머(28)의 생성이 활발해지도록 한다.At this time, CxFy gas is used as the stock gas under the above-described high temperature temperature, and the addition of O 2 or Ar is added thereto to facilitate the production of the polymer 28.

따라서, 하드마스크(22) 상부에서 식각이 멈추어 콘택 예정 영역 상부에 오픈부(29)가 형성된다.Therefore, the etching stops on the hard mask 22 and the open portion 29 is formed on the contact plan region.

다음으로, 도 3d에 도시된 바와 같이 상기 기판(20) 온도를 20℃ ∼ 100℃로 유지하며, 포토레지스트 패턴(26) 및 폴리머(28)를 식각마스크로 해서 절연막(24)과 스페이서용 절연막(23)을 식각하여 기판(20) 표면을 노출시키는 콘택홀(30)을 형성하는 바, 이 때 CxFy에 CH3F, CHF3또는 CH2F2를 혼합한 가스를 주식각가스로 이용하며, 여기에 식각 공정의 재현성을 위해 O2또는 Ar 가스를 더 첨가하여 사용하는 것이 바람직하다.Next, as shown in FIG. 3D, the temperature of the substrate 20 is maintained at 20 ° C. to 100 ° C., and the insulating film 24 and the spacer insulating film are formed using the photoresist pattern 26 and the polymer 28 as an etching mask. (23) is etched to form a contact hole 30 exposing the surface of the substrate 20. At this time, a gas obtained by mixing CH 3 F, CHF 3 or CH 2 F 2 with CxFy is used as the stock angle gas. In addition, it is preferable to further use O 2 or Ar gas for reproducibility of the etching process.

따라서, 도 4에 각각 도시된 본 발명의 ArF 사진식각 공정을 통한 콘택홀 형성 공정 적용 후의 사진에 도시된 바와 같이 패턴 변형이 최소화 됨을 알 수 있다.Accordingly, it can be seen that the pattern deformation is minimized as shown in the photograph after the application of the contact hole forming process through the ArF photolithography process shown in FIG. 4.

전술한 본 발명은 SAC 공정시 식각단계를 3단계로 구분하여 분리 실시하며, 이 때 각 단계의 온도를 적절히 조절하며 폴리머를 발생시키는 식각조건을 통해 포토레지스트 패턴 주변을 감싸도록 함으로써 패턴 변형과 게이트전극의 손실을 최소화 할 수 있으며, 콘택 영역을 충분히 확보할 수 있음을 실시예를 통해 알아 보았다.According to the present invention, the etching step is separated into three steps in the SAC process, and at this time, by appropriately adjusting the temperature of each step and enclosing the photoresist pattern around the etching conditions through the etching conditions for generating the polymer, the pattern deformation and the gate are performed. Through the examples it can be seen that the loss of the electrode can be minimized, and the contact area can be sufficiently secured.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은, SAC 형성을 위한 ArF 사진식각 공정에 따른 PR 패턴의 변형과 게이트전극의 손상을 방지하며, 넓은 콘택 영역을 확보할 수 있어, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention described above can prevent deformation of the PR pattern and damage of the gate electrode according to the ArF photolithography process for forming the SAC, and can secure a wide contact area, thereby ultimately improving the yield of the semiconductor device. Excellent effect can be expected.

Claims (7)

이웃하는 다수의 도전패턴이 형성된 기판 상에 절연막과 반사방지막을 차례로 형성하는 단계;Sequentially forming an insulating film and an anti-reflection film on a substrate having a plurality of neighboring conductive patterns formed thereon; 상기 반사방지막 상에 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the anti-reflection film by performing a photolithography process using an argon fluoride exposure source; 상기 기판 온도를 -40℃ 내지 10℃로 유지하며, 상기 포토레지스트 패턴을 식각마스크로 해서 상기 반사방지막과 상기 절연막 일부 두께를 식각하는 단계;Maintaining the substrate temperature at -40 ° C to 10 ° C and etching the thickness of the anti-reflection film and a portion of the insulating film using the photoresist pattern as an etching mask; 상기 기판 온도를 20℃ 내지 100℃로 유지하며, 적어도 상기 포토레지스트 패턴을 식각마스크로 해서 상기 절연막을 상기 도전패턴 상부까지 식각하되, 다량의 폴리머를 발생시켜 상기 포토레지스트를 표면에 부착시키는 단계; 및Maintaining the substrate temperature at 20 ° C. to 100 ° C., etching the insulating film to an upper portion of the conductive pattern using at least the photoresist pattern as an etching mask, and generating a large amount of polymer to attach the photoresist to the surface; And 상기 기판 온도를 20℃ 내지 100℃로 유지하며, 적어도 상기 포토레지스트 패턴을 식각마스크로 해서 상기 잔류하는 절연막을 식각하여 상기 도전패턴 사이의 기판 표면을 노출시키는 콘택홀을 형성하는 단계Maintaining the substrate temperature at 20 ° C. to 100 ° C., and forming a contact hole exposing the surface of the substrate between the conductive patterns by etching the remaining insulating layer using at least the photoresist pattern as an etch mask. 를 포함하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법.A semiconductor device manufacturing method using an argon fluoride exposure source comprising a. 제 1 항에 있어서,The method of claim 1, 상기 반사방지막 및 상기 절연막 일부 두께를 식각하는 단계에서 CxFy(x,y는 1 ∼ 10)를 주식각가스로 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법.And CxFy (x, y is 1 to 10) as a stock angle gas in the step of etching the thickness of the anti-reflection film and the part of the insulating film. 제 2 항에 있어서,The method of claim 2, 상기 주식각가스에 He, Ne, Ar 또는 Xe 중 적어도 하나의 가스를 더 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체 소자 방법.The semiconductor element method using an argon fluoride exposure source, characterized in that further comprising at least one gas of He, Ne, Ar, or Xe in the stock angle gas. 제 1 항에 있어서,The method of claim 1, 상기 절연막을 상기 도전패턴 상부까지 식각하는 단계에서 CxFy 가스를 주식가스로 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법.And etching the insulating film to the upper portion of the conductive pattern, using a CxFy gas as a stock gas. 제 4 항에 있어서,The method of claim 4, wherein 상기 절연막을 상기 도전패턴 상부까지 식각하는 단계에서 주식각가스에 O2또는 Ar을 더 포함한 가스를 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법.The method of manufacturing a semiconductor device using an argon fluoride exposure source, characterized in that to use the gas containing O 2 or Ar in the stock corner gas in the step of etching the insulating film to the upper portion of the conductive pattern. 제 1 항에 있어서,The method of claim 1, 상기 절연막을 식각하여 상기 콘택홀을 형성하는 단계에서 CxFy에 CH3F, CHF3또는 CH2F2를 혼합한 가스를 주식각가스로 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법.The method of manufacturing a semiconductor device using an argon fluoride exposure source, characterized in that for forming the contact hole by etching the insulating film, a gas containing a mixture of CH 3 F, CHF 3 or CH 2 F 2 to CxFy as a stock angle gas. . 제 6 항에 있어서,The method of claim 6, 상기 주식각가스에 O2또는 Ar 가스를 더 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법.The method of manufacturing a semiconductor device using an argon fluoride exposure source, characterized in that the stock corner gas further comprises O 2 or Ar gas.
KR10-2001-0079234A 2001-06-28 2001-12-14 A fabricating method of semiconductor device using ArF photolithography KR100489360B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0079234A KR100489360B1 (en) 2001-12-14 2001-12-14 A fabricating method of semiconductor device using ArF photolithography
US10/166,133 US6569778B2 (en) 2001-06-28 2002-06-10 Method for forming fine pattern in semiconductor device
TW091112799A TW544760B (en) 2001-06-28 2002-06-12 Method for forming fine pattern in semiconductor device
JP2002184563A JP4420592B2 (en) 2001-06-28 2002-06-25 Method for forming fine pattern of semiconductor element
DE10228774A DE10228774B4 (en) 2001-06-28 2002-06-27 Method for forming fine patterns in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079234A KR100489360B1 (en) 2001-12-14 2001-12-14 A fabricating method of semiconductor device using ArF photolithography

Publications (2)

Publication Number Publication Date
KR20030049116A true KR20030049116A (en) 2003-06-25
KR100489360B1 KR100489360B1 (en) 2005-05-16

Family

ID=29574946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079234A KR100489360B1 (en) 2001-06-28 2001-12-14 A fabricating method of semiconductor device using ArF photolithography

Country Status (1)

Country Link
KR (1) KR100489360B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710193B1 (en) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 Method for forming semi-conductor device
KR100859484B1 (en) * 2006-09-08 2008-09-23 동부일렉트로닉스 주식회사 Manufacturing Method of Flash Memory Device
KR100885620B1 (en) * 2007-12-21 2009-02-24 주식회사 동부하이텍 Method for fabricating semiconductor device
KR101031480B1 (en) * 2003-12-15 2011-04-26 주식회사 하이닉스반도체 A method for forming a contact hole of a semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240000421U (en) 2022-08-24 2024-03-05 주식회사 휴롬 Separable screw and juicer using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101031480B1 (en) * 2003-12-15 2011-04-26 주식회사 하이닉스반도체 A method for forming a contact hole of a semiconductor device
KR100710193B1 (en) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 Method for forming semi-conductor device
KR100859484B1 (en) * 2006-09-08 2008-09-23 동부일렉트로닉스 주식회사 Manufacturing Method of Flash Memory Device
KR100885620B1 (en) * 2007-12-21 2009-02-24 주식회사 동부하이텍 Method for fabricating semiconductor device

Also Published As

Publication number Publication date
KR100489360B1 (en) 2005-05-16

Similar Documents

Publication Publication Date Title
KR100479600B1 (en) A forming method of contact
JP4420592B2 (en) Method for forming fine pattern of semiconductor element
KR100550640B1 (en) A forming method of pattern using ArF photolithography
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
KR100489360B1 (en) A fabricating method of semiconductor device using ArF photolithography
KR100551071B1 (en) Method for fabrication of semiconductor device
JP4081793B2 (en) Method for manufacturing semiconductor device using photoresist pattern
KR100939109B1 (en) Method for fabricating semiconductor device
KR100440776B1 (en) A fabricating method of semiconductor device using ArF photolithography
KR100533967B1 (en) A forming method of pattern using ArF photolithography
KR100443346B1 (en) Method of forming fine contact hole for semiconductor device
KR20040057502A (en) A forming method of pattern of semiconductor device using ArF photolithography
KR20030001134A (en) A forming method of self align contact
KR100808050B1 (en) A forming method of pattern using ArF photolithography
KR100299517B1 (en) method of manufacturing semiconductor device
KR100527398B1 (en) A forming method of self align contact using ArF lithography
KR100753097B1 (en) A fabricating method of semiconductor device using ArF photolithography
KR20030058247A (en) A forming method of semiconductor device with improved protection of pattern deformation
KR20030041044A (en) A forming method of pattern using ArF photolithography
KR20030042542A (en) A forming method of pattern using ArF photolithography
KR20030044473A (en) A forming method of pattern using ArF photolithography
KR20040057396A (en) Method for fabricating semiconductor device
KR100858874B1 (en) METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE USING ArF PHOTOLITHOGRAPHY
KR20040057748A (en) A forming method of pattern of semiconductor device using ArF photolithography
KR20030042879A (en) A forming method of pattern using ArF photolithography

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee