KR100710007B1 - 에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그제조방법 - Google Patents

에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그제조방법 Download PDF

Info

Publication number
KR100710007B1
KR100710007B1 KR1020060045288A KR20060045288A KR100710007B1 KR 100710007 B1 KR100710007 B1 KR 100710007B1 KR 1020060045288 A KR1020060045288 A KR 1020060045288A KR 20060045288 A KR20060045288 A KR 20060045288A KR 100710007 B1 KR100710007 B1 KR 100710007B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
manufacturing
gas
hvpe
type
Prior art date
Application number
KR1020060045288A
Other languages
English (en)
Inventor
김진교
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020060045288A priority Critical patent/KR100710007B1/ko
Application granted granted Critical
Publication of KR100710007B1 publication Critical patent/KR100710007B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 HVPE법을 이용하여 제조된 p형 반도체 및 그 제조방법에 관한 것으로, 특히 질화갈륨 기판을 제조하기 위한 장치를 이용하여 금속 Ⅲ-족 원소가 담기는 용기에 불순물로 첨가될 p형 도펀트(dopant)를 함께 담고 제1가스 주입관을 통해 불활성(inert) 가스만을 공급하고, 제2가스 주입관을 통해 V-족 원소를 포함하는 기체를 공급함으로써 모기판 상부에 p형 반도체가 형성되도록 하는 p형 반도체의 제조방법 및 그 방법으로 제조된 p형 반도체를 제공한다.
p형 반도체

Description

에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그 제조방법{p-type Semi-conductor and Manufacturing Method of The Same Using HVPE}
도1은 종래의 HVPE법을 이용한 p형 반도체 제조장치를 나타낸 도면.
도2는 본 발명에 따른 HVPE법을 이용한 p형 반도체 제조장치를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
100 : 반응관 110 : 제1가스 주입관
120 : 제2가스 주입관 130 : 제3가스 주입관
140 : 제1용기 150 : 제2용기
160 : 모기판 안치대 170 : 배기구
180 : 전기로 200 : 모기판
본 발명은 HVPE법을 이용하여 제조된 p형 반도체 및 그 제조방법에 관한 것으로, 특히 질화갈륨 기판을 제조하기 위한 장치를 이용하여 금속 Ⅲ-족 원소가 담 기는 용기에 불순물로 첨가될 p형 도펀트(dopant)를 함께 담고 제1가스 주입관을 통해 불활성(inert) 가스만을 공급하고, 제2가스 주입관을 통해 V-족 원소를 포함하는 기체를 공급함으로써 모기판 상부에 p형 반도체가 형성되도록 하는 p형 반도체의 제조방법과 그 방법으로 제조된 p형 반도체를 제공한다.
Ⅲ-V족을 기반으로 하는 반도체 재료는 매우 큰 직접 천이형 에너지띠 간격을 가지고 있어 UV에서부터 청색에 이르는 영역까지 빛을 낼 수 있는 광소자재료로 큰 관심을 모으고 있으며, 에피탁시(epitaxy) 형태로 성장시켜 사용하고 있다.
상기와 같이 반도체 재료를 에피탁시 형태로 성장시키는 대표적인 방법으로는 금속 유기화학 증착법(Metal-Organic Chemical Vapor Deposition; MOCVD), 분자 빔 켜쌓기(Molecular Beam Epitaxy;MBE)법 및 하이드라이드 베이퍼 페이즈 에피탁시(Hydride Vapor Phase Epitaxy;HVPE)법 등이 사용되고 있다.
상기 MOCVD 또는 MBE법은 고품질의 반도체 에피탁시를 성장시키는데 매우 유리한 장점을 가지고 있으나 반도체 재료를 제조하기 위한 비용이 많이 들뿐만 아니라 반도체 재료의 성장속도가 느리다는 단점이 있다.
또한, HVPE법은 상대적으로 켜쌓기 성장 필름(epitaxy grown film)의 특성이 떨어지지만 저렴한 가격으로 반도체 재료를 제조할 수 있고, 반도체 재료의 성장속도가 빨라 질화갈륨 후막과 같은 Ⅲ-족 원소로 구성된 후막의 제조에 유리하다.
상기와 같은 방법들에 의해 제조되는 반도체 재료를 이용하여 광소자로 제조하기 위해서는 전자와 정공을 주입하기 위한 n형 반도체와 p형 반도체가 기본적으 로 필요하다. 따라서, 특정한 반도체 재료, 예를 들면 GaAs, 또는 GaN 등과 같은 재료를 HVPE 방법으로 제조할 경우 적당한 불순물을 첨가하여 n형 또는 p형 특성을 갖도록 제조할 수 있다.
도1은 HVPE방법으로 질화갈륨 후막을 생성하는 과정에서 p형 도펀트를 첨가하여 P형 반도체를 제조하는 장치를 나타낸 것으로, 내부가 진공상태로 유지되는 진공조(100)의 일측에 HCl 등의 Halide 가스가 주입되는 제1가스 주입관(110)과, NH3 등의 V-족 원소를 포함하는 기체가 주입되는 제2가스 주입관(120)과, 불활성 가스가 주입되는 제3가스 주입관(130)이 형성되며, 상기 제1가스 주입관(110) 중간에는 Ga 등과 같은 Ⅲ-족 원소를 안착시키기 위한 제1용기(140)가 설치되고, 상기 제3가스 주입관(130) 중간에는 p형 도펀트를 담기 위한 제2용기(150)가 설치되어 있다. 이때, Ⅲ-족 원소가 담기는 제1용기(140)와 p형 도펀트가 담기는 제2용기(150)의 위치를 달리하여 두 용기 사이에 온도차이가 발생하도록 한다.
또한, 상기 반응관(100) 내부에는 탄화규소 또는 사파이어 등으로 이루어진 모기판(200)을 안치시키기 위한 모기판 안치대(160)가 설치되며, 타측에는 반응한 가스들을 배출시키기 위한 배기구(170)가 형성되어 있다. 또한, 상기 반응관(100) 외벽에는 전기로(180)가 설치되어 반응관(100)의 온도를 조절할 수 있도록 구성되어 있다.
상기와 같이 p형 반도체 제조장치는 제1용기(140)에 Ga을 담아두고, 모기판을 설치한 후, 반응관(100)에 가스를 흘리면서 전기로(180)에 전원을 공급하여 반 응관(100)을 가열한다. 상기와 같이 반응관(100)이 가열되어 소정의 온도에 도달하게 되면, 제2가스 주입관(120)를 통해 V-족 원소를 포함하는 기체인 NH3를 주입하고, 질화갈륨 후막의 성장온도에 도달하면 Halide 가스인 HCl 가스를 제1가스 주입관(110)을 통해 주입시킨다. 또한, 제2용기에 p형 도펀트를 담은 후 제3가스 주입관(130)을 통해 불활성 가스를 주입하여 p형 불순물을 모기판 상부로 공급한다.
상기와 같이 제1가스 주입관을 통해 주입된 HCl 가스가 용기(130)에 담겨있는 Ga를 통과하면서 halide 화합물인 GaCl을 생성하게 되고, 이 GaCl은 제2가스 주입관을 통해 주입된 NH3 기체 및 제3가스 주입관을 통해 주입되는 p형 도펀트와 결합하여 p형 반도체를 모기판 상부에 성장시킨다. 이때, 모기판의 온도는 900℃ 이상으로 유지하였다.
한 실시예로서 질화갈륨(GaN) p형 반도체를 제조하는 경우를 예로 들어 설명하면, 제1용기에 금속 갈륨을 담고 halide 가스로 HCl을 주입하여 GaCl을 생성하고, V-족 원소를 포함하는 기체로는 NH3를 사용하며, 제2용기에는 마그네슘(Mg)을 채우고 불활성 가스로 아르곤이나 질소를 주입함으로써 모기판 상부에 p형 질화갈륨을 후막을 제조하게 된다.
그러나, 상기와 같이 halide 가스로 HCl 가스를 사용할 경우, HCl 가스는 부식성이 매우 강하기 때문에 장치를 구성하는 여러 부분을 내부식성이 강한 재료를 사용해야 하며, 내부식성 재료를 사용하기 어려운 구성부들은 HCl 가스에 의해 쉽게 부식되어 장치 유지가 쉽지 않다는 큰 문제점이 있었다.
또한, HCl과 Ga이 반응하여 생성되는 염화갈륨(GaCl)은 NH3 기체와 반응하여 GaN 이외에 많은 양의 NH4Cl 분말(powder)을 부산물로 만들어 내고, 이 분말들이 반응관 내부에 산재함으로써 양질의 GaN 재료를 만들기 어렵다는 문제점이 있었다.
또한, Ⅲ-족 원소인 Ga과 p형 도펀트인 Mg이 각각 다른 용기에 담겨져 있기 때문에 각각의 용기를 통과하여 주입되는 가스들이 기판에서 균일하게 혼합되지 안을 가능성이 높고, 이로 인해 Mg의 도핑(doping)이 균일하게 일어나지 않는다는 문제점도 있었다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 도1과 같은 p형 반도제 제조장치에서 제3가스 주입관을 형성하지 않은 종래의 질화갈륨 후막 제조장치를 이용하여, 제1가스 주입관 상에 설치된 용기에 Ⅲ-족 원소와 p형 도펀트를 함께 담고, 상기 제1가스 주입관을 통해 불활성 가스만을 투입함으로써 halide 화합물과 V-족 원소를 포함하는 기체의 반응으로부터 발생되는 부산물의 생성을 원천적으로 방지하여 양질의 p형 반도체를 얻을 수 있도록 하는 것을 목적으로 한다.
또한, Ⅲ-족 원소와 p형 도펀트를 한 용기에 담고 불활성 가스를 주입함으로써 Ⅲ-족 원소와 p형 불순물이 균일하게 섞이면서 모기판 상부로 제공되도록 하여 p형 불순물의 도핑이 균일하게 일어나도록 하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 질화갈륨 후막 제조장치를 이용하 여, 하나의 용기에 Ⅲ-족 원소와 p형 불순물을 담는 단계와; 상기 용기를 통과하는 가스 주입관을 통해 불활성 가스를 주입하는 단계와; 또 다른 가스 주입관으로 V-족 원소를 포함하는 기체를 투입하여 모기판 상부에 p형 반도체를 성장시키는 단계를 포함하는 것을 특징으로 하는 P형 반도체의 제조방법을 제공한다.
또한, 상기 방법으로 제조된 p형 Ⅲ-V족 반도체를 제공한다.
이하, 첨부된 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.
도2는 본 발명에 따른 p형 반도체를 제조하기 위한 장치를 나타낸 것으로, 그 구성은 종래의 질화갈륨 후막을 제조하는 장치와 동일하게 구성한다. 즉, 진공상태로 유지되는 반응관(100)의 일측에 N2 혹은 불활성 가스가 주입되는 제1가스 주입관(110)과, NH3 등의 V-족 원소를 포함하는 기체가 주입되는 제2가스 주입관(120)이 형성되며, 상기 제1가스 주입관(110) 중간에는 Ga 등의 Ⅲ-족 원소와 Mg 등의 p형 도펀트를 함께 담기 위한 용기(130)가 설치된다. 또한, 상기 반응관(100) 내부에는 탄화규소 또는 사파이어 등의 모기판(200)을 안치하기 위한 모기판 안치대(160)가 설치되며, 타측에는 반응가스들을 배기시키기 위한 배기구(170)가 형성된다. 또한, 상기 반응관(100) 외벽에는 전기로(180)가 설치되어 반응관(100)의 온도를 조절할 수 있도록 한다.
상기와 같이 구성된 본 발명에 따른 p형 반도체 제조장치를 이용하여 p형 반도체를 제조하는 방법은, 먼저 모기판 안치대 상부에 사파이어, SiC, Si, GaAs 중 어느 하나를 재료로 하는 모기판을 설치한 후, 상기 용기에 Ⅲ-족 원소와 p형 도펀트를 담는다. 상기 Ⅲ족 원소로는 Ga 이외에 In 또는 Al 등이 사용될 수 있으며, p형 도펀트로는 Mg 이외에 Zn, Cd, Be 중 어느 하나를 사용할 수 있다.
다음에 전기로를 작동시켜 GaN이 에피택시얼하게 성장하도록 모기판의 온도가 350℃ 이상이 되도록 유지하고, 상기 용기를 통과하는 제1가스 주입관을 통해 N2, H2, 아르곤(argon) 등의 불활성 가스들 중 어느 하나를 주입하여 용기속의 Ⅲ-족 원소와 p형 도펀트가 고르게 혼합되면서 모기판 상부로 투입되도록 한다. 다음에 상기한 온도로 모기판이 유지되는 상태에서 제2가스 주입관(120)을 통해 V-족 원소를 포함하는 기체를 주입한다. 이때, 상기 V-족 원소를 포함하는 기체로는 NH3 이외에 N2H4를 사용할 수도 있다.
상기와 같이 제1가스 주입관을 통해 모기판 상부로 투입된 Ⅲ-족 원소와 p형 도펀트들은 제2가스 주입관을 통해 주입된 V-족 원소와 반응하여 모기판 상부에 Ⅲ-V족의 분자식을 갖는 p형 반도체를 성장시킨다. 이때, Ⅲ-V족의 분자식을 갖는 p형 반도체는 모기판의 성장온도에 따라 박막, 나노로드, 나노 튜브, 포러스 재료 등의 구조를 갖는다.
이상과 같이 본 발명을 도면에 도시한 실시예를 참고하여 설명하였으나, 이 는 발명을 설명하기 위한 것일 뿐이며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 고안의 상세한 설명으로부터 다양한 변형 또는 균등한 실시예가 가능하다는 것을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 권리범위는 특허청구범위의 기술적 사상에 의해 결정되어야 한다.
상기한 바와 같이 본 발명에 따른 p형 반도체의 제조방법은 하나의 용기에 Ⅲ족 원소와 p형 도펀트를 함께 담고 불활성 가스만를 투입하여 p형 반도체를 제조하기 때문에 halide 화합물과 V-족 원소를 포함하는 기체의 반응으로부터 발생되는 부산물의 생성을 원천적으로 방지하여 양질의 p형 반도체를 얻을 수 있다.
또한, Ⅲ-족 원소와 p형 도펀트를 한 용기에 담고 불활성 가스를 주입함으로써 Ⅲ-족 원소와 p형 불순물이 균일하게 섞이면서 모기판 상부로 제공되도록 하여 p형 불순물의 도핑이 균일하게 일어나도록 할 수 있다.

Claims (10)

  1. 질화갈륨 후막 제조장치를 이용하여, 하나의 용기에 Ⅲ-족 원소와 p형 도펀트를 담는 단계와;
    상기 용기를 통과하는 가스 주입관을 통해 불활성 가스를 주입하는 단계와;
    다른 가스 주입관으로 V-족 원소를 포함하는 기체를 투입하여 모기판 상부에 P형 반도체를 성장시키는 단계를 포함하는 것을 특징으로 하는 HVPE법을 이용한 p형 반도체의 제조방법.
  2. 제 1 항에 있어서,
    상기 모기판은 사파이어 기판, SiC 기판, Si 기판, GaAs 기판 중 어느 하나인 것을 특징으로 하는 HVPE법을 이용한 p형 반도체의 제조방법.
  3. 제 1 항에 있어서,
    상기 Ⅲ-족 원소는 Ga, In, Al 중 어느 하나인 것을 특징으로 하는 HVPE법을 이용한 p형 반도체의 제조방법.
  4. 제 1 항에 있어서,
    상기 p형 도펀트는 Mg, Zn, Cd, Be 중 어느 하나인 것을 특징으로 하는 HVPE법을 이용한 p형 반도체의 제조방법.
  5. 제 1 항에 있어서,
    상기 V-족 원소를 포함하는 기체는 NH3 또는 N2H4인 것을 특징으로 하는 HVPE법을 이용한 p형 반도체의 제조방법.
  6. 제 1 항에 있어서,
    상기 불활성 가스는 N2, H2, 아르곤 중 어느 하나인 것을 특징으로 하는 HVPE법을 이용한 p형 반도체의 제조방법.
  7. 제 1 항에 있어서,
    상기 모기판의 온도는 350℃ 이상으로 유지되는 것을 특징으로 하는 HVPE법을 이용한 p형 반도체의 제조방법.
  8. 제 1 항의 방법을 이용하여 제조된 p형 반도체는 Ⅲ-V족 반도체인 것을 특징으로 하는 HVPE법을 이용하여 제조된 p형 반도체.
  9. 제 8 항에 있어서,
    상기 Ⅲ-V족 반도체는 그 구조가 박막, 나노로드, 나노튜브 또는 포러스 재료 중 어느 하나인 것을 특징으로 하는 HVPE법을 이용하여 제조된 p형 반도체.
  10. 제 1 항 또는 제 3 항의 방법을 이용하여 제조된 p형 반도체는 p형 질화갈륨 반도체인 것을 특징으로 하는 HVPE법을 이용하여 제조된 p형 반도체.
KR1020060045288A 2006-05-19 2006-05-19 에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그제조방법 KR100710007B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060045288A KR100710007B1 (ko) 2006-05-19 2006-05-19 에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060045288A KR100710007B1 (ko) 2006-05-19 2006-05-19 에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그제조방법

Publications (1)

Publication Number Publication Date
KR100710007B1 true KR100710007B1 (ko) 2007-04-23

Family

ID=38181942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060045288A KR100710007B1 (ko) 2006-05-19 2006-05-19 에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100710007B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949008B1 (ko) 2008-01-30 2010-03-23 경희대학교 산학협력단 염화수소 가스의 유량 조절을 이용한 저온에서의 질화갈륨나노 구조체 제조방법
KR100949007B1 (ko) 2008-01-30 2010-03-23 경희대학교 산학협력단 선택적 나노 구조체의 제조방법
KR101007501B1 (ko) 2008-04-17 2011-01-12 경희대학교 산학협력단 염화수소 유량조절을 이용한 나노 구조체 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1017400A (ja) 1996-07-02 1998-01-20 Sumitomo Electric Ind Ltd Ｍｇドープ窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の成長方法
KR20040052314A (ko) * 2002-12-16 2004-06-23 김화목 ｐ－ＧａＮ 나노막대 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1017400A (ja) 1996-07-02 1998-01-20 Sumitomo Electric Ind Ltd Ｍｇドープ窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の成長方法
KR20040052314A (ko) * 2002-12-16 2004-06-23 김화목 ｐ－ＧａＮ 나노막대 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949008B1 (ko) 2008-01-30 2010-03-23 경희대학교 산학협력단 염화수소 가스의 유량 조절을 이용한 저온에서의 질화갈륨나노 구조체 제조방법
KR100949007B1 (ko) 2008-01-30 2010-03-23 경희대학교 산학협력단 선택적 나노 구조체의 제조방법
KR101007501B1 (ko) 2008-04-17 2011-01-12 경희대학교 산학협력단 염화수소 유량조절을 이용한 나노 구조체 제조 방법

Similar Documents

Publication Publication Date Title
US8709925B2 (en) Method for conductivity control of (Al,In,Ga,B)N
US20110244663A1 (en) Forming a compound-nitride structure that includes a nucleation layer
JP2002542624A (ja) 二段階プロセスによる半導体のヘテロ構造体及び製造方法
JPH09134878A (ja) 窒化ガリウム系化合物半導体の製造方法
KR100710007B1 (ko) 에이치브이피이법을 이용하여 제조된 피-형 반도체 및 그제조방법
JP2005223243A (ja) Ｉｉｉ族窒化物系半導体結晶の製造方法及びハイドライド気相成長装置
US20120104557A1 (en) Method for manufacturing a group III nitride crystal, method for manufacturing a group III nitride template, group III nitride crystal and group III nitride template
EP1200652A1 (en) Magnesium-doped iii-v nitrides &amp; methods
Rahman et al. Compound semiconductor epitaxial growth techniques
JP4900966B2 (ja) 水素化ガリウムガスの製造方法および窒化ガリウム結晶の製造方法
DenBaars et al. Metalorganic chemical vapor deposition (mocvd) of group iii nitrides
KR20110098443A (ko) 발광 다이오드 제조용 금속 질화막 형성 장치
JP2005005503A (ja) エピタキシャル成長装置およびエピタキシャル成長方法
KR100975835B1 (ko) 인듐을 이용한 저온에서의 나노 구조체 제조방법
JPH09134881A (ja) 窒化物系化合物半導体の製造方法
JP2007300120A (ja) 窒化物膜の製造方法及び窒化物構造物
Slomski et al. Growth technology for GaN and AlN bulk substrates and templates
KR100949007B1 (ko) 선택적 나노 구조체의 제조방법
JPH11268996A (ja) 化合物半導体混晶の成長方法
KR100949008B1 (ko) 염화수소 가스의 유량 조절을 이용한 저온에서의 질화갈륨나노 구조체 제조방법
US10665752B2 (en) Air void structures for semiconductor fabrication
JP5071703B2 (ja) 半導体製造装置
JP2006245200A (ja) 化合物半導体エピタキシャル基板およびその製造方法
JP2008528414A (ja) ｃ面配向ＧａＮ又はＡｌｘＧａ１−ｘＮ基板製造方法及びｃ面配向ＧａＮ又はＡｌｘＧａ１−ｘＮ基板使用方法
KR100980563B1 (ko) 기판의 국소적 온도 조절이 가능한 나노 구조체 제조장치 및 나노 구조체 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee