KR100706013B1 - 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마디스플레이 장치의 제조 방법 - Google Patents

플라즈마 디스플레이 패널의 제조 방법 및 플라즈마디스플레이 장치의 제조 방법 Download PDF

Info

Publication number
KR100706013B1
KR100706013B1 KR1020040104431A KR20040104431A KR100706013B1 KR 100706013 B1 KR100706013 B1 KR 100706013B1 KR 1020040104431 A KR1020040104431 A KR 1020040104431A KR 20040104431 A KR20040104431 A KR 20040104431A KR 100706013 B1 KR100706013 B1 KR 100706013B1
Authority
KR
South Korea
Prior art keywords
glass frit
softening point
glass
temperature
forming
Prior art date
Application number
KR1020040104431A
Other languages
English (en)
Other versions
KR20050058980A (ko
Inventor
오이다오사무
신오하라다쿠오
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20050058980A publication Critical patent/KR20050058980A/ko
Application granted granted Critical
Publication of KR100706013B1 publication Critical patent/KR100706013B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/225—Material of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

어드레스 전극들을 형성하는 은 분체를 이용하여 배면 유리 기판상에 어드레스 전극 패턴들을 형성하고 이 패턴들을 건조한다. 은 페이스트내의 은 분체의 평균 입자 크기는 대략 10 nm 이고, 유리 프릿의 연화점은 대략 420℃ 이다. 은 페이스트내의 유리 프릿의 함유율을 5 wt% 로 설정한다. 그 후, 어드레스 전극 패턴들을 피복하기 위하여 백색 유전체층을 형성하기 위한 유리 페이스트를 이용하여 유전체층 패턴을 형성하고, 이 유전체층 패턴을 건조한다. 유리 페이스트내의 유리 프릿은 대략 540℃ 의 연화점을 가진다. 그 후, 어드레스 전극 패턴과 유전체층 패턴을 540℃의 온도에서 소성한다. 이와 같이, 어드레스 전극 패턴들과 유전체층 패턴내의 수지 성분을 소실시키고, 유리 프릿 성분을 연화시켜 배면 유리 기판상에 고착시킨다.
플라즈마 디스플레이 패널

Description

플라즈마 디스플레이 패널의 제조 방법 및 플라즈마 디스플레이 장치의 제조 방법 {METHOD OF MANUFACTURING PLASMA DISPLAY PANEL AND METHOD OF MANUFACTURING PLASMA DISPLAY APPARATUS}
도 1a 내지 도 1c 는 본 발명의 제 1 실시형태에 따른 플라즈마 디스플레이 패널의 제조 방법을 설명하는 일련의 공정도.
도 2 는 플라즈마 디스플레이 패널의 내부 구조의 일부를 나타내는 사시도.
도 3 은 샘플 유리 프릿을 이용하여 획득된 시차(示差) 열분석곡선 및 온도 상승 동안의 온도 곡선을 나타내는 도면.
도 4a 내지 도 4e 는 시차 열분석 동안에 유리 프릿의 상태 변화를 설명하는 일련의 도면.
도 5 는 은 분체의 평균 입자 크기와 건조 후의 시트 저항과의 관계를 나타내는 도면.
도 6 은 본 발명의 제 2 실시형태에 따른 플라즈마 디스플레이 패널의 제조 방법을 설명하는 일련의 공정도.
도 7 은 소성 조건과 전면 기판의 투과율과의 관계를 나타내는 도면.
도 8 은 소성 조건과 전면 기판의 투과율과의 관계를 나타내는 또 다른 도면.
도 9 는 소성 조건과 전면 기판의 투과율과의 관계를 나타내는 또 다른 도면.
도 10 은 소성 조건과 전면 기판의 투과율과의 관계를 나타내는 또 다른 도면.
도 11 은 플라즈마 디스플레이 패널을 이용한 플라즈마 디스플레이 장치의 색광 특성을 설명하는 도면.
도 12 는 소성 온도와 전면 기판의 b* 값과의 관계를 나타내는 도면.
도 13a 내지 도 13e 는 본 발명의 제 3 실시형태에 따른 플라즈마 디스플레이 패널의 제조 방법을 나타내는 일련의 공정도.
도 14 는 제 3 실시형태에 따른 플라즈마 디스플레이 패널의 배면 기판의 구성을 개략적으로 나타내는 평면도.
도 15 는 본 발명의 제 4 실시형태에 따른 제조 방법에 의해 제조되는 플라즈마 디스플레이 장치의 블록도.
도 16 은 종래의 플라즈마 디스플레이 패널의 단면도.
도 17 은 플라즈마 디스플레이 패널의 종래 제조 방법의 흐름도.
도 18 은 종래 기술의 소성 처리시의 온도 프로파일을 나타내는 도면.
※도면의 주요부분에 대한 부호의 설명
1, 31 : 배면 유리 기판 2 : 어드레스 전극 패턴
3 : 유전체층 패턴 4 : 어드레스 전극
5 : 백색 유전체층 6, 37 : 격벽
8 : 배면 기판 12 : 주사 전극
본 발명은 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마 디스플레이 장치에 관한 것으로, 보다 상세하게는 예를 들어 동일한 소성 (하소(calcining)) 공정에서 전극과 유전체층을 형성하는 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마 디스플레이 장치의 제조 방법에 관한 것이다.
일반적으로, 플라즈마 디스플레이 패널을 주요 구성요소로서 갖는 플라즈마 디스플레이 장치는, 플리커를 발생시키지 않고, 큰 표시 콘트라스트비, 박형 대화면화를 제공하는 큰 용량, 고속 응답 등을 가지는 CRT (Cathode Ray Tube) 디스플레이 또는 액정 디스플레이 장치 등에 비하여 여러 이점을 가진다. 최근에, 플라즈마 디스플레이 장치는 대형 평면 텔레비전 수상기, 정보 처리 기기의 디스플레이 등으로서 사용된다.
플라즈마 디스플레이 장치는 방전에 의해 발생된 자외선광을 형광체에 조사하여 발생된 가시광을 취출함으로써 이미지를 디스플레이한다. 플라즈마 디스플레이 장치는 그 동작 방식에 따라 전극들이 유전체로 피복되어 간접적으로 교류방전의 상태로 동작시키는 AC 형 장치와 전극들이 방전공간에 노출되어 직류방전의 상태로 동작하는 DC 형 장치로 대체로 분류될 수 있다. 특히, AC 형 장치는 높은 휘도를 야기하고 대면 디스플레이를 비교적 간단한 구조로 용이하게 달성할 수 있어, 널리 사용된다. 다른 전극 구조들 즉, 면방전 방식 패널과 대향전극 방식 패널을 가지는 AC 형 플라즈마 디스플레이 패널들이 제안되고 있다.
일반적으로, AC 형 플라즈마 디스플레이 장치의 주요 구성요소를 형성하는 플라즈마 디스플레이 패널은, 유리와 같은 투명 재료로 제조되는 전면 기판과 배면 기판을 대향하는 방식으로 배치시키고, 2 개의 기판 사이에 플라즈마를 발생시키는 방전 가스 공간을 형성함으로써 구성된다.
3 전극면 방전 구조의 플라즈마 디스플레이 패널이 장착된 AC 형 플라즈마 디스플레이 장치는 전면 기판에서 수행되는 면방전에 의해 발생된 고에너지 이온의 효과를 억제할 수 있어, 수명을 길게할 수 있다. 따라서, 이러한 타입의 AC 형 플라즈마 디스플레이 장치는 넓은 범위에 걸쳐서 채용될 수 있다. 3 전극면 방전 구조에서는, 방전 셀 (이하, "셀"이라 함) 을 형성하는 상술한 한 쌍의 기판 중 하나인 전면 기판의 내면에, 주사 전극 및 유지 전극 (공통 전극) 으로 이루어지는 로우 (row) 전극들을 서로 평행하게 배치하고, 어드레스 전극 (데이터 전극) 으로 이루어지는 칼럼 전극을 한 쌍의 기판 중 나머지 하나인 배면 기판의 내면에 로우 전극들에 직교하는 방향으로 수직으로 배치한다.
3 전극면 방전방식 AC 플라즈마 디스플레이 장치에서, 디스플레이되는 방전 셀을 선택하는 기입 (write) 방전을 배면 기판상의 어드레스 전극과 전면 기판상의 주사 전극 사이에서 수행한다. 그 후, 전면 기판의 주사 전극과 유지 전극 사이에서 선택한 셀의 면 방전에 기초한 유지 방전 (표시 방전) 을 수행한다. 주사 전극과 유지 전극은 전극 쌍을 형성한다. 이러한 플라즈마 디스플레이 패널 에서, 다색 발광을 가능하게 하는 컬러 플라즈마 디스플레이 장치를 제공하는 방식으로, 배면 기판의 내면에 적색, 녹색 및 청색 형광체층을 형성한다.
첨부된 도면의 도 16 에 나타낸 바와 같이, 플라즈마 디스플레이 장치의 주요 구성요소를 형성하는 플라즈마 디스플레이 패널 (101) 은 전면 기판 (102) 과 배면 기판 (103) 을 대향하는 방식으로 포함하며, 방전 가스 공간 (104) 은 전면 기판 (102) 과 배면 기판 (103) 사이에 형성된다.
전면 기판 (102) 은 전면 유리 기판 (105), 주사 전극 (106), 유지 전극 (107), 투명 유전체층 (108), 및 보호층 (109) 을 포함한다. 전면 유리 기판 (105) 은 유리와 같은 투명 재료로 제조된다. 주사 전극 (106) 과 유지 전극 (107) 은 전면 유리 기판 (105) 의 내면에 로우 방향으로 평행하게 형성된, 산화 주석, ITO (Indium Tin Oxide) 등으로 이루어진 투명 전극 (106a 및 107a) 및 저항값을 감소시키기 위하여 투명 전극 (106a 및 107a) 상에 배치되는, AL, Cu, Ag 등으로 제조된 버스 전극 (106b 및 107b) 을 포함한다. 투명 유전체층 (108) 은 PbO (산화연) 과 같은 저융점 유리로 제조되며, 주사 전극 (106) 과 유지 전극 (107) 을 피복한다. 보호층 (109) 은 동작 중에 발생된 방전으로부터 투명유전체층 (108) 을 보호하기 위하여, 2 차 전자방출계수와 우수한 내스퍼터링 특성을 가지는 MgO (magnesium oxide) 등으로 제조된다.
배면 기판 (105) 은 배면 유리 기판 (110), 어드레스 전극 (111), 백색 유전체층 (112), 격벽 (113), 및 형광체층 (114) 을 포함한다. 배면 유리 기판 (110) 은 유리와 같은 투명 재료로 제조된다. 어드레스 전극 (111) 은 Al, Cu, Ag 등으로 제조되며, 배면 유리 기판 (110) 의 내면에 칼럼 방향을 따라 평행하게 형성된다. 백색 유전체층 (112) 은 어드레스 전극 (111) 을 피복한다. 격벽 (113) 은 저융점 유리 등으로 제조된다. 격벽 (113) 은 He (헬륨), Ne (네온), Xe (크세논) 과 같은 방전 가스가 단독으로 또는 혼합으로 충전되는 방전 가스 공간 (104) 을 유지하고, 그 공간을 개별 방전 셀로 분리하기 위하여 수직 방향으로 연장된다. 형광체층 (114) 은 적색, 녹색 및 청색 형광체층을 포함하며, 방전 가스의 전기 방전에 의해 발생된 자외선광을 가시광으로 변환하기 위하여, 격벽 (113) 에 의해 형성된 방전 셀의 바닥부 및 측부에 배치된다.
적색 형광체 재료에는 (Y, Gd)BO : Eu 또는 (Y, GD)BO3 : Eu 가 사용되며, 녹색 형광 재료에는 Zn2SiO4 : Mn 이 사용되며, 청색 형광 재료에는 BaMgAl10 O17 : Eu 가 사용된다.
다음으로, 이러한 종류의 3 전극면 방전방식 AC 플라즈마 디스플레이 패널 (101) 의 제조 방법을 첨부된 도면들의 도 16 및 도 17 을 참조하여 설명한다. 도 17 은 제조 공정의 흐름도를 나타낸다.
먼저, 도 16 에 나타낸 바와 같이, 전면 유리 기판 (105) 의 내면에 수평 방향 (H) 으로 평행하게 투명 전극 (106a 및 107a) 을 형성하여 전면 기판 (102) 을 형성한다(단계 SA11(도 17)).
그 후, 저항을 감소시키는 버스 전극 (106b 및 107b) 을 투명 엘리먼트 (106a 및 107a) 의 상부 (도 16 의 전면 유리 기판의 하면) 에 수평 방향으로 형성 한다(단계 SA12). 더욱 상세하게는, 전극 재료로서 은을 선택하면, 가루화된 은, 유리 프릿, 및 유기 바인더로 이루어진 은 페이스트를 스크린 인쇄 등에 의해 패터닝하고, 은 페이스트를 소성(하소)처리하여 유기 바인더를 소실시키고 유리 프릿을 연화하여, 버스 전극 패턴을 전면 유리 기판 (105) 에 고착시켜서 버스 전극 (106b 및 107b) 을 형성한다.
이런 식으로, 투명 전극 (106a 및 107a) 과 버스 전극 (106b 및 107b) 에 의해 주사 전극 (106) 과 유지 전극 (107) 을 형성한다.
다음으로, 주사 전극 (106) 과 유지 전극 (107) 을 피복하는 투명 유전체층 (108) 을 형성한다 (단계 SA13). 보다 상세하게는, 투명 유전체층 (108) 은 유리 프릿과 유기 바인더로 이루어진 유리 페이스트를 스크린 인쇄 또는 테이블 코터 등에 의해 형성하고, 이 유리 페이스트를 소성처리하여 유기 바인더를 소실시키고 유리 프릿을 연화하여, 투명 유전체층 패턴을 전면 유리 기판 (105) 에 고착시킴으로써 투명 유전체층 (108) 을 형성한다.
다음으로, 투명 유전체층 (108) 을 방전으로부터 보호하는 보호막 (109) 을 형성한다 (단계 SA14). 따라서, 전면 기판 (102) 이 완성된다.
도 16 에 나타낸 바와 같이, 배면 기판 (103) 을 제조하기 위하여, 배면 유리 기판 (110) 의 상면에 수직 방향으로 평행하게 어드레스 전극 (111) 을 형성한다(단계 SB11(도 17)). 더욱 상세하게는, 전극 재료로서 은을 선택하는 경우, 은 분체(粉體), 유리 프릿 및 유기 바인더로 이루어진 은 페이스트를 스크린 인쇄 등에 의해 패터닝하고, 은 페이스트를 소성처리하여 유기 바인더를 소실시키고 유 리 프릿을 연화하고, 어드레스 전극 패턴을 배면 유리 기판 (110) 에 고착시킴으로써 어드레스 전극 (111) 들을 형성한다.
다음으로, 어드레스 전극 (111) 을 피복하는 백색 유전체층 (112) 을 형성한다(단계 SB12). 더욱 상세하게는, 유리 프릿과 유기 바인더로 이루어지는 유리 페이스트를 스크린 인쇄, 테이블 코터 등에 의해 형성하고 유리 페이스트를 소성처리하여 유기 바인더를 소실시키고 유리 프릿을 연화하여 백색 유전체층 패턴을 배면 유리 기판 (110) 에 고착시킴으로써 백색 유전체층 (112) 을 형성한다.
방전 셀을 분리하기 위하여, 백색 유전체층 (112) 에 스트라이프 형상으로 격벽 (113) 을 형성한다(단계 SB13). 더욱 상세하게는, 유리 프릿과 유기 바인더로 이루어지는 유리 페이스트를 역 코팅, 슬릿 코팅 등에 의해 백색 유전체층 (112) 상에 균일하게 코팅하고, 그 위에 레지스트를 패터닝하고, 샌드블라스팅법 등에 의해 레지스트의 개구를 절단하고, 유리 페이스트를 소성하여 유기 바인더를 소실시키고 유리 프릿을 연화하고, 격벽 패턴을 백색 유전체층 (112) 에 고착시킴으로써 격벽 (113) 을 형성한다.
다음으로, 각 격벽 (113) 들 사이에 형광체층 (114) 을 형성한다(단계 SB14).
그 후, 배면 유리 기판 (110) 의 주연부 주위에 실링 프릿을 도포하고, 이 프릿을 소성하여, 배면 기판 (103) 을 완성한다(단계 SB15).
그 후, 전면 기판 (102) 과 배면 기판 (103) 을 대략 100㎛ 의 갭에 의해 서로 분리하여 대향된 상태로 배치한다. 이 상태에서, 기판들 (102, 103) 은 기 판들 (102 및 103) 사이에 방전 가스 공간 (104) 을 형성하고 전극쌍의 연장 방향 (로우 방향) 이 어드레스 전극 (111) 의 연장 방향 (칼럼 방향) 에 직교하는 방식으로 함께 접합된다(단계 SC16). 그 후, 기판들 (102 및 103) 의 주연부를 예를 들어 프릿 유리로 제조된 밀봉 재료에 의해 밀폐하여 밀봉한다(단계 SC17).
배면 기판 (103) 의 주연부에 프릿 유리를 도포한 후, 프릿 유리를 용해시키고 전면 기판 (102) 을 배면 기판 (103) 에 패널의 형태로 접합하기 위하여 전면 기판 (102) 과 배면 기판 (103) 을 접합 상태로 소성한다. 방전 셀들을 격벽 (113) 에 의해 분리한다.
다음으로, 패널 형상을 형성하는 전면 기판 (102) 과 배면 기판 (103) 을 가열노에 도입한다. 전면 기판 (102) 과 배면 기판 (103) 사이에 형성되는 방전 공간에 통기관을 연결하고, 기판들을 진공 상태로 가열하는 한편 방전 공간으로부터 공기를 배출한다. 그 후, 예를 들어 크세논을 함유하는 혼합 희가스로 이루어진 방전 가스를 소정의 압력에서 방전 가스 공간 (104) 으로 도입하여, 방전 가스 공간을 충전한다. 그 후, 통기관을 과열에 의해 밀봉하여 통기관의 개구단부를 폐쇄한다(단계 SC18). 이런 식으로, 방전 가스 공간 (104) 에 방전 가스를 충전한다.
그 후, 방전 셀내에 전기 방전을 발생시켜, 방전이 안정하게 되도록 방전을 소정의 시간 간격동안 지속한다(단계 SC19).
이런 식으로, 방전 가스 공간 (104) 에 방전 가스를 충전하여, 플라즈마 디스플레이 패널 (101) 을 완성한다.
상술한 바와 같이, 플라즈마 디스플레이 패널 (10) 을 제조하기 위하여 많은 소성 단계들을 수행할 필요가 있다. 이 소성 공정에 의해, 페이스트층들내에 함유되는 유기 바인더를 소실하고, 패널 내에 유기 성분을 잔존시키지 않는 동시에 가스 성분을 연화시켜 전극 재료와 다른 재료를 유리 기판들에 고착시킨다.
다음으로, 소성 처리 방법을 첨부된 도면의 도 18 을 참조하여 상세히 설명한다.
이 도면에 나타낸 바와 같이, 소성 처리의 온도 프로파일은 승온부 L1, 탈바인더부 L2, 또 다른 승온부 L3, 온도유지부 L4, 및 강온부 L5 를 포함한다.
제 1 승온부 L1 에서, 시간 t0 으로부터 시간 t1 까지, 온도는 유기 바인더의 소성 온도보다 대략 10 내지 20 ℃ 높은 온도 Ta 로 상승된다. 승온 속도는 분당 대략 10 내지 20℃ 로 설정된다.
탈바인더부 L2 에서, 시각 t1 으로부터 시각 t2 까지의 일정 시간 간격 (탈바인더 시간) 동안 온도 Ta (즉, 소성 온도) 를 유지하여, 페이스트내의 유기 바인더를 완전히 소실시킨다. 이 일정 시간 간격 (t2 - t1) 은 다른 인자들 중에서 전극들, 투명 유전체층 및 백색 유전체층의 각 두께와 페이스내에 함유된 유기 바인더의 타입을 고려하여 결정된다. 일반적으로, 이 시간 간격은 대략 5 내지 20 분으로 설정된다.
제 2 승온부 L3 에서는, 시각 t2 로부터 시각 t3 까지, 온도를 유리 프릿의 연화점과 동일하거나 또는 이를 초과하는 온도 Tb 로 상승시킨다.
시차열분석 (DTA) 에서 승온으로 인해 소결수축과정으로부터 연화유동과정으로 변하는 온도를 연화점으로 사용한다. 즉, 상술한 연화점은 이 명세서에서 DTA 연화점으로서 사용된다
온도 유지부 L4에서, 온도 Tb 는 시각 t3 로부터 시각 t4 까지의 일정 시간 간격 (유지 시간) 동안 소성 온도로서 유지된다. 이 유지 시간 (t4 - t3) 은 유리 프릿이 완전히 연화하고 모든 기포가 전극 및 유전체층으로부터 완전히 제거될 때 까지 요구되는 시간 간격으로 설정된다. 일반적으로, 이 시간 간격은 대략 10 내지 40 분이다.
강온부 L5 에서, 시각 t4 로부터 시각 t5 까지, 온도는 분당 대략 3 내지 7℃ 로 일반적으로 설정되는 강온 속도로 떨어진다.
통상적으로, 유리판이 급속히 냉각되면, 불균일한 냉각으로 인해 유리판이 변형 또는 왜곡되므로, 유리는 파괴되거나 또는 소성시에 불균일하게 수축된다. 유리의 파괴 또는 불균일한 수축은 수백 ppm 의 크기로 될 수도 있고, 예를 들어 42-인치 플라즈마 디스플레이 패널에서, 불균일한 수축은 대략 수백 ㎛ 가 된다. 셀이 42 인치 VGA 클래스의 디스플레이 장치에서 적색, 녹색, 및 청색광을 발광하는 것을 고려하면, 급속 냉각에 의해 발생된 유기 기판의 변형 정도는 플라즈마 디스플레이 장치에 있어서 치명적인 문제가 된다. 따라서, 일반적으로, 유리에 왜곡이 남는 것을 피하기 위하여 온도를 서서히 낮춘다.
따라서, 600℃ 의 소성 온도의 경우에, 예를 들어, 1 회의 소성 처리에 요구되는 시간 간격은 가장 짧은 경우에 대략 2 시간이고, 가장 긴 경우에 대략 5 시간이다. 이 조건하에서, 2 분의 택트(tact) 시간으로 제조하기 위하여, 소성로는 소성 동작 당 60 내지 150 미터의 길이를 가질 필요가 있고, 대략 1 평방 미터의 기판을 수용할 수 있는 폭을 가져야 한다. 이러한 종류의 소성로가 도 17 에 나타낸 각 소성 공정에 대하여 필요한 경우, 소성로에 요구되는 설치 면적과 소비 전력이 매우 커져, 플라즈마 디스플레이 장치의 양산 공장을 수용하는 건물이 필연적으로 매우 커지고, 에너지 소비도 커지고, 제조 비용 또한 매우 커진다.
소성 공정에 요구되는 시간을 감소시키기 위하여, 도전성 분체와 소성에 의해 제거될 수 있는 유기 바인더를 함유하는 도체 잉크를 사용함으로써 기판상에 전극 패턴을 형성한 후, 유리 프릿과 소성에 의해 제거할 수 있는 유기 바인더를 함유하는 유전체 형성 페이스트를 이용하여 전극 패턴을 피복하기 위하여 유전체층 패턴을 형성하고, 전극 패턴과 유전체층 패턴을 동시에 소성하여 전극층 및 유전체층을 형성하는 기술이 제안되어 있다(예를 들어, 일본 공개특허 제 2001-297691 호 참조).
이 기술에서는, 유전체층 패턴상에 유리 프릿과 유기 바인더를 함유하는 격벽 형성 페이스트를 이용하여 격벽 패턴을 형성하고, 전극 패턴, 유전체층 패턴, 및 격벽 패턴을 동시에 소성하여 전극층, 유전체층, 및 격벽을 형성한다. 기판 상에 유리 프릿과 유기 바인더를 함유하는 하층 형성 페이스트를 이용하여 하층 패턴을 형성하고, 그 하층 패턴의 상부에 전극 패턴을 형성하고, 전극 패턴의 상부에 유전체층 패턴을 형성한다. 그 후, 하층 패턴, 전극 패턴 및 유전체층 패턴을 동시에 소성하여 하층, 전극층 및 유전체층을 형성한다.
또한, 기판 상에 금속 분체와 유리 프릿을 함유하는 금속 페이스트층을 형성하고, 그 금속 페이스트층의 상부에 유리 프릿을 함유하는 유리 페이스트층을 형성한 후, 금속 페이스트와 유리 페이스트를 동시에 소성하여 결정화 유리를 함유하는 전극층과 저융점 유리층으로 이루어진 유전체층을 형성하는 기술이 제안되어 있다(예를 들어, 일본 공개특허공보 제 2003-223851 호 참조).
여기서는, 결정화 유리의 결정화 피크 온도가 저융점 유리의 연화점 (상기 DTA 연화점)보다 낮은 값을 가지도록 동시소성을 수행한다.
일본 공개특허공보 제 2001-297691 호에 개시된 기술에서는, 특히 도전성 분체를 형성하는 은 분체 등을 동시 소성 공정 동안에 유전체 매질에 분산시켜, 유전체 매질이 황색을 나타나게 한다. 이 동시 소성된 기판을 전면 기판으로서 사용하면, 플라즈마 디스플레이 장치의 표시 품질이 현저하게 저하된다.
보다 상세하게는, 2 개 이상의 층을 동시에 소성하면, 다른 층들의 성분이 이동하여 서로 혼합되고, 층들 내에 기포가 발생할 수도 있다. 특히, 은을 도전성 재료로서 사용하는 경우, 도체 잉크내의 유리 프릿의 유무에 관계없이 은이 유전체 매질에 확산되어, 투명 유전체층이 황색으로 변한다.
일본 공개특허공보 제 2001-297691 호 및 일본 공개특허공보 제 2003-223851 호에 개시된 기술에서, 전극층은 소성을 수행한 이후에 도전성이 된다. 따라 서, 소성 이후에 전기적 검사 등을 수행하여 전극내의 결함들을 확인하는 경우에도, 각 층을 동시에 소성하고 전극층의 대부분을 이미 유전체층으로 피복하므로 이 결함들을 수리하는 것이 불가능하다. 따라서, 제품이 결함을 가질 수도 있다.
보다 상세하게는, 도전성 재료료서 은 등을 이용하여 스크린 인쇄법, 오프셋 인쇄법, 감광성 페이스트 피복법 등과 같은 후막 기술로 형성된 전극층은 소성에 의해 유기 바인더가 제거되는 경우에만 도전성이 된다. 동시 소성이 채용되지 않는 경우에, 소성 이후에 화상 인식을 이용한 화상 검사 및 실제로 전극들에 전류를 통과시키고 인접한 전극들에의 어떤 접속 불량 또는 단락을 식별하는 전기적 검사를 통상적으로 실시한다. 이 검사 공정의 결과로서 이상이 발견되면 어떤 결함들을 수리할 수 있다. 그러나, 동시 소성이 채용되는 경우에, 유전체층이 이미 형성되어 있으므로, 전극층을 수리하는 것이 불가능하게 된다.
일본 공개특허공보 제 2001-297691 호에 개시된 기술에서, 특히, 동시 소성 공정이 수행되는 경우에, 소성 동안에 전극 패턴에 함유된 유기 바인더의 소실에 대하여 가스가 발생되고, 이 가스는 전극층을 피복하는 유전체층으로 새어 나간다. 가스가 유전체층을 통과할 수 없으므로, 이는 유전체층 내부에 트랩되는 기포들을 형성한다. 이는 디스플레이 패널이 사용되는 경우에 유전체층의 내압 불량을 발생시킬 수 있다.
일본 공개특허공보 2003-223851 호에 개시된 기술에서, 특히 은 등의 유전체층으로의 분산 및 기포의 발생의 문제점을 해결하더라도, 금속 페이스트에 사용될 수 있는 유리 프릿의 타입이 예를 들어 결정화 유리로 제한된다.
본 발명의 제 1 목적은 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마 디스플레이 장치의 제조 방법을 제공하여 유전체층의 변색을 방지하고 양호한 디스플레이 품질을 유지하면서 소성 (하소) 공정에 요구되는 시간을 동시 소성에 의해 감소하는 것이다.
본 발명의 제 2 목적은 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마 디스플레이 장치의 제조 방법을 제공하여 소성 공정들에 요구되는 시간을 동시 소성에 의해 감소하는 동시에 예를 들어 전극층들의 전기적 검사를 수행하여, 그 검사 공정에 의해 발견되는 전극층의 단선과 같은 어떤 결함들을 수리하는 것이다.
본 발명의 제 3 목적은 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마 디스플레이 장치의 제조 방법을 제공하여 소성 공정들에 요구되는 시간을 동시 소성에 의해 감소하는 동시에 소성 공정 동안에 전극 패턴에 함유되는 유기 바인더를 소실하여 생성되는 어떤 가스가 전극 패턴을 피복하는 유전체층 패턴 내에 밀봉 (트랩) 되고 그 유전체층 패턴 내에 기포로서 잔존하는 것을 방지하여 디스플레이 패널 (또는 디스플레이 장치) 가 화상을 디스플레이하는 경우에 유전체층내의 내압 불량의 가능성을 억제하는 것이다.
본 발명의 제 4 목적은 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마 디스플레이 장치의 제조 방법을 제공하여 소성 공정들에 요구되는 시간을 동시 소성에 의해 감소하는 동시에 예를 들어 금속 페이스트에 함유되는 유리 프릿의 종류에 관계없이 유전체층의 변색을 방지할 수 있어 양호한 디스플레이 품질을 유지하는 것이다.
본 발명의 하나의 양태에 따르면, 플라즈마 디스플레이 패널의 개선된 제조 방법을 제공한다. 이 제조 방법은 한 쌍의 대향 기판 중 하나 이상의 기판상에, 금속 분체와 제 1 유리 프릿이 소정의 비율로 혼합되어 있는 금속 페이스트층을 형성하는 단계를 포함한다. 또한, 이 제조 방법은 금속 페이스트층상에 제 2 유리 프릿이 함유되어 있는 유리 페이스트층을 형성하는 단계, 및 금속 페이스트 및 유리 페이스트를 동시에 소성하여 전극층 및 유전체층을 형성하는 단계를 포함한다. 소정의 비율은 전극층내의 제 1 유리 프릿의 함유율이 1 wt% 내지 12 wt% 가 되도록 설정된다. 제 1 유리 프릿은 제 2 유리 프릿의 연화점 이하인 연화점을 가진다.
금속 분체의 평균 입자 크기는 1 nm 내지 50 nm 일 수도 있다. 금속 분체는 은 분체 또는 금 분체일 수도 있다.
연화점은 기본적으로 점도에 의해 정의된 연화점을 가지며, 이는 연화점을 유리 프릿이 시차 열분석시에 온도가 상승함에 따라 소결수축과정에서부터 연화유동과정으로 변하는 온도로 취하는 경우들을 포함하는 넓은 컨셉을 커버한다.
플라즈마 디스플레이 패널의 이 제조 방법에 따르면, 동시 소성에 의해 소성 공정에 요구되는 시간을 감소하여 제조 비용을 감소할 수 있다. 금속 페이스트내의 유리 프릿이 유리 페이스트내의 유리 프릿의 연화점 이하인 연화점을 가지고 금속 페이스트내의 유리 프릿의 비율이 적절한 값으로 설정되므로, 소성 동안에 금속이 유전체층으로 확산하는 것을 방지할 수 있다. 따라서, 유전체층의 변색을 피하고 양호한 디스플레이 품질을 유지할 수 있다.
금속 페이스트와 유리 페이스트를 적절한 소성 온도에서 소성하여, 소성 동안에 금속이 유전체층으로 확산하는 것을 방지하므로 더욱 더 신뢰성 있게 유전체층의 변색을 피하고, 양호한 디스플레이 품질을 유지할 수 있다.
본 발명의 또 다른 양태에 따르면, 플라즈마 디스플레이 패널의 제조 방법을 제공한다. 이 제조 방법은 한 쌍의 대향 기판 중 하나 이상의 기판상에 금속 산화물 및 제 1 유리 프릿을 함유하는 도전성 페이스트층을 형성하는 단계를 포함한다. 또한, 이 제조 방법은 도전성 페이스트층 상에 금속 분체와 제 2 유리 프릿이 소정이 비율로 혼합되어 있는 금속 페이스트층을 형성하는 단계를 포함한다. 또한, 이 제조 방법은 금속 페이스트층 상에 제 3 유리 프릿을 함유하는 유리 페이스트층을 형성하는 단계를 포함한다. 또한, 이 제조방법은 도전성 페이스트, 금속 페이스트, 및 유리 페이스트를 동시에 소성하여 제 1 전극층, 제 2 전극층, 및 유전체층을 형성하는 단계를 포함한다. 제 1 유리 프릿은 제 3 유리 프릿의 연화점 이하인 연화점을 가진다. 소정의 비율은 제 2 전극층내의 제 2 유리 프릿의 함유율이 1 wt% 내지 12 wt% 가 되도록 설정된다. 제 2 유리 프릿은 제 3 유리 프릿의 연화점 이하인 연화점을 가진다.
금속 분체의 평균 입자 크기는 1 nm 내지 50 nm 일 수도 있다. 금속 분체는 은 분체 또는 금 분체일 수도 있다.
동시 소성에 의해 소성 공정에 요구되는 시간을 감소하여 제조 비용을 감소시킬 수 있다. 금속 페이스트내의 유리 프릿의 함유율이 적절한 값으로 설정되므로, 금속 페이스트층은 건조 상태에서 도전성을 나타낸다. 따라서, 예를 들 어 유리 페이스트층을 형성하기 이전에 전극층의 전기적 검사를 수행할 수 있다. 단선 등과 같은 어떤 결함들이 검사에 의해 전극층에서 발견되면, 이 결함들을 수리할 수 있다. 따라서, 제조 수율의 저하를 피할 수 있다.
금속 페이스트내에 사용되는 금속 분체의 평균 입자 크기 뿐만 아니라 금속 페이스트내의 유리 프릿의 함유율을 적절한 값으로 설정하면, 금속 페이스트층은 건조시에 더 큰 도전성을 나타낸다. 따라서, 검사를 더욱 신뢰성 있게 수행할 수 있다.
본 발명의 또 다른 양태에 따르면, 플라즈마 디스플레이 패널의 또 다른 제조 방법이 제공된다. 이 제조 방법은 한 쌍의 대향 기판 중 하나의 기판상에 금속 분체와 제 1 유리 프릿이 소정의 비율로 혼합되어 있는 금속 페이스트층을 형성하는 단계를 포함한다. 또한, 이 제조 방법은 금속 페이스트층이 형성되는 기판상에 격벽들을 형성하는 유리 페이스트층을 형성단계를 포함한다. 이 유리 페이스트층은 금속 산화물과 제 2 유리 프릿을 함유한다. 또한, 이 제조 방법은 금속 페이스트와 유리 페이스트를 동시에 소성하여 전극층 및 격벽들을 형성하는 단계를 포함한다. 소정의 비율은 전극층내의 제 1 유리 프릿의 함유율이 1 wt% 내지 12 wt% 가 되도록 설정된다. 제 1 유리 프릿은 제 2 유리 프릿의 연화점 이하인 연화점을 갖는다.
금속 분체의 평균 입자 크기는 1 nm 내지 50 nm 일 수도 있다. 금속 분체는 은 분체 또는 금 분체일 수도 있다.
동시 소성에 의해 소성 공정에 요구되는 시간을 감소하여 제조 비용을 감소 시킬 수 있다. 또한, 금속 페이스트내의 유리 프릿이 유리 페이스트내의 유리 프릿의 연화점 이하인 연화점을 가지므로, 특히 소성 공정 동안에 가스가 전극 패턴에 함유되는 유기 바인더를 소실함으로써 생성되면, 가스가 전극 패널을 피복하는 유전체층 패턴 내에 밀봉되어 기포의 형태로 그 층내에 트랩되어 잔존되는 것을 방지한다. 따라서, 디스플레이 패널 (또는 디스플레이 장치) 을 화상을 디스플레이하는데 사용하는 경우에 유전체층내의 내압 불량의 가능성이 억제된다.
본 발명의 또 다른 양태에 따르면, 플라즈마 디스플레이 패널의 또 다른 제조 방법이 제공된다. 이 제조 방법은 한 쌍의 대향 기판 중 하나 이상의 기판상에 금속 산화물과 제 1 유리 프릿이 함유되어 있는 도전성 페이스트층을 형성하는 단계를 포함한다. 또한, 이 제조 방법은 도전성 페이스트층상에 금속 분체가 함유되어 있는 금속 페이스트층을 형성하는 단계, 및 금속 페이스트층상에 제 2 유리 프릿이 함유되어 있는 유리 페이스트층을 형성하는 단계를 포함한다. 또한, 이 제조 방법은 도전성 페이스트, 금속 페이스트, 및 유리 페이스트를 동시에 소성하여 제 1 전극층, 제 2 전극층, 및 유전체층을 형성하는 단계를 포함한다. 제 1 유리 프릿은 제 2 유리 프릿의 연화점 이하인 연화점을 갖는다.
금속 분체의 평균 입자 크기는 0.001 ㎛ 내지 5 ㎛ 일 수도 있다. 금속 분체는 은 분체 또는 금 분체일 수도 있다.
동시 소성에 의해 소성 공정에 요구되는 시간을 감소하여 제조 비용을 감소시킬 수 있다. 금속 페이스트 내의 유리 프릿의 함유율을 적절한 값으로 설정하여, 예를 들어 금속 페이스트내에 함유된 유리 프릿의 타입에 관계 없이 유전체 층의 변색을 방지할 수 있다. 따라서, 양호한 디스플레이 품질을 유지할 수 있다.
플라즈마 디스플레이 패널의 상술한 제조 방법 중 어떤 방법에 의해, 유전체층 또는 격벽들을 형성하기 위한 유리 페이스트층을 형성하기 이전에 금속 페이스트층 및/또는 도전성 페이스트층의 전기적 특성들의 검사를 수행할 수도 있다.
플라즈마 디스플레이 패널의 상술한 제조 방법들 중 어떤 방법에 의해, 전극층(들), 유전체층 또는 격벽들을 형성하기 위한 소성 온도를, 유전체층 또는 격벽들을 형성하기 위하여 사용되는 유리 프릿의 점도에 기초하여 정의되는 연화점과 그 연화점 보다 30℃ 높은 온도 사이의 값으로 설정할 수도 있다.
플라즈마 디스플레이 패널의 상술한 제조 방법들 중 어떤 방법에 의해, 유전체층 또는 격벽들을 형성하기 위한 유리 프릿의 연화점을, 유리 프릿의 시료가 시차 열분석시에 온도가 상승함에 따라 소결수축과정으로부터 연화유동단계로 변하는 온도로 취하면, 전극층(들), 및 유전체층 또는 격벽들을 형성하기 위한 소성 온도를 연화점 보다 20℃ 낮은 온도와 그 연화점 보다 10℃ 높은 온도 사이의 값으로 설정할 수도 있다.
본 발명의 또 다른 양태에 따르면, 플라즈마 디스플레이 장치의 개선된 제조 방법이 제공된다. 이 제조 방법은 플라즈마 디스플레이 패널을 준비하는 단계, 플라즈마 디스플레이 패널을 구동하는 회로와 함께 플라즈마 디스플레이 패널을 하나의 모듈로서 조립하는 단계를 포함한다. 또한, 이 제조 방법은 화상 신호의 포맷을 변환하고 그 신호를 모듈에 송신하는 인터페이스를 모듈에 전기적으로 접속 하는 단계를 포함한다. 플라즈마 디스플레이 패널을 플라즈마 디스플레이 패널의 상술한 제조 방법들 중 어떤 방법에 따라 제조한다.
플라즈마 디스플레이 장치를 모듈러 방식으로 형성하면, 부품을 교환할 필요성이 있는 경우에 개별 모듈들을 교환하여 간단하고 신속하게 수리할 수 있다.
제 1 목적은 동시 소성에 의해 소성 공정들에 요구되는 시간을 감소하여 제조 비용을 감소할 수 있기 때문에 달성된다. 또한, 금속 페이스트내의 유리 프릿이 유리 페이스트내의 유리 프릿의 연화점 이하인 연화점을 가지고 금속 페이스트내의 유리 프릿의 함유율이 적절한 값으로 설정되므로, 소성 동안에 금속이 유전체층으로 확산하는 것을 방지하여 유전체층의 변색을 피하고 양호한 디스플레이 품질을 유지할 수 있다.
제 2 목적은 동시 소성에 의해 소성 공정들에 요구되는 시간을 감소하여 제조 비용을 감소할 수 있기 때문에 달성된다. 또한, 금속 페이스트내의 유리 프릿의 함유율이 적절한 값으로 설정되므로, 건조시에 금속 페이스트층이 도전성을 나타내고 유리 페이스트층 형성하기 이전에 예를 들어 전극층의 전기적 검사를 수행할 수 있다. 이 검사에 의해 단선 등과 같은 어떤 결함들이 전극층에서 발견되면, 이 결함들을 수리할 수 있다.
제 3 목적은 동시 소성에 의해 소성 공정들에 요구되는 시간을 감소하여 제조 비용을 감소시킬 수 있기 때문에 달성된다. 또한, 금속 페이스트내의 유리 프릿이 유리 페이스트내의 유리 프릿의 연화점 이하인 연화점을 가지므로, 특히 소성 공정 동안에 전극 패턴에 함유되는 유기 바인더의 소실에 의해 발생되는 가스가 전극 패턴을 피복하는 유전체층 패턴내에 밀봉되고 그 층내에 기포의 형태로 트랩되어 잔존되는 것을 방지한다. 따라서, 디스플레이 패널 (또는 디스플레이 장치) 를 화상을 디스플레이하는데 사용하는 경우에 유전체층내의 내압 불량의 가능성이 감소한다.
제 4 목적은 동시 소성에 의해 소성 공정들에 요구되는 시간을 감소하고 금속 페이스내에 함유된 유리 프릿의 종류에 관계없이 양호한 디스플레이 품질을 유지할 수 있도록 금속 페이스트내의 유리 프릿의 함유율을 적절한 값으로 설정함으로써 유전체층의 변색을 발지할 수 있다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
제 1 실시형태 :
도 1a 내지 도 5 를 참조하여 제 1 실시형태를 설명한다. 도 1a 내지 도 1c 는 본 발명의 제 1 실시형태에 따른 플라즈마 디스플레이 패널 (18) 의 제조 방법을 설명하는 일련의 공정도이다. 도 2 는 플라즈마 디스플레이 패널 (18) 의 내부 구조를 개략적으로 나타내는 사시도이다.
이 실시형태에 따른 플라즈마 디스플레이 패널 (18) 의 제조 방법에서, 은 페이스트내의 유리 프릿의 함유비율, 은 페이스트와 유리 페이스트의 유리 프릿들의 연화점 사이의 관계, 및 은 분체의 평균 입자 크기와 같은 제조 조건에 대하여 적절한 값을 설정한다. 그 후, 어드레스 전극 패턴과 유전체층 패턴을 형성하고, 양 패턴을 동시 소성(하소) 하여, 배면 기판을 형성한다. 전면 기판은 동 시 소성을 이용하지 않는 종래의 방법에 의해 제조된다.
도 3 을 참조하여, 유리 프릿의 시료와 기준 물질 (예를 들어, 알루미나 분체) 과의 온도차 ㅿT 를 온도 (또는 시간 t) 에 대하여 기록(플로팅)하여 시차 열분석 곡선 Lm 을 획득한다. 온도 곡선 Ln 에서, 시료가 가열시에 소결 수축 과정으로부터 연화 유동 과정으로 변하는 온도 Tm 은 연화점 (DTA(Diffrential Thermal Analysis) 연화점) 으로서 획득되고, 이 연화점은 사용되는 재료, 소성 온도 등의 제조 조건의 설정 기준으로서 사용된다. 이 도면에서, 시차 열분석 곡선 Lm 의 하향 이동은 흡열 반응을 나타낸다.
도 4a 에 나타낸 캡슐 C 내의 분체 상태로 수용된 시료 Sa (유리 프릿) 가 온도가 상승할 때 소결되고(ta〈 t〈 tb), 도 4b 에 나타낸 바와 같이 소결된 시료 Sb 를 형성한다. 온도가 더 상승 할때, 시료가 연화하기 시작하고, 도 4c 및 도 4d 에 나타낸 바와 같이 연화가 진행하여 연화 유동체 시료 Sc 및 Sd 를 형성한다. 온도가 더욱 상승하는 경우에, 도 4e 에 나타낸 바와 같이, 유체 이동이 완료되고(t > tc ), 유체 시료 Se 가 획득된다. 시차 열분석 곡선 Lm 상의 열 흡수가 증가 경향으로부터 감소 경향으로 변하는 온도가 연화점 Tm 으로서 검출된다.
도 1a 내지 도 1c 를 다시 참조하여, 플라즈마 디스플레이 패널 제조 공정을 설명한다. 먼저, 도 1a 에 나타낸 바와 같이, 배면 유리 기판 (1) 을 준비한다. 높은 변형점을 가지는 유리는 예를 들어 배면 유리 기판 (1) 으로서 사용 될 수도 있다. 사용되는 유리의 타입은 높은 변형점을 가지는 유리로 제한되지는 않는다.
그 후, 어드레스 전극 패턴 (2) 을 도 1b 에 나타낸 바와 같이 배면 유리 기판 (1) 의 상면에서 수직 방향 (V) 에 평행한 방향으로 어드레스 전극들을 형성하는 은 페이스트를 이용하여 형성한다(도 2 참조).
은 페이스트에서는, 은 분체, 유리 프릿, 및 유기 바인더로 이루어지는 페이스트를 이용할 수 있다.
은 분체는 공정을 간략화할 수 있다는 점에서 금속 분체로서 사용되지만, 공정을 간략화할 수 있는 실용적인 재료인 다른 금속 분체 (예를 들어, 금 분체) 를 사용할 수도 있다.
1 nm 와 50 nm 사이의 평균 입자 크기를 가지는 은 분체를 사용한다. 1 nm 의 평균 입자 크기는 현재의 기술을 이용하여 은 분체에 대하여 달성될 수 있는 최소 입자 크기이다. 은 분체의 평균 입자 크기가 유리 프릿의 입자 크기의 1/100 이하인 경우에, 은 분체가 유리 프릿 주위에 모여서 도전 특성을 나타낸다. 따라서, 통상 사용되는 유리 프릿의 최대 입자 크기가 5 ㎛ 라고 가정하면, 은 분체의 평균 입자 크기의 상한을 50 nm 로 설정하는 것이 적절하다.
이 실시형태에서는, 대략 10nm 의 평균 입자 크기를 가지는 은 분체를 사용한다. 이 은 분체의 크기는 입자 크기로 인해 "나노-입자"로서 알려져 있다.
발명자들은 은 분체의 상이한 평균 입자 크기에 대하여 건조 후의 시트 저항값을 측정한 경우에, 표 1 및 도 5 에 나타낸 결과를 획득하였다. 이 실험에서는, 은 페이스트를 120℃ 에서 10 분간 건조하였고, 건조 이후의 막 두께는 약 8㎛ (소성 이후에는 5㎛) 이었다.
Figure 112004058387717-pat00001
표 1 및 도 5 에 나타낸 바와 같이, 은 분체의 평균 입자 크기가 1 내지 2 nm 이면, 시트 저항은 0.1Ω/㎡이고, 평균 입자 크기가 5 nm 이면, 시트 저항은 300 Ω/㎡ 이고, 평균 입자 크기가 1 ㎛ 이면, 시트 저항은 5000 Ω/㎡ 이고, 평균 입자 크기가 50 nm 이면, 시트 저항은 1000 Ω/㎡ 이하이고, 충분한 도전성이 획득된다.
유리 페이스트내의 유리 프릿의 연화점 이하인 연화점을 가지는 유리 프릿을 사용한다. 이 실시형태에서, Bi2O3 또는 유사한 재료로 이루어지며 대략 420℃의 연화점을 가지는 유리 프릿을 사용한다.
수지 성분으로서 셀룰로오스 재료 또는 아크릴 재료를 또는 용제로서 BCA (butyl carbitol acetate) 또는
Figure 112004058387717-pat00002
-터피네놀(terpinenol) 를 가지는 유기 바인더를 사용한다. 수지 성분은 350℃ 내지 400℃ 의 온도에서 소실된다.
은 페이스트 내의 성분비를 소성 이후의 유리 프릿의 함유율이 1 wt% 내지 12 wt% 가 되도록 하는 방식으로 설정한다. 함유율 1 wt% 는 소성에 의해 전극들을 유리 기판에 고착시킬 수 있는 최소 함유율이다. 함유율이 12 wt% 를 초과하면, 유전체층과 동시에 소성하여 전극을 형성할 때 전극의 형상이 변형되어, 저항값이 저하될 우려가 있다. 따라서, 유리 프릿의 함유율에 대하여는 12 wt% 의 상한을 설정한다.
이 실시형태에서, 은 페이스트내의 은 분체, 유리 프릿, 및 유기 바인더의 비율은 은 분체를 70 wt% 로, 유리 프릿을 5 wt% 로, 유기 바인더를 25 wt% 로 설정한다.
은 페이스트를 이용하여 예를 들어 스크린 인쇄법에 의해 어드레스 전극 패턴 (2) 들을 형성한다. 더욱 상세하게는, SUS 325 메시로 이루어지며 10 ㎛ 의 유제 두께를 가지는 스크린 판을 이용하여, 전극의 폭이 대략 130 ㎛ 이 되도록 하는 방식으로 배면 유리 기판 (1) 상에 패턴들을 직접 인쇄한다.
그 후, 대략 150℃ 의 온도로 건조시켜 유기 바인더내의 용제를 제거한다.
이런 식으로 어드레스 전극 패턴 (2) 이 형성된 배면 유리 기판 (1) 을 화상 인식에 의해 결함을 검출하는 화상 검사 장치를 이용하여 검사한다.
이 화상 검사 장치에 의해 시료를 실제로 검사하는 경우에, 본 발명자들은 결함이 전혀 없음을 발견하였다.
그 후, 전기적 검사 장치를 이용하여, 어드레스 전극 패턴 (2) 에 전류를 흘려, 단선 및 인접한 전극과의 단락을 검사한다. 이 전기적 검사 장치는 각 전 극에 프로브를 접촉하여 이들에 약한 전류를 흘려 전극의 단선 또는 인접한 전극과의 단락을 검사한다.
이러한 종류의 전기적 검사 장치를 이용하여 상술한 시료를 검사한 결과, 본 발명자들은 하나의 전극을 제외한 모두에서 라인 저항값은 대략 300 ㏀ 이고, 하나의 전극에서 라인 저항값이 대략 100 ㏁ 임을 발견하였다. 따라서, 대략 100 ㏁ 의 저항을 나타내는 어드레스 전극 패턴 (2) 들이 단선 상태에 있음을 알 수 있다. 따라서, 단선 지점에 인쇄 공정에 사용되는 은 페이스트를 피복하고, 건조시킨 후, 전기적 검사 장치를 이용하여 전극 패턴을 다시 검사한다. 이 경우에, 저항값은 대략 300 ㏀ 이었고, 이 값은 단선이 완전히 수리되었음을 나타낸다.
다음으로, 도 1c 에 나타낸 바와 같이, 어드레스 전극 패턴 (2) 을 피복하기 위하여, 백색 유전체층을 형성하기 위한 유리 페이스트를 이용하여 유전체층 패턴 (3) 을 형성한다. 어드레스 전극이 외부 회로에 접속되는 단자부를 제외하고, 어드레스 전극 패턴 (2) 전반에 걸쳐서 유전체층 패턴 (3) 을 형성한다.
유리 프릿과 유기 바인더를 함유하는 유리 페이스트를 사용한다.
유리 프릿으로는 대략 540℃ 의 연화점을 가지는 ZnO 계 유리 프릿을 사용하며, 수지 성분으로는 셀룰로오스 재료 또는 아크릴 재료를 가지는 유기 바인더를, 용제로는 BCA 또는
Figure 112004058387717-pat00003
-터피네놀을 사용한다. 백색을 얻기 위하여 수지 성분에 TiO2 를 첨가한다. 수지 성분은 350℃ 내지 450℃ 의 온도로 소실된다.
유리 페이스트를 이용하여 예를 들어 스크린 인쇄법에 의해 유전층 패턴 (3) 을 형성한다. 그 후, 건조에 의해 유기 바인더내의 용제 성분을 제거한다.
다음으로, 어드레스 전극 패턴 (2) 과 유전체층 패턴 (3) 을 유리 페이스트 내의 유리 프릿의 연화점 보다 온도 20℃ 이상 낮은 온도 (하한) 와 이 연화점 보다 온도 10℃ 이상 높은 온도 (상한) 사이의 소성 온도에서 소성한다. 소성 온도가 연화점 보다 온도 10℃ 이상 초과하면, 복수의 기포가 발생하고, 유리가 결정화될 우려가 있다. 이 실시형태에서는, 소성 온도를 540 ℃ 로 설정한다.
따라서, 어드레스 전극 패턴 (2) 과 유전체층 패턴 (3) 의 수지 성분들을 소실시키고, 유리 프릿 성분을 연화시켜 배면 유리 기판 (1) 에 고착시킨다. 따라서, 도 2 에 나타낸 바와 같이, 배면 유리 기판 (1) 상에 어드레스 전극 (4) 과 백색 유전체층 (5) 을 형성한다.
이 소성 공정에 의해, 어드레스 전극 (4) 내의 은 분체와 유리 프릿의 비율은 은 분체를 대략 93 wt% 으로 유리 프릿을 대략 7 wt% 으로 한다.
어드레스 전극 패턴 (2) 과 유전체층 패턴 (3) 이 540℃ 의 온도에서 동시 소성되는 경우, 배면 유리 기판 (1) 상에 형성되는 어드레스 전극 (4) 의 저항을 상술한 시료로 본 발명자들에 의해 측정하였고, 표 2 에 나타낸 바와 같이 14Ω의 저항값을 획득하였다. 한편, 어드레스 전극과 백색 유전체층을 개별적으로 소성하여 형성한 시료의 경우에, 백색 유전체층을 형성하기 이전의 개별 어드레스 전극들과 백색 유전체층을 형성한 이후의 어드레스 전극들의 라인 저항값들을 표 2 에 나타낸 바와 같이 각각 18Ω와 17Ω으로 측정하였다.
Figure 112004058387717-pat00004
이런 식으로, 어드레스 전극 패턴 (2) 과 유전체층 패턴 (3) 을 동시 소성하여 어드레스 전극 (4) 들을 형성한 경우에도, 어드레스 전극 (4) 들의 기능은 어드레스 전극들과 백색 유전체층을 개별적으로 소성하여 형성하는 경우에 비하여 양호하게 유지된다.
다음으로, 방전 셀을 분리 (demarcate) 하기 위하여, 백색 유전체층 (5) 상에 스트라이프 형상으로 격벽 (6) 을 형성한다. 격벽 (6) 은 예를 들어 리버스 코팅, 슬릿 코팅 등에 의해 어드레스 전극 (4) 과 백색 유전체층 (5) 이 형성된 배면 유리 기판 (1) 상에 대략 150 ㎛ 로 격벽형성용 유리 페이스트를 피복한 후, 이 배면 유리 기판 (1) 을 건조시키고, 소위 "샌드블라스팅"을 수행하여 형성된다. 여기서, 유리 프릿, 유기 바인더, 및 TiO2 의 혼합물을 함유하는 유리 페이스트를 사용한다.
다음으로, 격벽들 (6,6) 사이에 형광체층 (7) 을 형성한다. 형광체층 (7) 은 방전 가스의 방전에 의해 발생된 자외선광을 가시광으로 변환하는 적색 형광체층 (7r), 녹색 형광체층 (7g), 및 청색 형광체층 (7b) 을 포함한다. 그 후 , 배면 유리 기판 (1) 의 주연부에 예를 들어 밀봉 프릿을 피복하고, 이를 소성하여 배면 기판 (8) 을 완성한다.
한편, 전면 기판은 종래의 방법에 의해 제조된다. 즉, 도 2 에 나타낸 바와 같이, 전면 유리 기판 (11) 의 내면에 수평 방향 (H) 을 따라 평행한 방식으로 투명 전극 (12a, 13a) 을 형성한다. 투명 전극들 (12a 및 13a) 은 산화 주석, ITO (Indium Tin Oxide) 등으로 이루어져 있다.
다음으로, 저항값을 감소시키기 위한 버스 전극 (트레이스 전극)(12b 및 13b) 을 수평 방향 (H) 으로 투명 전극 (12a 및 13a) 의 하면에 형성한다. 이런 식으로, 투명 전극 (12a 및 13a) 과 버스 전극 (12b 및 13b) 에 의해 주사 전극 (12) 과 유지 전극 (공통 전극)(13) 을 형성한다.
그 후, 주사 전극 (12) 과 유지 전극 (13) 을 피복하는 투명 유전체층 (14) 을 형성한다. 투명 유전체층 (14) 은 PbO (산화연) 유리 등과 같은 저융점 유리로 이루어져 있다.
그 후, 투명 유전체층을 방전으로부터 보호하기 위한 보호막 (15) 을 형성한다. 보호막 (15) 은 MgO (산화 마그네슘) 등으로 이루어져 있다. 이런 식으로, 전면 기판 (16) 을 완성한다.
다음으로, 전면 기판 (16) 과 배면 기판 (8) 을 대략 100 ㎛ 의 갭에 의해 서로 분리하여 대향 위치에 배치하고, 전극 쌍 (17) 의 연장 방향 (로우 방향) 과 어드레스 전극 (4) 의 연장 방향 (칼럼 방향) 을 서로 직교하게 하고, 양 기판 (16 및 8) 간에 방전 공간을 형성하는 방식으로 함께 접합한다. 접합된 기판들의 주연부를 프릿 유리와 같은 밀봉 재료에 의해 기밀하게 밀봉한다. 보다 상세하게는, 배면 기판 (8) 의 주연부에 프릿 유리를 피복한 후, 전면 기판 (16) 과 배면 기판 (8) 을 접합된 상태로 가열하여 프릿 유리를 용해시키고 전면 기판 (16) 과 배면 기판 (8) 을 패널의 형태로 함께 결합한다.
다음으로, 패널을 형성하는 전면 기판 (16) 과 배면 기판 (8) 을 가열노내에 도입하고, 전면 기판 (16) 과 배면 기판 (8) 사이에 형성되는 방전 공간에 통기관을 접속하고, 방전 공간으로부터 공기를 배출하면서 기판들을 진공 상태로 가열한다.
방전 공간에 예를 들어 크세논을 함유하는 혼합 희가스로 이루어지는 방전 가스를 소정의 압력으로 도입하여 방전 공간을 충전한 후, 통기관을 과열에 의해 밀봉하고 통기관의 개구 단부를 폐쇄한다. 이런 식으로, 방전 공간내에 방전 가스를 충전한다.
다음으로, 에이징 공정을 실시한다. 더욱 상세하게는, 방전 셀 내에 전기적 방전을 발생시키고, 방전이 안정되게 하기 위하여 방전을 소정의 시간 동안 지속한다.
이런 식으로, 방전 가스 공간 (104) 내에 방전 가스를 충전하고 플라즈마 디스플레이 패널 (18) 을 완성한다.
본 발명자들은 플라즈마 디스플레이 패널 (18) 에서 어드레스 전극 (4) 의 추가적인 전기적 검사를 실시하여, 전혀 단선이 발견되지 않음을 발견하였다. 또한, 디스플레이 품질은 종래 방법에 의해 획득된 품질과 동등하였다.
상술한 것으로부터 알 수 있는 바와 같이, 이 실시형태는 동시 소성을 이용하여 소성에 요구되는 시간을 감소시킬 수 있다.
또한, 은 페이스트 내의 유리 프릿의 함유율과 은 페이스트에 사용되는 은 분체의 평균 입자 크기에 대하여 적절한 값들이 선택되면, 어드레스 전극 패턴 (2) 들은 이들이 건조되는 경우에 도전성을 나타내므로(가지므로), 유전체층 패턴 (3) 을 형성하기 이전에 예를 들어 어드레스 전극의 전기적 검사를 수행할 수 있다. 이러한 검사에 의해 단선된 전극들과 같은 어떤 결함들이 나타나는 경우, 이 결함들을 수리할 수 있다. 따라서, 제조 수율의 저하를 방지할 수 있다.
유리 페이스트의 유리 프릿의 연화점 이하인 연화점을 가지는 유리 프릿을 은 페이스트에 사용하므로, 어드레스 전극 패턴 (2) 들에 함유되는 유기 바인더의 소실로 인해 소성 공정 동안에 발생되는 가스가 어드레스 전극 패턴 (2) 들을 피복하는 유전체층 패턴 (3) 에 밀봉되고 기포의 형태로 유전체층 내에 트랩되어 잔존되는 것을 방지한다. 따라서, 디스플레이 패널이 화상을 표시하는 경우에 유전체층의 내압 불량의 가능성을 억제할 수 있다.
은 페이스내의 유리 프릿의 함유율에 대하여 적절한 값을 설정함으로써, 예를 들어 은 페이스트에 함유되는 유리 프릿의 타입에 관계없이 유전체층의 변색을 방지하고, 양호한 표시 품질을 유지할 수 있다.
제 2 실시형태 :
도 6a 내지 도 6d 는 본 발명의 제 2 실시형태에 따른 플라즈마 디스플레이 패널의 제조 방법을 설명하는 일련의 공정도이다. 도 7 내지 도 10 은 각각 소 성 조건과 전면 기판의 투과율과의 관계를 나타낸다. 도 11 은 플라즈마 디스플레이 패널을 이용한 플라즈마 디스플레이 장치로부터의 색광 특성을 나타낸다. 도 12 는 소성 온도와 전면 기판의 b* 값과의 관계를 나타낸다.
제 1 실시형태에 대한 이 실시형태의 주요 차이점은, 전면 기판의 제조시에, 예를 들어 은 페이스트 내의 유리 프릿의 함유량, 은 페이스트 및 유리 페이스트의 유리 프릿의 연화점들과의 관계, 은 분체의 평균 입자 크기 등에 대하여 적절한 제조 조건을 정하는 반면에 배면 기판은 동시 소성을 이용하지 않는 종래의 방법에 의해 제조하는 점에 있다.
이러한 차이점 이외에는, 제 2 실시형태는 제 1 실시형태와 대략 동일하므로, 제 2 실시형태에서는 동일하거나 또는 유사한 부분들은 간략히 설명한다.
먼저, 도 6a 에 나타낸 바와 같이, 전면 유리 기판 (21) 을 준비한다. 전면 유리 기판 (21) 으로는 예를 들어 높은 변형 (strain) 점을 가지는 유리를 사용하지만, 특히 사용되는 유리 타입은 제한되지 않는다.
그 후, 도 6b 에 나타낸 바와 같이, 전면 유리 기판 (21) 상에 수평 방향 (도 2 의 수평 방향 (H) 에 대응) 에 따라 평행하게 투명 전극 (22a 및 23a) 을 형성한다. 투명 전극 (22a 및 23a) 은 예를 들어 ITO (Indium Tin Oxide) 를 전면 유리 기판 (21) 의 전면 (全面) 에 스퍼터링 등에 의해 성막하고 에칭을 수행하여 형성한다.
다음으로, 전기적 저항을 감소시키는 버스 전극들은 투명 전극들 (22a 및 23a) 과 적어도 부분적으로 접촉하는 방식으로 수평 방향 (H) 으로 형성된다. 나타낸 실시형태에서, 버스 전극들은 2 층 구조를 가진다.
따라서, 투명 전극 (22a 및 23a) 상에 흑색 버스 전극층을 형성하는 도전성 페이스트를 이용하여 흑색 버스 전극층 패턴 (22b 및 23b) 을 형성한다.
이 도전성 페이스트로는 버스 전극들이 전면 기판상에 형성되므로, 외광의 반사를 억제하고 패널의 콘트라스트를 향상시키기 위하여 블랙 페이스트를 이용한다. 도전성 페이스트는 무기 도전성 흑색 안료인 산화 루테늄을 유리 프릿 및 유기 바인더와 결합하고 이 혼합물을 페이스트로 형성하여 제조된다.
이 실시형태에서, 유리 페이스트의 유리 프릿의 연화점 이하인 연화점을 가지는 유리 프릿을 사용한다. 예를 들어, 유리 프릿은 대략 420℃ 의 연화점을 가지는 Bi2O3 계 유리 프릿이다.
수지 성분으로서 셀룰로오스 또는 아크릴 재료를, 용제로서 BCA 또는
Figure 112004058387717-pat00005
-터피네놀을 가지는 유기 바인더를 사용한다. 이 수지 성분은 350℃ 내지 450℃ 의 온도에서 소실된다.
이 도전성 페이스트를 이용하여 예를 들어 스크린 인쇄법에 의해 흑색 버스 전극층 패턴 (22b 및 23b) 을 형성한다.
그 후, 유기 바인더내의 용제를 대략 150℃ 의 온도에서 건조하여 제거한다.
도 6c 에 나타낸 바와 같이, 전체 저항을 감소시키고 상기 층들이 버스 전극들로서 기능하도록 은색 버스 전극층을 형성하는 은 페이스트를 이용하여 흑색 버스 전극층 패턴 (22b 및 23b) 상에 은색 버스 전극층 패턴 (22c 및 23c) 을 형성한 다.
이 은 페이스트로는, 은 분체와 유기 바인더를 결합하여 페이스트화된 것을 사용한다.
0.001 ㎛ 와 5 ㎛ 사이의 평균 입자 크기를 가지는 은 분체를 사용한다. 버스 전극들은 저항값을 감소시키고 유전체 층의 형상에 대응시키기 위하여 약 5 ㎛ 내지 7 ㎛ 의 높이를 가지므로, 은 분체의 평균 입자 크기의 상한은 5 ㎛ 로 설정된다. 이 실시형태에서, 대략 1 ㎛ 의 평균 입자 크기를 가지는 은 분체를 사용한다. 은 분체의 평균 입자 크기가 비교적 크기 때문에 유리 프릿은 사용되지 않는다.
수지 성분으로서 셀룰로오스 재료 또는 아크릴 재료를, 용제로서 BCA 또는
Figure 112004058387717-pat00006
-터피네놀을 가지는 유기 바인더를 사용한다. 수지 성분은 350℃ 내지 450℃ 의 온도에서 소실된다.
이 은 페이스트를 이용하여 예를 들어 스크린 인쇄법에 의해 흑색 버스 전극층 패턴 (22b 및 23b) 상에 은색 버스 전극층 패턴 (22b 및 23b) 을 형성한다.
그 후, 유기 바인더내의 용제를 대략 150℃ 의 온도에서 건조시켜 제거한다.
다음으로, 투명 전극 (22a 및 23a), 흑색 버스 전극층 패턴 (22b, 23b), 및 은색 버스 전극층 패턴 (22c 및 23c) 이 형성된 전면 유리 기판 (21) 을 화상 인식에 의해 결함을 검출하는 화상 검사 장치를 이용하여 검사한다.
본 발명자들은 이러한 종류의 화상 검사 장치를 이용하여 시료들을 검사할 때, 스크린 판의 메시에 의해 발생된 결함들의 존재를 확인하였지만, 이 결함들 중 어느 것도 수리할 정도로 크기 않았다.
그 후, 전기적 검사 장치를 이용하여 투명 전극 (22a 및 23a), 흑색 버스 전극층 패턴 (22b 및 23b), 및 은색 버스 전극층 패턴 (22c 및 23c) 에 전류를 흘려, 단선 및 인접한 전극과의 단락을 검사한다.
전기적 검사 장치를 이용하여 시료들을 검사하는 경우에, 본 발명자들은 전극들의 평균 라인 저항이 대략 10 ㏁ 임을 발견하였다. 일부 라인들은 100 ㏁ 을 초과하는 저항값들을 나타낸다. 따라서, 이 라인들의 전극의 단선을 재조사하였다. 조사에 의해 화상 검사에 의해 식별할 수 없었던 일부 단선들이 발견되었다. 이 단선 부분들에 은 페이스트를 도포하고 건조한 후, 전기적 검사를 다시 수행하였다. 이 경우, 모든 라인들이 10 ㏁ 의 저항값을 가지므로 단선들의 수리가 완료되었다.
다음으로, 도 6d 에 나타낸 바와 같이, 전극들을 외부 회로에 접속하는 단자부를 제외하고, 투명 전극 (22a 및 23a), 흑색 버스 전극층 패턴 (22b 및 23b), 및 은색 버스 전극층 패턴 (22c 및 23c) 을 피복하는 방식으로, 투명 유전체층을 형성하는 유리 페이스트를 이용하여 투명 유전체층 패턴 (24) 을 형성한다.
유리 프릿과 유기 바인더를 함유하여 페이스트로 형성된 유리 페이스트를 사용한다.
대략 540℃ 의 연화점을 가지는 PbO 계 유리 프릿 또는 ZnO 계 유리 프릿을 사용한다. 유기 바인더는 수지 성분으로서 셀룰로오스 재료 또는 아크릴 재료를, 용제로서 BCA 또는
Figure 112004058387717-pat00007
-터피네놀을 함유한다. 수지 성분은 350℃ 내지 450 ℃ 의 온도에서 소실된다.
이 유리 페이스트를 이용하여 예를 들어 스크린 인쇄법에 의해 투명 유전체층 패턴 (24) 을 형성한다. 그 후, 유기 바인더내의 용제를 건조에 의해 제거한다.
그 후, 흑색 버스 전극층 패턴 (22b 및 23b), 은색 버스 전극층 패턴 (22c 및 23c), 및 투명 유전체층 패턴 (24) 을 유리 페이스트내의 유리 프릿의 연화점 보다 20 ℃ 낮은 값과 이 연화점 보다 10℃ 높은 값 사이의 온도에서 소성한다.
소성 온도가 유리 페이스트내의 유리 프릿의 연화점 보다 20℃ 낮은 경우에, 페이스트는 충분히 소성되지 않고, 소성 온도가 연화점 보다 10℃ 높은 경우에, 작은 기포가 성장하여, 예를 들어 전면 유리 기판의 투과율을 감소시킨다. 이 실시형태에서, 소성 온도는 대략 530℃ 로 설정되고, 이 소성 온도가 유지되는 유지 시간은 대략 30 분으로 설정된다.
따라서, 흑색 버스 전극층 패턴 (22b 및 23b), 은색 버스 전극층 패턴 (22c 및 23c), 및 투명 유전체층 패턴 (24) 의 수지 성분을 소실시키고, 유리 프릿 성분을 연화시켜 전면 유리 기판 (21) 상에 고착한다. 이런 식으로, 전면 유리 기판 (21) 상에 흑색 버스 전극층과 은색 버스 전극층 및 투명 유전체층으로 이루어지는 버스 전극들 및 투명 전극 (22a 및 23a) 을 형성한다.
이 소성 공정에서, 어드레스 전극 (4) 내의 은 분체와 유리 프릿의 비율은 은 분체를 대략 93 wt% 으로, 유리 프릿을 대략 7 wt% 으로 한다.
본 발명자들은 흑색 버스 전극층 패턴 (22b 및 23b), 은색 버스 전극층 패턴 (22c 및 23c), 투명 유전체층 패턴 (24) 을 550℃ 의 온도에서 동시 소성하여 전면 유리 기판 (21) 상에 형성한 전극들 (투명 전극 (22a 및 23a), 및 버스 전극) 의 라인 저항을 시료로서 측정하였다. 표 3 에 나타낸 바와 같이, 측정된 라인 저항은 41 Ω이었다. 한편, 전극 (버스 전극) 과 투명 유전체층을 개별 소성하여 시료를 형성한 경우에, 투명 유전체층 형성 이전의 독립 전극 (투명 전극 (22a 및 23a) 및 버스 전극) 및 투명 유전체층 형성 이후의 전극 (투명 전극(22a 및 23a) 및 버스 전극) 의 각 라인 저항을 측정하여, 표 3 에 나타낸 바와 같이 53 Ω및 50 Ω의 저항값을 각각 획득하였다.
Figure 112004058387717-pat00008
흑색 버스 전극층 패턴 (22b 및 23b), 은색 버스 전극층 패턴 (22c 및 23c), 및 투명 유전체층 패턴 (24) 을 동시 소성하여 전극 (버스 전극) 을 형성하더라도, 전극의 기능은 전극 (버스 전극) 과 투명 유전체층이 개별 소성 공정에 의해 형성되는 경우와 비교하여 만족스럽게 여전히 유지된다.
또한, 본 발명자들은 투명 유전체층을 형성하기 위한 유리 페이스트내에 유리 프릿으로서 538℃ 의 연화점을 가지는 유리 프릿 (S1) 을 사용하는 경우에, 투명 유전체층 형성 이후에 다른 소성 조건 (소성 온도 및 유지 시간) 을 가지는 전 면 기판의 투과율을 측정하였다.
더욱 상세하게는, 유리 프릿 (S1) 의 투과율은 530℃, 535℃ 및 540℃ 의 각 소성 온도, 10 분, 20 분, 및 30 분의 각 유지 시간에 대하여 측정하였다. 550 nm 의 파장을 가지는 광을 사용하여 30 ㎛ 의 막 두께에 대응하도록 변환되는 확산 투과율을 결정하였다. 표 4 및 도 7 에 나타낸 결과를 획득하였다. 도 7 에서, 그래프 La, Lb, 및 Lc 는 530℃, 535℃, 및 540℃ 의 소성 온도에 대한 각각의 결과를 나타낸다.
Figure 112004058387717-pat00009
표 4 및 도 7 의 측정 결과들은 유지 시간을 10 분으로 설정하는 경우에, 연화점 (538℃) 의 부근에서 또는 그 연화점 보다 약간 높은 온도에서 소성을 수행하면 높은 투과율을 획득함을 나타낸다. 유지 시간을 30 분으로 설정하는 경우에, 연화점 보다 약간 낮은 온도에서 소성을 수행하면 높은 투과율이 획득된다. 따라서, 이는 각 소성 온도에 대응하는 최적 유지 시간이 있음을 나타낸다.
또한, 다른 타입의 유리 프릿 즉, 유리 프릿 S2, S3, 및 S4 를 사용한 경우에, 소성 조건 (소성 온도 및 유지 시간) 을 다르게 하여 전면 기판의 투과율을 측정하였다.
더욱 상세하게는, 투명 유전체층을 형성하기 위한 유리 페이스트내의 유리 프릿 S2 (연화점 : 540℃) 을 사용하는 경우, 유지 시간을 10 분 및 30 분으로 그리고 소성 온도를 520℃, 530℃, 540℃, 및 550℃ 로한 경우에 투과율을 각각 측정하였다. 550 nm 의 파장을 가지는 광을 이용하여 확산 투과율을 결정하였다.
표 5 및 도 8 에 나타낸 결과를 획득하였다. 표 8 에서, 그래프 Ld 및 Le 는 10분 과 30 분 의 유지 시간에 대한 각각의 결과를 나타낸다.
Figure 112004058387717-pat00010
표 4 및 도 7 의 경우와 유사하게 표 5 및 도 8 에 나타낸 특정 결과들은, 유지 시간이 10 분으로 설정되는 경우, 연화점 (540℃) 부근에서 또는 그 연화점보다 약간 높은 온도에서 소성을 수행하면 높은 투과율이 획득됨을 나타낸다. 유지 시간을 30 분으로 설정하면, 연화점 부근에서 또는 그 연화점보다 약간 낮은 온 도에서 소성을 수행하는 경우 높은 투과율을 획득하였다.
상술한 바로부터 알 수 있듯이, 유지 시간을 30 분으로 설정하면, 소성 온도의 적절한 범위가 저온 영역에서 연장된다.
본 발명자들은 연화점의 저온측 특히, 유지 시간이 10 분으로 설정되는 경우, 투과율이 저하되는 것은, 소성이 적절하게 완료되지 않았기 때문이라고 생각하였다. 또한, 본 발명자들은 고온에서 투과율이 저하되는 것은 소성이 진행 할 때 미소 기포가 성장하기 때문이라고 생각하였다.
투명 유전체층을 형성하기 위한 유리 페이스트내의 유리 프릿 (S3)(연화점 : 570℃) 을 이용하는 경우, 유지 시간을 10 분 및 30 분으로 소성 온도를 540℃, 550℃, 560℃, 및 570℃ 로 한 경우에 투과율을 각각 측정하였다. 500 nm 의 파장을 가지는 광을 이용하여 확산 투과율을 결정하였다.
표 6 및 도 9 에 나타낸 결과들을 획득하였다. 도 9 에서, 그래프 Lf 및 Lg 는 유지 시간을 10 분 및 30 분으로 한 경우의 각각의 결과를 나타낸다.
Figure 112004058387717-pat00011
표 6 및 도 9 에 나타낸 측정 결과들은, 유지 시간을 10 분으로 설정하고, 연화점 부근에서 소성을 수행하는 경우에 높은 투과율이 획득됨을 나타낸다. 유지 시간을 30 분으로 설정하는 경우, 연화점 보다 약간 낮은 온도에서 소성을 수행하는 경우에 높은 투과율을 획득한다.
따라서, 유지시간을 30 분으로 설정하면, 소성 온도의 적절한 범위가 저온 영역에서 연장된다.
연화점의 저온측에서 특히 유지 시간을 10 분으로 설정하는 경우에 투과율이 저하하는 것은 소성이 적절하게 완료되지 않았기 때문이라고 생각된다.
투명 유전체층을 형성하기 위한 유리 페이스트내의 유리 프릿 (S4)(연화점 : 570℃) 을 이용하는 경우, 유지 시간을 10 분 및 30 분으로 소성 온도를 560℃, 570℃, 580℃, 및 590℃ 로 한 경우에 투과율을 측정하였다. 550 nm 의 파장을 가지는 광을 이용하여 확산 투과율을 결정하였다.
표 7 및 도 10 에 나타낸 결과를 획득하였다. 도 10 에서, 그래프 Lh 및 Li 는 유지 시간을 10 분과 30 분으로 한 경우의 각각의 결과를 나타낸다.
Figure 112004058387717-pat00012
표 7 및 도 10 에 나타낸 측정 결과들은, 유지 시간을 30 분으로 설정한 경우에, 연화점의 부근에서 또는 그 연화점보다 약간 낮은 온도에서 소성을 수행하는 경우에, 높은 투과율을 획득함을 나타낸다.
연화점의 고온측에서 특히, 유지 시간을 30 분으로 설정하는 경우에 투과율이 감소하는 것은 유리의 흐림 때문인 것으로 생각된다.
또한, 투명 유전체층을 형성한 이후에, 본 발명자들은 투명 유전체층을 형성하기 위한 유리 페이스트에 함유되는 유리 프릿의 타입 (PbO 계 프릿 또는 ZnO 계 프릿) 에 따른 심리 계측량적 색도인 전면 기판의 b* 값을 측정하였다.
그 결과, 도 8 에 나타낸 바와 같이, PbO 계 유리 프릿을 사용하는 경우에 b* 값은 2.8 로 측정되었고, ZnO 계 유리 프릿을 사용하는 경우에 b* 값은 4.0 으 로 측정되었다.
Figure 112004058387717-pat00013
심리 계측량측정의 색 분석에서, 디스플레이의 색광의 특성은 인지된 휘도 L* 및 인지된 색특성 (a*, b*) 을 이용하여, 색공간내의 1 점에 의해 표시된다. 도 11 에 나타낸 L* 과 (a*, b*) 에 의해 색광 특성을 나타내는 좌표계에서, b* 값은 황색 컬러링의 정도를 나타낸다. L* 값은 도면의 지면에 수직한 방향에 따른 좌표이다. b* 값이 황색 컬러의 큰 레벨을 나타내면, 정 방향으로의 값이 큼을 나타낸다.
통상적으로, 은을 유리상에 소성하면, 유리는 컬러가 황색으로 변한다. 유전체층이 또한 유리 프릿을 함유하므로, 종래의 제조 방법을 사용하면 은이 소성시에 투명 유전체층으로 확산하여, 그 유전체층이 황색으로 변한다.
이에 반하여, 이 실시형태에서는, 은 페이스트내의 유리 프릿의 함유율, 은 페이스트 내의 유리 프릿의 연화점과 유리 페이스트 내의 유리 프릿의 연화점과의 관계, 및 소성 온도와 같은 제조 조건이 적절한 값으로 설정되므로, 동시 소성을 이용하는 경우에도 황색 컬러레이션을 억제한다.
본 발명자들은 동일한 타입의 유리 프릿 (PbO 계 프릿) 을 이용하고 연화점 만을 변경시켜 전면 기판의 b* 값을 측정하였다. 그 결과, 표 9 에 나타낸 바와 같이, 540℃ 의 연화점을 가지는 유리 프릿을 사용한 경우에 b* 값을 2.8 로 측정하였고, 480℃ 의 연화점을 가지는 유리 프릿을 사용한 경우에 b* 값을 6 내지 8 로 측정하였다.
Figure 112004058387717-pat00014
이 실시형태에서 선택된 유리 프릿을 사용한 경우에, 황색 컬러레이션을 억제하였음을 알 수 있다. 한편, 480℃ 의 연화점을 가지는 유리 프릿을 이용한 기판에서는, 은이 유전체층내에 확산되어, 황색 컬러레이션 이외에 여러 문제점들이 발생한다. 경험적으로, b* 값이 5 이면, 표시 품질에 대하여 문제가 없음을 확인하였다.
발명자들은 투명 유전체층을 형성하기 위한 유리 페이스트에 사용되는 유리 프릿 (S5 및 S6) 의 경우에, 소성 온도를 다르게 하여 전면 기판의 b* 값을 측정하였다.
보다 상세하게는, 유리 프릿 (S5) 에 대하여, 전면 기판의 b* 값을 540℃, 550℃, 및 560℃ 의 소성 온도에서 측정하였다. 표 10 및 도 12 에 나타낸 결 과를 획득하였다.
도 12 에서, 그래프 Lj 및 Lk 는 유리 프릿 (S5 및 S6) 의 각 측정 결과를 나타낸다.
Figure 112004058387717-pat00015
유리 프릿 (S6) 에 대하여, 전면 기판의 b* 값을 540℃, 550℃, 560℃, 및 580℃ 의 소성 온도에서 측정하였다. 표 11 및 도 12 에 나타낸 결과를 획득하였다.
Figure 112004058387717-pat00016
표 10, 표 11, 및 도 12 의 측정 결과로부터, 소성 온도를 낮추면 낮출수록 b* 값이 더 개선되므로 황색 컬러레이션을 억제할 수 있는 범위가 더 커짐을 알 수 있다.
다음으로, 투명 유전체층을 방전으로부터 보호하기 위한 보호막을 형성한다. 보호막은 MgO (magnesium oxide) 등으로 이루어져 있다. 이런 식으로, 전면 기판을 완성한다.
한편, 배면 기판은 종래의 방법에 의해 제조된다.
그 후, 전면 기판과 배면 기판을 갭에 의해 서로 분리하여 대향된 위치들에 배치하고, 이들을 전극 쌍의 연장 방향 (로우 방향) 과 어드레스 전극의 연장 방향 (칼럼 방향) 을 서로 직교되게 하고, 2 개의 기판 사이에 방전 공간을 형성하는 방식으로 함께 접합한다. 기판들의 주연부는 프릿 유리와 같은 밀봉 재료에 의해 기밀하게 밀봉된다. 보다 상세하게는, 배면 기판의 주연부에 프릿 유리를 피복한 후, 전면 기판과 배면 기판을 접합된 상태로 가열하여, 프릿 유리를 용해시키고, 전면 기판을 배면 기판에 패널의 형태로 결합시킬 수 있다.
다음으로, 패널을 형성하는 전면 기판과 배면 기판을 가열로내에 도입하고, 전면 기판과 배면 기판 사이에 형성되는 방전 공간에 통기관을 접속하고, 방전 공간으로부터 공기를 배출하면서 기판들을 진공 상태로 가열한다.
방전 가스를 방전 공간에 도입하여 방전 공간을 채우고, 통기관을 과열에 의해 밀봉하고 통기관의 개구 단부를 폐쇄한다. 이런 식으로, 방전 가스 공간내에 방전 가스를 충전한다.
이와 같이, 플라즈마 디스플레이 패널을 완성한다.
본 발명자들은 추가적으로 버스 전극들의 전기적 검사를 수행하여, 단선이 전혀 없음을 발견하였다. 또한, 표시 품질은 종래의 방법에 의해 획득된 것과 동등하였다.
실시형태에 따르면, 제 1 실시형태의 이점과 실질적으로 유사한 이점을 획득할 수 있다.
또한, 은 페이스트와 유리 페이스트를 적절한 소성 온도에서 소성하므로, 은 페이스트내의 유리 프릿은 유리 페이스트내의 유리 프릿의 연화점 보다 낮은 연화점을 가지며, 은 페이스트내의 유리 프릿의 함유율을 적절한 값으로 설정하고, 소성 동안에 은이 유전체층으로 확산하는 것을 방지하고 유전체층의 변색을 피할 수 있어, 양호한 표시 품질을 유지할 수 있다.
특히, 소성 온도를 연화점 부근에 설정함으로써 높은 투과율을 획득할 수 있다. 또한, 유지 시간을 비교적 긴 시간 (예를 들어, 30 분) 으로 설정함으로써, 적절한 소성 온도 범위를 저온측으로 연장할 수 있다. 따라서, 소성 온도를 비교적 저온으로 설정함으로써, 황색 컬러레이션을 억제할 수 있다.
은색 버스 전극층 패턴 (상층) 을 형성하는 경우에 사용되는 은 페이스트내에 유리 프릿이 함유되어 있지 않으므로, 0.001 ㎛ 와 5 ㎛ 사이의 평균 입자 크기를 가지는 은 분체를 충분히 사용할 수 있으므로, 재료 비용을 감소시키고, 제조 비용도 감소시킬 수 있다.
제 3 실시형태 :
도 13a 내지 도 13e 는 본 발명의 제 3 실시형태에 따른 플라즈마 디스플레이 패널의 제조 방법을 나타내는 일련의 공정도이며, 도 14 는 이 플라즈마 디스플레이 패널의 배면 기판의 구성을 개략적으로 나타내는 평면도이다.
이 실시형태와 제 1 실시형태와의 주요 차이점은 격벽들도 소성에 의해 동시 에 형성한다는 점에 있다.
이것을 제외하고는, 제 3 실시형태는 제 1 실시형태와 실질적으로 동일하므로, 공통적인 부분들은 간략하게만 설명한다.
이 실시형태에 따른 플라즈마 디스플레이 패널의 제조 방법에서, 먼저, 도 13a 에 나타낸 바와 같이 배면 유리 기판 (31) 을 준비한다. 제 1 실시형태와 유사하게도, 예를 들어 높은 변형점을 가지는 유리를 배면 유리 기판 (31) 으로 사용할 수도 있지만, 특히 사용되는 유리의 타입은 제한되지 않는다.
다음으로, 도 13a 에 나타낸 바와 같이, 배면 유리 기판 (31) 의 상면에 어드레스 전극을 형성하기 위한 은 페이스트를 이용하여 수직 방향에 따라 평행하게 어드레스 전극 패턴 (32) 들을 형성한다.
여기서, 어드레스 전극들을 외부 회로와 접속하는 단자부 부근에, 도 14 에 나타낸 바와 같이, 어드레스 전극 패턴 (32) 들 사이의 간격들을 더 좁게할 수 있다. 후속 공정에서, 격벽 (37) 들은 그 단부가 어드레스 전극 (36) 과 접촉하도록 형성된다.
은 분체, 유리 프릿, 및 유기 바인더를 함유하는 은 페이스트를 사용한다.
1 nm 와 50 nm 사이의 평균 입자 크기를 가지는 은 분체를 사용한다. 이 실시형태에서, 은 분체의 평균 입자 크기는 대략 10 nm 이다.
유리 페이스트 내의 유리 프릿의 연화점 이하인 연화점을 가지는 유리 프릿을 사용한다. 예를 들어, 대략 420℃ 의 연화점을 가지는 Bi2O3 계 유리 프릿을 사용한다.
수지 성분으로서 셀룰로오스 재료 또는 아크릴 재료를, 용제로서 BCA (butyl carbitol acetate) 또는
Figure 112004058387717-pat00017
-터피네놀을 가지는 유기 바인더를 사용한다. 수지 성분은 350℃ 내재 400℃ 이 온도에서 소실된다.
은 분체의 성분비는 소성 이후의 유리 프릿의 함유율이 1 wt%와 12 wt% 사이에 있도록 설정한다. 이 실시형태에서, 은 페이스트 내의 은 분체, 유리 프릿, 및 유기 바인더의 비율은 은 분체가 70 wt%, 유리 프릿이 5 wt%, 유기 바인더가 25wt% 로 설정된다.
이 은 페이스트를 이용하여, 예를 들어 스크린 인쇄법에 의해 어드레스 전극 패턴 (2) 들을 형성한다. 더욱 상세하게는, 10 ㎛ 이 유제 두께를 가지는 SX 300 스크린판을 이용하여, 전극들의 폭이 대략 130 ㎛ 가 되도록 배면 유리 기판 (31) 상에 패턴들을 직접 인쇄한다.
그 후, 유기 바인더내의 용제를 대략 150℃ 의 온도에서 건조시켜 제거한다.
다음으로, 이와 같이 어드레스 전극 패턴 (32) 이 형성된 배면 유리 기판 (31) 을 화상 검사 장치를 이용하여 검사한다.
화상 검사 장치에 의해 시료들을 실제로 검사하는 경우에, 본 발명자들은 결함이 전혀 없음을 발견하였다.
그 후, 단선 및 인접한 전극과의 단락을 전기적인 검사 장치를 이용하여 어드레스 전극 패턴 (32) 에 전류를 흘려 검사한다.
이러한 종류의 전기적 검사 장치를 이용하여 시료들을 검사한 결과, 본 발명 자들은 대략 300㏀ 의 라인 저항값을 확인하였고, 어드레스 전극 패턴 (32) 의 단선 및 인접하는 전극과의 단락이 없음을 확인하였다.
어드레스 전극 패턴 (32) 을 화상 인식 및 전기적 검사에 의해 검사한 후, 기판을 대략 200℃ 의 온도에서 다시 건조시킨다. 이에 의해, 어드레스 전극 패턴 (32) 들은 후속 샌드블라스팅 공정에서 절삭하기가 어렵게 된다.
그 후, 도 13b 에 나타낸 바와 같이, 어드레스 전극 패턴 (32) 들을 피복하기 위하여, 격벽 형성용 유리 페이스트를 사용하여 격벽 페이스트층 (33) 을 균일하게 형성한다. 롤러를 배면 유리 기판 (31) 에 문지르는 역 코팅법 또는 슬릿을 통하여 페이스트를 떨어뜨려 기판 상에 코팅하는 슬릿 코팅법에 의해 유리 페이스트를 코팅(제공)한다. 역 코팅법에서는, 건조된 전극들을 손상시킬 우려가 있다. 따라서, 이 실시형태에서는, 슬릿 코팅법을 채용한다. 이런 식으로, 대략 150 ㎛ (건조시) 의 막두께를 가지는 격벽 페이스트층 (33) 을 형성한다.
다음으로, 도 13c 에 나타낸 바와 같이, 격벽 페이스트층 (33) 상에 DFR (dry film resist) 층 (34) 을 패터닝에 의해 형성하고, 도 13d 에 나타낸 바와 같이, DFR 층 (34) 옆의 개구부를 샌드블라스팅을 수행하여 제거한다. 그 후, 도 13e 에 나타낸 바와 같이 DFR 층 (34) 을 제거하여 격벽 패턴 (35) 을 형성한다.
그 후, 어드레스 전극 패턴 (32) 과 격벽 패턴 (35) 을 유리 페이스트내의 유리 프릿의 연화점 보다 20℃ 낮은 값과 이 연화점 보다 10℃ 높은 값 사이의 온도에서 소성한다. 이 실시형태에서, 대략 570℃ 의 소성 온도에서 동시 소성을 수행한다.
따라서, 어드레스 전극 패턴 (32) 과 격벽 패턴 (35) 내의 수지 성분들을 소실시키고, 유리 프릿 성분을 연화시키고 배면 유리 기판 (31) 에 고착시킨다. 이와 같이, 어드레스 전극 (36) 과 격벽 (37) 을 배면 유리 기판 (31) 상에 형성한다.
단자부 부근에는 도 14 에 나타낸 바와 같이, 격벽 (37) 의 단부들이 어드레스 전극 (36) 들과 접촉하도록 형성된다.
본 발명자들은 어드레스 전극 (36) 들과 격벽 (37) 들이 형성된 배면 유리 기판 (31) 에서, 도 14 에 나타낸 바와 같이 격벽 (37) 들과 어드레스 전극 (36) 들이 서로 접촉하는 영역을 검사한 결과, 전극들의 단선 또는 상승, 격벽 (37) 들에서의 기포, 변색 등의 발생을 관찰할 수 없었다.
그 후, 격벽들 (37, 37) 사이에 형광체층들을 형성한다. 형광체층들은 방전 가스의 방전에 의해 발생된 자외선광을 가시광으로 변환하는 적색 형광체층, 녹색 형광체층, 및 청색 형광체층으로 분리하여 형성된다. 다음으로, 배면 유리 기판 (31) 의 외주부에 밀봉 프릿 등을 피복하고, 이 프릿을 소성하여 배면 기판을 완성한다.
한편, 전면 기판은 종래의 방법에 의해 제조한다. 즉, 전면 유리 기판의 내면에 수평 방향을 따라 평행하게 투명 전극들을 형성한다.
그 후, 저항값을 감소시키기 위한 버스 전극 (트레이스 전극) 을 수평 방향 (H) 에 따라 투명 전극들의 하면에 형성한다. 이런 식으로, 투명 전극들과 버스 전극들에 의해 주사 전극들과 유지 전극 (공통 전극) 들을 형성한다.
그 후, 주사 전극들 및 유지 전극들을 피복하는 투명 유전체층을 형성한다. 다음으로, 투명 유전체층을 방전으로부터 보호하기 위한 보호막을 형성한다. 이런 식으로, 전면 기판을 완성한다.
그 후, 전면 기판과 배면 기판을 갭에 의해 서로 분리하여 대향 위치들에 배치하고, 이들을 전극 쌍의 연장 방향 (행 방향) 이 어드레스 전극들의 연장 방향 (열 방향) 과 직교하도록 그리고 양 기판 사이에 방전 공간을 형성하도록 함께 접합한다. 그 기판들의 주연부를 예를 들어 프릿 유리로 이루어지는 밀봉 재료에 의해 기밀하게 밀봉한다. 더욱 상세하게는, 배면 기판의 주연부에 프릿 유리를 피복한 후, 전면 기판과 배면 기판을 접합한 상태로 소성하여, 프릿 유리를 용해시키고, 전면 기판과 배면 기판을 패널의 형태로 함께 결합한다.
다음으로, 패널을 형성하는 전면 기판과 배면 기판을 가열로내에 도입하고, 전면 기판과 배면 기판 사이에 형성되는 방전 공간에 통기관을 접속하고, 방전 공간으로부터 공기를 배출하면서 그 기판들을 진공 상태로 가열한다.
그 후, 방전 가스를 방전 공간에 도입하여 방전 공간을 충전시킨 후, 통기관을 과열에 의해 밀봉하여 통기관의 개부단부를 폐쇄한다. 이런 식으로, 방전 가스를 방전 공간에 충전한다.
이와 같이, 플라즈마 디스플레이 패널을 완성한다.
본 발명자들은 플라즈마 디스플레이 패널의 어드레스 전극들의 전기적 검사를 추가로 수행한 결과, 단선이 전혀 없음을 발견하였다. 또한, 표시 품질은 종래의 방법에 의해 획득된 것과 동등하였다.
따라서, 이 실시형태에서는, 동시 소성에 의해서 소성에 요구되는 시간을 감소시킬 수 있다.
또한, 은 페이스트내의 유리 프릿의 함유율과 은 페이스트에 사용되는 은 분체의 평균 입자 크기를 적절한 값들로 선택하므로, 어드레스 전극 패턴 (32) 은 건조상태에서 도전성을 나타낼 수 있다. 따라서, 격벽 페이스트층 (33) 을 형성하기 이전에 예를 들어 어드레스 전극들의 전기적 검사를 수행할 수 있다. 이 검사에 의해 단선된 전극들과 같은 어떤 결함들이 나타나면, 이 결함들을 수리할 수 있다. 따라서, 제조 수율의 저하를 방지할 수 있다.
은 페이스트의 유리 프릿이 유리 페이스트의 유리 프릿의 연화점 이하인 연화점을 가지므로, 소성 공정 동안에 특히 어드레스 전극 패턴 (32) 에 함유되는 유기 바인더의 소실로 인해 발생되는 어떤 가스가, 단자부 부근에서, 어드레스 전극 패턴 (32) 들을 피복하는 격벽 페이스층 (33) 내에 밀봉되고 기포의 형태로 격벽 페이스트층 (33) 내부에 트랩되어 잔존하는 것을 방지한다. 따라서, 디스플레이 패널이 화상을 디스플레이하도록 동작하는 경우, 격벽 (즉, 유전체층)(37) 의 내압불량 가능성을 억제할 수 있다.
은 페이스트의 유리 프릿의 함유율에 대하여 적절한 값을 설정함으로써, 예를 들어 은 페이스트에 함유되는 유리 프릿의 타입에 관계없이, 유전체층의 변색을 방지하여 양호한 디스플레이 품질을 유지할 수 있다.
제 4 실시형태 :
도 15 는 본 발명의 제 4 실시형태에 따른 플라즈마 디스플레이 장치의 제조 방법에 의해 제조되는 플라즈마 디스플레이 장치를 나타내는 블록도이다.
도 15 에 나타낸 바와 같이, 이 실시형태에 따른 플라즈마 디스플레이 장치 (41) 를 모듈러 구조를 가지도록 설계하고, 보다 상세하게는, 아날로그 인터페이스 (이하, IF)(42)와 PDP 모듈 (43) 에 의해 구성한다.
이 도면에 나타낸 바와 같이, 아날로그 IF (42) 는 크로마 디코더를 가지는 Y/C 분리 회로 (44), A/D 변환 회로 (45), PLL 회로를 가지는 동기 신호 제어 회로 (46), 화상 포맷 변환회로 (47), 역 γ(감마) 변환 회로 (48), 시스템 제어 회로 (49), 및 PLE 제어 회로 (51) 를 포함한다.
아날로그 IF (42) 는 수신된 아날로그 비디오 신호를 디지털 비디오 신호로 변환한 후, 이 디지털 비디오 신호를 PDP 모듈 (43) 에 공급한다. 예를 들어, 텔레비전 튜너로부터의 아날로그 비디오 신호를 Y/C 분리 회로 (44) 에 의해 RGB 의 각 컬러의 휘도 신호로 분리한 후, 이 신호를 A/D 변환 회로 (45) 에 의해 디지털 비디오 신호로 변환한다.
PDP 모듈 (43) 의 화소 (화상) 구성이 비디오 신호의 화소 (화상) 구성과 다른 경우, 그 신호를 화상 포맷 변환 회로 (47) 에 의해 요구된 화상 포맷으로 변환한다. 디스플레이 휘도의 특성들은 PDP 에 공급되는 입력 신호에 선형적으로 비례하지만, 통상적으로, 비디오 신호는 CRT 특성에 따라 미리 보정된다(감마 변환된다).
따라서, A/D 변환 회로 (45) 에서의 비디오 신호의 A/D 변환 이후에, 비디오 신호가 역 감마 변환 회로 (48) 에서 역 감마 변환되어, 선형 특성들을 가지기 위 하여 복원된 디지털 비디오 신호를 생성한다. 이 디지털 비디오 신호를 RGB 비디오 신호로서 PDP 모듈 (43) 에 공급한다.
아날로그 비디오 신호는 A/D 변환용의 샘플링 클록 신호 또는 데이터 클록 신호를 포함하지 않으므로, 동기 신호 제어 회로 (46) 에 내장된 PLL 회로가 아날로그 비디오 신호와 동시에 공급되는 수평 동기 신호에 기초하여 샘플링 클록과 데이터 클록 신호를 생성한다. 이 클록 신호들을 PDP 모듈 (43) 로 전송한다.
아날로그 IF (42) 의 PLE 제어 회로 (51) 는 휘도를 제어한다. 더욱 상세하게는, 평균 휘도 레벨이 소정의 값 이하인 경우에, PLE 제어 회로 (51) 는 디스플레이 휘도를 증가시키고, 평균 휘도 레벨이 소정의 값을 초과하면, PLE 제어 회로 (51) 는 디스플레이 휘도를 감소시킨다.
시스템 제어기 회로 (49) 는 각 제어 신호들을 PDP 모듈 (43) 에 공급한다. PDP 모듈 (43) 은 디지털 신호 처리 및 제어 회로, 패널부 (53), 및 D/D 변환기를 내장한 내부 전원 회로 (54) 를 포함한다.
디지털 신호 처리 및 제어 회로 (52) 는 IF 신호 처리 회로 (55), 프레임 메모리 (56), 메모리 제어 회로 (57), 및 드라이버 제어 회로 (58) 를 포함한다.
예를 들어, 입력 IF 신호 처리 회로 (55) 에 도입되는 비디오 신호의 평균 휘도 레벨을 입력 IF 신호 처리 회로 (55) 에 제공되는 입력 신호 평균 휘도 레벨 계산 회로 (미도시) 에 의해 계산하고, 예를 들어 계산된 레벨을 5 비트 데이터로서 출력한다. PLE 제어 회로 (51) 는 평균 휘도 레벨에 따라 PLE 제어 데이터를 설정하고, 이 제어 데이터를 입력 IF 신호 처리 회로 (55) 에 제공되는 휘도 레 벨 제어 회로 (미도시) 에 공급한다.
패널부 (53) 는 PDP (23), 주사 전극을 구동하는 주사 드라이버 (59), 데이터 전극을 구동하는 데이터 드라이버 (61), PDP (23) 와 주사 드라이버 (59) 에 펄스 전압을 공급하는 고압 펄스 회로 (62), 및 고압 펄스 회로 (62) 로부터 잉여 전력을 회수하는 전력 회수 회로 (63) 를 포함한다.
PDP (23) 는 예를 들어 1365 ×768 어레이로 배열된 화소를 가진다. PDP (23) 에서는, 주사 전극을 제어하는 주사 드라이버 (59) 및 데이터 전극들을 제어하는 데이터 드라이버 (61) 에 의해 화소 어레이내의 소정의 화소들을 점화 또는 비점화하여 소망의 디스플레이를 제공한다.
로직 전원을 디지털 신호 처리 및 제어 회로 (52) 와 패널부 (53) 에 공급한다. 내부 전원 회로 (54) 에는 디스플레이 전원으로부터 DC 전력을 공급하고, 이 DC 전력을 소정의 전압으로 변환한 후, 이를 패널부 (53) 에 공급한다.
다음으로, 도 15 를 참조하여, 플라즈마 디스플레이 장치 (41) 의 제조 방법을 개략적으로 설명한다.
먼저, PDP (23), 주사 드라이버 (59), 데이터 드라이버 (61), 고압 펄스 회로 (62), 전력 회수 회로 (63) 를 동일한 기판상에 배치하여 패널부 (53) 를 형성한다. 패널부 (53) 와는 별도로 디지털 신호 처리 및 제어 회로 (52) 를 형성한다.
이러한 방식으로 형성된 디지털 신호 처리 및 제어 회로 (52) 와 패널부 (53) 를 단일 모듈로 조립하여 PDP 모듈 (43) 을 생성한다. 한편, PDP 모듈 (43) 와는 별도로 아날로그 IF (42) 를 형성한다.
아날로그 IF (42) 와 PDP 모듈 (43) 을 별도로 형성한 경우, 2 개의 모듈을 전기적으로 접속하여 플라즈마 디스플레이 장치 (41) 를 완성한다.
상술한 바와 같이 모듈러 방식으로 플라즈마 디스플레이 장치 (41) 를 형성함으로써, 플라즈마 디스플레이 장치 (41) 를 구성하는 다른 구성 부품과는 독립적으로 PDP 모듈 (43) 을 제조할 수 있다. 따라서, 플라즈마 디스플레이 장치 (41) 에 문제가 발견된 경우, 예를 들어 PDP 모듈 (43) 을 교환하여 더욱 간단하고 더욱 신호 신속하게 수리할 수 있다.
본 발명의 실시형태들을 도면을 참조하여 상세히 설명하지만, 본 발명의 구체적인 구성은 이 실시형태들로 제한되지 않고, 본 발명의 본질을 벗어나지 않는 범위내의 어떠한 설계 변경도 본 발명에 포함된다.
예를 들어, 상술한 실시형태들에서, 시차 열분석시에 소결 수축과정이 연화 유동 과정으로 변하는 온도를 연화점으로 취하지만, 점도에 의해 정의된 연화점을 이용할 수도 있다.
더욱 상세하게는, 제조된 유리의 점도 η가 4.5 ×107 dpas (=107.65 ps) 로 되는 온도를 연화점으로서 취한다. 이 연화점은 직경 0.55 내지 0.75 ㎜ (±0.02㎜) 및 길이 229 ㎜ 의 유리실을 10℃/분의 승온 속도로 가열한 경우에, 그 자체 중량하의 유리의 연장 속도가 1 ㎜/분에 도달하는 온도이다.
이 경우, 동시 소성의 소성 온도는 유리 프릿의 연화점과 그 연화점 보다 30 ℃ 높은 온도 사이의 온도로 설정된다.
전술한 설명에서, 전면 기판 또는 배면 기판 중 어느 하나가 종래의 기술에 제조 즉, 전극층과 유전체층을 개별적으로 소성한다. 그러나, 양 기판에 대하여 은 페이스트의 유리 프릿의 함유량, 은 페이스트와 유리 페이스트의 프릿 유리의 연화점들 간의 관계, 및 은 분체의 평균 입자 크기 등과 같은 제조 조건에 대하여 적절한 값들을 설정함으로써 전극 패턴들과 유전체층 패턴들을 동시에 소성하는 방법을 채용할 수 있다.
제 2 실시형태에서, 은 분체의 평균 입자 크기를 대략 1 nm 내지 50 nm 로 설정하고, 유리 프릿을 1 내지 12 wt% 의 함유율로 포함함으로써, 건조 이후의 은색 버스 전극층 패턴에 전기적 도전성을 획득할 수도 있다.
제 2 실시형태에서, 은색 버스 전극을 형성하기 위한 은 페이스트에 유리 프릿을 포함하여, 이 은 페이스트내의 유리 프릿의 비율은 소성 이후에 1 wt% 내지 12 wt% 의 함유율을 가지도록 설정되고, 은 페이스트와 도전성 페이스트에서의 유리 프릿의 연화점은 유리 페이스트의 유리 프릿의 연화점 이하인 온도로 설정된다.
또한, 본 발명은 은 분체 또는 금 분체 대신에 구리 분체, 알루미늄 분체 등을 금속 분체로서 사용하는 경우에 적용될 수도 있다.
이상 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 제조 방법의 구성에 의하면, 동시 소성에 의해 소성 공정에 필요한 시간을 감소하여 제조 비용을 감소하는 동시에 금속 페이스트의 유리 프릿으로서, 연화점이 유리 페이스트의 유리 프릿의 연화점 이하인 유리 프릿을 이용하여, 금속 페이스트내의 유리 프릿 함유율이 적절하게 설정되므로, 소성시에 금속이 유전체내에 확산되어 유체층이 변색되는 것을 방지하고 양호한 디스플레이 품질을 유지할 수 있다.

Claims (28)

  1. 삭제
  2. 한 쌍의 기판을 대향 위치에 제공하는 단계;
    상기 한 쌍의 기판 중 하나 이상의 기판상에, 금속 분체(粉體)와 제 1 유리 프릿이 소정의 비율로 혼합되어 있는 금속 페이스트층을 형성하는 제 1 단계;
    상기 금속 페이스트층 상에 제 2 유리 프릿이 함유되어 있는 유리 페이스트층을 형성하는 제 2 단계; 및
    상기 금속 페이스트층과 상기 유리 페이스트층을 동시에 소성하여 전극층 및 유전체층을 형성하는 제 3 단계를 포함하며,
    상기 제 1 단계에서의 상기 소정의 비율은 상기 전극층 내의 상기 제 1 유리 프릿의 함유율이 1 wt% 내지 12 wt% 가 되도록 설정되며, 상기 제 1 유리 프릿은 상기 제 2 유리 프릿의 연화점 이하인 연화점을 가지며,
    상기 제 1 단계에 사용되는 상기 금속 분체의 평균 입자 크기는 1 nm 내지 50 nm 인 플라즈마 디스플레이 패널의 제조 방법.
  3. 제 2 항에 있어서,
    상기 금속 분체는 은 분체 또는 금 분체인 플라즈마 디스플레이 패널의 제조 방법.
  4. 제 2 항에 있어서,
    상기 유전체층을 형성하기 위한 상기 유리 페이스트층을 형성하기 이전에 상기 금속 페이스트층의 전기적 특성들을 검사하는 검사 단계를 더 포함하는 플라즈마 디스플레이 패널의 제조 방법.
  5. 제 2 항에 있어서,
    상기 전극층 및 상기 유전체층을 형성하기 위한 소성 온도는, 상기 유전체층을 형성하기 위하여 사용되는 제 2 유리 프릿의 점도에 기초하여 정의된 연화점과 상기 연화점 보다 30℃ 높은 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  6. 제 2 항에 있어서,
    상기 유전체층을 형성하기 위한 제 2 유리 프릿의 연화점을 제 2 유리 프릿의 시료가 시차(示差) 열분석시에 온도 상승에 따라 소결수축과정에서부터 연화유동과정으로 변하는 온도로 취하는 경우에, 상기 전극층과 상기 유전체층을 형성하기 위한 소성 온도는 상기 연화점 보다 20℃ 낮은 제 1 온도와 상기 연화점 보다 10℃ 높은 제 2 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  7. 한 쌍의 기판을 대향 위치에 제공하는 단계;
    상기 한 쌍의 기판 중 하나 이상의 기판상에, 금속 산화물과 제 1 유리 프릿을 함유하는 도전성 페이스트층을 형성하는 제 1 단계;
    상기 도전성 페이스트층 상에, 금속 분체와 제 2 유리 프릿이 소정의 비율로 혼합되어 있는 금속 페이스트층을 형성하는 제 2 단계;
    상기 금속 페이스트층 상에 제 3 유리 프릿이 함유되어 있는 유리 페이스트층을 형성하는 제 3 단계; 및
    상기 도전성 페이스트층, 상기 금속 페이스트층, 및 상기 유리 페이스트층을 동시에 소성하여 제 1 전극층, 제 2 전극층, 및 유전체층을 형성하는 제 4 단계를 포함하며,
    상기 제 1 유리 프릿은 상기 제 3 유리 프릿의 연화점 이하인 연화점을 가지며, 상기 소정의 비율은 상기 제 2 전극층내의 상기 제 2 유리 프릿의 함유율이 1 wt% 내지 12 wt% 가 되도록 설정되며, 상기 제 2 유리 프릿은 상기 제 3 유리 프릿의 연화점 이하인 연화점을 가지는 플라즈마 디스플레이 패널의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제 2 단계에 사용되는 상기 금속 분체의 평균 입자 크기는 1 nm 내지 50 nm 인 플라즈마 디스플레이 패널의 제조 방법.
  9. 제 8 항에 있어서,
    상기 금속 분체는 은 분체 또는 금 분체인 플라즈마 디스플레이 패널의 제조 방법.
  10. 제 7 항에 있어서,
    상기 유전체층을 형성하기 위한 상기 유리 페이스트층을 형성하기 이전에 상기 금속 페이스트층, 상기 도전성 페이스트층, 또는 상기 금속 페이스트층과 상기 도전성 페이스트층 양쪽의 전기적 특성들을 검사하는 검사 단계를 더 포함하는 플라즈마 디스플레이 패널의 제조 방법.
  11. 제 7 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층 및 상기 유전체층을 형성하기 위한 소성 온도는, 상기 유전체층을 형성하기 위하여 사용되는 제 3 유리 프릿의 점도에 기초하여 정의된 연화점과 상기 연화점 보다 30℃ 높은 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  12. 제 7 항에 있어서,
    상기 유전체층을 형성하기 위한 제 3 유리 프릿의 연화점을 제 3 유리 프릿의 시료가 시차 열분석시에 온도가 상승함에 따라 소결수축과정에서부터 연화유동과정으로 변하는 온도로 취하는 경우에, 상기 제 1 전극층, 상기 제 2 전극층, 및 상기 유전체층을 형성하기 위한 소성 온도는 상기 연화점 보다 20℃ 낮은 제 1 온 도와 상기 연화점 보다 10℃ 높은 제 2 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  13. 삭제
  14. 한 쌍의 기판을 대향 위치에 제공하는 단계;
    상기 한 쌍의 기판 중 하나의 기판상에, 금속 분체와 제 1 유리 프릿이 소정의 비율로 혼합되어 있는 금속 페이스트층을 형성하는 제 1 단계;
    상기 하나의 기판 상에, 금속 산화물와 제 2 유리 프릿을 함유하는, 격벽들을 형성하기 위한 유리 페이스트층을 형성하는 제 2 단계; 및
    상기 금속 페이스트층 및 상기 유리 페이스트층을 동시에 소성하여 전극층 및 상기 격벽들을 형성하는 제 3 단계를 포함하며,
    상기 소정의 비율은 상기 전극층내의 상기 제 1 유리 프릿의 함유율이 1 wt% 내지 12 wt% 가 되도록 설정되며, 상기 제 1 유리 프릿은 상기 제 2 유리 프릿의 연화점 이하인 연화점을 가지며,
    상기 제 1 단계에 사용되는 상기 금속 분체의 평균 입자 크기는 1 nm 내지 50 nm 인 플라즈마 디스플레이 패널의 제조 방법.
  15. 제 14 항에 있어서,
    상기 금속 분체는 은 분체 또는 금 분체인 플라즈마 디스플레이 패널의 제조 방법.
  16. 제 14 항에 있어서,
    상기 격벽들을 형성하기 위한 상기 유리 페이스트층을 형성하기 이전에 상기 금속 페이스트층의 전기적 특성들을 검사하는 검사 단계를 더 포함하는 플라즈마 디스플레이 패널의 제조 방법.
  17. 제 14 항에 있어서,
    상기 전극층과 상기 격벽들을 형성하기 위한 소성 온도는, 상기 격벽들을 형성하기 위하여 사용되는 제 2 유리 프릿의 점도에 기초하여 정의된 연화점과 상기 연화점 보다 30℃ 높은 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  18. 제 14 항에 있어서,
    상기 격벽들을 형성하기 위한 제 2 유리 프릿의 연화점을 제 2 유리 프릿의 시료가 시차 열분석시에 온도 상승에 따라 소결수축과정에서부터 연화유동과정으로 변하는 온도로 취하는 경우에, 상기 전극층 및 상기 격벽들을 형성하기 위한 소성 온도는 상기 연화점 보다 20℃ 낮은 제 1 온도와 상기 연화점 보다 10℃ 높은 제 2 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  19. 한 쌍의 기판을 대향 위치에 제공하는 단계;
    상기 한 쌍의 기판 중 하나 이상의 기판상에, 금속 산화물과 제 1 유리 프릿이 함유되어 있는 도전성 페이스트층을 형성하는 제 1 단계;
    상기 도전성 페이스트층 상에 금속 분체가 함유되어 있는 금속 페이스트층을 형성하는 제 2 단계;
    상기 금속 페이스트층 상에 제 2 유리 프릿이 함유되어 있는 유리 페이스트층을 형성하는 제 3 단계; 및
    상기 도전성 페이스트층, 상기 금속 페이스트층, 및 상기 유리 페이스트층을 동시에 소성하여 제 1 전극층, 제 2 전극층, 및 유전체층을 형성하는 제 4 단계를 포함하며,
    상기 제 1 유리 프릿은 상기 제 2 유리 프릿의 연화점 이하인 연화점을 가지는 플라즈마 디스플레이 패널의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제 2 단계에 사용되는 상기 금속 분체의 평균 입자 크기는 0.001 ㎛ 내지 5 ㎛ 인 플라즈마 디스플레이 패널의 제조 방법.
  21. 제 20 항에 있어서,
    상기 금속 분체는 은 분체 또는 금 분체인 플라즈마 디스플레이 패널의 제조 방법.
  22. 제 19 항에 있어서,
    상기 유전체층을 형성하기 위한 상기 유리 페이스트층을 형성하기 이전에 상기 금속 페이스트층, 상기 도전성 페이스트층, 또는 상기 금속 페이스트층과 상기 도전성 페이스트층 양쪽의 전기적 특성들을 검사하는 검사 단계를 더 포함하는 플라즈마 디스플레이 패널의 제조 방법.
  23. 제 19 항에 있어서,
    상기 제 1 전극층, 상기 제 2 전극층 및 상기 유전체층을 형성하기 위한 소성 온도는, 상기 유전체층을 형성하기 위하여 사용되는 제 2 유리 프릿의 점도에 기초하여 정의된 연화점과 상기 연화점 보다 30℃ 높은 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  24. 제 19 항에 있어서,
    상기 유전체층을 형성하기 위한 제 2 유리 프릿의 연화점을 제 2 유리 프릿의 시료가 시차 열분석시에 온도 상승에 따라 소결수축과정에서부터 연화유동과정으로 변하는 온도로 취하는 경우에, 상기 제 1 전극층, 상기 제 2 전극층, 및 상기 유전체층을 형성하기 위한 소성 온도는 상기 연화점 보다 20℃ 낮은 제 1 온도와 상기 연화점 보다 10℃ 높은 제 2 온도 사이의 값으로 설정되는 플라즈마 디스플레이 패널의 제조 방법.
  25. 제 2 항의 방법에 따른 플라즈마 디스플레이 패널을 준비하는 단계;
    상기 플라즈마 디스플레이 패널을 구동하는 회로와 함께 상기 플라즈마 디스플레이 패널을 하나의 모듈로서 조립하는 단계; 및
    화상 신호의 포맷을 변환하고 상기 신호를 상기 모듈에 송신하는 인터페이스를 상기 모듈에 전기적으로 접속하는 단계를 포함하는 플라즈마 디스플레이 장치의 제조 방법.
  26. 제 7 항의 방법에 따른 플라즈마 디스플레이 패널을 준비하는 단계;
    상기 플라즈마 디스플레이 패널을 구동하는 회로와 함께 상기 플라즈마 디스플레이 패널을 하나의 모듈로서 조립하는 단계; 및
    화상 신호의 포맷을 변환하고 상기 신호를 상기 모듈로 송신하는 인터페이스를 상기 모듈에 전기적으로 접속하는 단계를 포함하는 플라즈마 디스플레이 장치의 제조 방법.
  27. 제 14 항의 방법에 따른 플라즈마 디스플레이 패널을 준비하는 단계;
    상기 플라즈마 디스플레이 패널을 구동하는 회로와 함께 상기 플라즈마 디스플레이 패널을 하나의 모듈로서 조립하는 단계; 및
    화상 신호의 포맷을 변환하고 상기 신호를 상기 모듈에 송신하는 인터페이스를 상기 모듈에 전기적으로 접속하는 단계를 포함하는 플라즈마 디스플레이 장치의 제조 방법.
  28. 제 19 항의 방법에 따른 플라즈마 디스플레이 패널을 준비하는 단계;
    상기 플라즈마 디스플레이 패널을 구동하는 회로와 함께 상기 플라즈마 디스플레이 패널을 하나의 모듈로서 조립하는 단계; 및
    화상 신호의 포맷을 변환하고 상기 신호를 상기 모듈에 송신하는 인터페이스를 상기 모듈에 전기적으로 접속하는 단계를 포함하는 플라즈마 디스플레이 장치의 제조 방법.
KR1020040104431A 2003-12-12 2004-12-10 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마디스플레이 장치의 제조 방법 KR100706013B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003415813 2003-12-12
JPJP-P-2003-00415813 2003-12-12
JPJP-P-2004-00285332 2004-09-29
JP2004285332 2004-09-29

Publications (2)

Publication Number Publication Date
KR20050058980A KR20050058980A (ko) 2005-06-17
KR100706013B1 true KR100706013B1 (ko) 2007-04-11

Family

ID=34656261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104431A KR100706013B1 (ko) 2003-12-12 2004-12-10 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마디스플레이 장치의 제조 방법

Country Status (2)

Country Link
US (1) US7431627B2 (ko)
KR (1) KR100706013B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626049B1 (ko) * 2004-12-11 2006-09-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 전극 제조 방법, 플라즈마디스플레이 패널의 전극 제조에 사용되는 몰드 플레이트및, 그에 의해 제조된 전극을 구비한 플라즈마 디스플레이패널
KR100763389B1 (ko) * 2005-07-01 2007-10-05 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 제조방법
KR100814046B1 (ko) * 2006-06-29 2008-03-17 엘지전자 주식회사 플라즈마 디스플레이 패널 제조 방법 및 플라즈마디스플레이 장치
KR100814045B1 (ko) * 2006-06-29 2008-03-17 엘지전자 주식회사 전극 형성용 페이스트, 그를 이용한 플라즈마 디스플레이패널 제조 방법 및 플라즈마 디스플레이 장치
KR100806308B1 (ko) * 2006-06-29 2008-02-27 엘지전자 주식회사 블랙 매트릭스 형성용 페이스트, 그를 이용한 플라즈마디스플레이 패널 제조 방법 및 플라즈마 디스플레이 장치
US8123986B2 (en) * 2006-06-29 2012-02-28 Lg Electronics Inc. Paste, method of manufacturing plasma display panel using the paste and plasma display apparatus
US20080018218A1 (en) * 2006-07-24 2008-01-24 Wei-Sheng Hsu Straddling and supporting structure for a field emission display device and a manufacturing method thereof
TWI347613B (en) * 2006-08-09 2011-08-21 Au Optronics Corp A conductive composition and applications thereof
KR100831013B1 (ko) * 2007-02-22 2008-05-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100863957B1 (ko) * 2007-04-25 2008-10-16 삼성에스디아이 주식회사 전극 형성용 조성물과 이로부터 제조되는 플라즈마디스플레이 패널
US8329304B2 (en) * 2008-05-27 2012-12-11 Guardian Industries Corp. Plasma display panel including TCC EMI filter, and/or method of making the same
JP5559510B2 (ja) * 2009-10-28 2014-07-23 昭栄化学工業株式会社 太陽電池素子及びその製造方法
JP6753468B2 (ja) * 2016-08-26 2020-09-09 株式会社村田製作所 感光性ガラスペースト、電子部品、及び、電子部品の製造方法
RU185237U1 (ru) * 2018-07-25 2018-11-28 Акционерное общество "Научно-исследовательский институт газоразрядных приборов "Плазма" (АО "ПЛАЗМА") Газоразрядная индикаторная панель переменного тока

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058938A (ko) * 2000-12-30 2002-07-12 이채우 플라즈마 디스플레이 패널의 후면판 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156433A (en) * 1996-01-26 2000-12-05 Dai Nippon Printing Co., Ltd. Electrode for plasma display panel and process for producing the same
FR2803945A1 (fr) * 2000-01-17 2001-07-20 Thomson Plasma Pate pour realiser des electrodes et procede de fabrication d'une dalle de panneau a plasma
JP4362002B2 (ja) 2000-04-11 2009-11-11 大日本印刷株式会社 プラズマディスプレイパネルの製造方法
US6620012B1 (en) * 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
JP3569671B2 (ja) * 2000-11-01 2004-09-22 三菱電機株式会社 表示パネル
JP3918992B2 (ja) 2002-01-30 2007-05-23 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネル用背面基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058938A (ko) * 2000-12-30 2002-07-12 이채우 플라즈마 디스플레이 패널의 후면판 제조방법

Also Published As

Publication number Publication date
US7431627B2 (en) 2008-10-07
US20050130547A1 (en) 2005-06-16
KR20050058980A (ko) 2005-06-17

Similar Documents

Publication Publication Date Title
US5828356A (en) Plasma display gray scale drive system and method
US5793158A (en) Gas discharge (plasma) displays
KR100254479B1 (ko) 플라즈마 디스플레이판넬 및 그 제조방법
KR100706013B1 (ko) 플라즈마 디스플레이 패널의 제조 방법 및 플라즈마디스플레이 장치의 제조 방법
KR100723746B1 (ko) 플라즈마 디스플레이 표시장치와 그 제조방법
JPH05217510A (ja) プラズマディスプレイパネル
JP2003208850A (ja) 平板型表示装置およびその製造方法
JP2005063931A (ja) プラズマディスプレイパネルの前面基板及びその製造方法
KR100832200B1 (ko) 플라즈마 디스플레이 패널
JP2006128055A (ja) プラズマディスプレイパネルの製造方法及びプラズマ表示装置の製造方法
JP2008251318A (ja) プラズマディスプレイパネル
EP1995756B1 (en) Plasma display panel
JP2944367B2 (ja) プラズマディスプレイパネル
JP4663776B2 (ja) プラズマディスプレイパネル及びその製造方法
JP2010218942A (ja) プラズマディスプレイパネルの製造方法
JP4905364B2 (ja) プラズマディスプレイパネル
JP2008226832A (ja) プラズマディスプレイパネルおよびその製造方法、およびその表示電極用ペースト
JP2003208851A (ja) Ａｃ型ガス放電表示装置およびその製造方法
US20110221338A1 (en) Front plate for plasma display panel and method for manufacturing the same, as well as plasma display panel
JP2012064370A (ja) プラズマディスプレイパネル
KR20100000221A (ko) 형광체 페이스트 및 그를 이용한 플라즈마 디스플레이 패널제조방법
JP2003208853A (ja) ガス放電表示装置およびその製造方法
KR20090084106A (ko) 형광체 조성물 및 그를 이용한 플라즈마 디스플레이 패널의형광체층 제조방법
JP2010027321A (ja) プラズマディスプレイパネルの製造方法
KR20090093453A (ko) 플라즈마 디스플레이 패널 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee