KR100700321B1 - 미세한 표면 조도가 형성된 기판 및 그 제조 방법 - Google Patents

미세한 표면 조도가 형성된 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100700321B1
KR100700321B1 KR1020050105891A KR20050105891A KR100700321B1 KR 100700321 B1 KR100700321 B1 KR 100700321B1 KR 1020050105891 A KR1020050105891 A KR 1020050105891A KR 20050105891 A KR20050105891 A KR 20050105891A KR 100700321 B1 KR100700321 B1 KR 100700321B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
roughness
surface roughness
manufacturing
Prior art date
Application number
KR1020050105891A
Other languages
English (en)
Inventor
남창현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050105891A priority Critical patent/KR100700321B1/ko
Application granted granted Critical
Publication of KR100700321B1 publication Critical patent/KR100700321B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(a) 반경화 상태의 절연층을 준비하는 단계; (b) 상기 절연층을 동박적층판에 적층하는 단계; (c) 상기 절연층의 표면에 기계적 툴을 사용하여 조도를 형성하는 단계; 및 (d) 상기 조도가 형성된 절연층 상에 회로 패턴을 형성하는 단계를 포함하는 미세한 표면 조도가 형성된 기판 제조 방법이 제시된다. 본 발명에 따른 미세한 표면 조도가 형성된 기판 및 그 제조 방법은 절연층의 표면 조도를 미리 설정된 크기에 상응하여 미세하게 형성할 수 있는 효과가 있다.
기판, 절연층, 표면 조도, 회로 패턴.

Description

미세한 표면 조도가 형성된 기판 및 그 제조 방법{Substrate having minute surface roughness and Manufacturing method thereof}
도 1은 종래 기술에 따른 절연층 표면에 조도를 형성하는 공정을 도시한 도면.
도 2는 본 발명의 바람직한 실시예에 따른 기계적 툴을 사용하여 형성된 조도를 도시한 도면.
도 3은 본 발명의 바람직한 제1 실시예에 따른 조도를 형성하기 위한 롤을 도시한 도면.
도 4는 본 발명의 바람직한 제2 실시예에 따른 조도를 형성하기 위한 시트를 도시한 도면.
도 5는 본 발명의 바람직한 실시예에 따른 기계적 툴을 사용하여 조도를 형성하는 공정을 도시한 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
310 : 롤 형상 기계적 툴
510(1), 510(1) : 절연층
520 : 동박적층판
530 : 동박
540 : 무전해 동 도금층
550 : 드라이 필름
560 : 전해 동 도금층
본 발명은 기판 및 그 제조 방법에 관한 것으로, 특히 미세한 표면 조도가 형성된 기판 및 그 제조 방법에 관한 것이다.
현재 반도체의 성능이 비약적으로 향상됨에 따라 패키지 기판(packaging substrate)도 그에 상응하는 성능이 요구되고 있다. 인쇄회로기판은 기본적으로 고밀도, 고속화, 소형화를 만족하여야 한다. 특히, 반도체나 박막소자와 같은 고집적부품에 대한 분야에서는 이러한 요구에 따라 연구가 더욱 활발해지고 있으며 자기기록헤드와 같은 기록매체 관련분야에서도 고밀도 기록을 위해 이러한 요구가 증가하고 있는 실정이다.
일반적으로 인쇄회로기판을 제조하기 위해서는 코어층 외부에 내부 회로 패턴을 형성한다. 드라이 필름(dry film) 및 작업용 필름(working film)을 이용하여 미리 설정된 내부 회로 패턴을 형성한다. 이후 내층 기판과 프리프레그(prepreg)를 적층함으로써, 예비 적층 및 적층 공정을 수행한다.
이후, 적층된 내층 기판과 프리프레그를 진공 가압(vacuum press)한다. 이후, 기판의 각 층간 전기 전도를 위해서 홀 가공을 하는 드릴 공정을 수행한다. 이후, 외층(outer layer)에 대해서 회로 패턴을 형성할 드라이 필름과 작업용(워킹 : working) 필름을 도포하고, 소정의 세기와 시간동안 광을 조사하여 외층 노광 작업을 수행하고, 조사되지 않은 부분을 현상하는 에칭 공정을 수행한다. 이후, 솔더 레지스트를 도포하고, 전 단계에서 적응적으로 설계된 솔더 레지스트 노광 필름을 이용하여 솔더 레지스트 노광 공정을 수행하고, 솔더 레지스트 잉크를 제거하는 현상 공정을 수행한다. 여기서, 무전해 동 도금을 위해 절연층에 조도를 형성하는 공정은 다음과 같이 화학적 방법을 이용한다.
도 1은 종래 기술에 따른 절연층 표면에 조도(roughness)를 형성하는 공정을 도시한 도면이다. 단계 (a)에서, 코어층(110), 패터닝된 동박(130) 및 절연층(120)이 형성되며, 단계 (b)에서, 화학물을 이용하여 절연층(120)의 표면에 조도를 형성한다. 단계 (c)에서, 조도가 형성된 절연층(120)의 표면에 무전해 동 도금층을 형성한다.
그러나, 고밀도의 기판을 제작하기 위해서는 파인 패턴(fine pattern)의 구현이 요구되는데 이를 위해서는 절연층(120)에 표면 조도가 매우 작아야 하지만, 종래 기술에 따르면, 화학물을 이용하여 표면 조도가 형성되므로, 원하는 크기, 깊이, 밀도 등으로 조도를 형성할 수 없는 문제점이 있다.
본 발명은 절연층의 표면 조도를 미리 설정된 크기에 상응하여 미세하게 형성할 수 있는 미세한 표면 조도가 형성된 기판 및 그 제조 방법을 제공한다.
또한, 본 발명은 미세한 표면 조도를 형성함으로써 회로의 파인 패턴이 가능한 미세한 표면 조도가 형성된 기판 및 그 제조 방법을 제공한다.
또한, 본 발명은 작업자가 원하는 크기, 깊이, 밀도 등으로 표면 조도를 형성할 수 있는 미세한 표면 조도가 형성된 기판 및 그 제조 방법을 제공한다.
본 발명이 제시하는 이외의 기술적 과제들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, (a) 반경화 상태의 절연층을 준비하는 단계; (b) 상기 절연층을 동박적층판에 적층하는 단계; (c) 상기 절연층의 표면에 기계적 툴을 사용하여 조도를 형성하는 단계; 및 (d) 상기 조도가 형성된 절연층 상에 회로 패턴을 형성하는 단계를 포함하는 미세한 표면 조도가 형성된 기판 제조 방법을 제공할 수 있다.
여기서, 상기 기계적 툴은 복수의 돌출부가 형성된 롤 형상일 수 있다.
여기서, 상기 기계적 툴은 복수의 돌출부가 형성된 시트 형상일 수 있다.
여기서, 상기 복수의 돌출부는 일정한 간격으로 형성될 수 있다.
여기서, 상기 기계적 툴의 재료는 금속이거나 상기 절연층 보다 강도가 큰 폴리머일 수 있다.
또한, 본 발명에 따른 미세한 표면 조도가 형성된 기판 제조 방법은 (e) 상기 절연층에 회로간의 연결을 위한 비아홀을 형성하는 단계를 더 포함하되, 상기 단계 (e)를 상기 단계 (c) 이전에 수행할 수 있다.
또한, 본 발명에 따른 미세한 표면 조도가 형성된 기판 제조 방법은 (f) 상기 절연층에 형성된 비아홀의 스미어를 화학적을 제거하는 단계를 더 포함하되, 상기 단계 (f)는 상기 단계 (c) 이전에 수행할 수 있다.
본 발명의 다른 측면에 따르면, 기판의 코어를 형성하는 동박적층판; 상기 동박적층판의 적어도 일면에 형성되며, 표면에 기계적 툴을 사용하여 조도가 형성된 절연층; 및 상기 절연층 상에 형성된 회로 배선을 포함하는 미세한 표면 조도가 형성된 기판을 제공할 수 있다.
여기서, 상기 기계적 툴에 의해 절연층의 표면에 형성된 조도는 일정한 간격으로 형성된 홈일 수 있다.
여기서, 상기 절연층은 레진, 글래스(glass)가 포함된 프리프레그, 에폭시, 폴리이미드(PI), 폴리테트라플로로에틸렌(PTFE) 및 액정 고분자(LCP) 중 어느 하나일 수 있다.
이하, 본 발명에 따른 미세한 표면 조도가 형성된 기판 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호 를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 일반적인 인쇄회로기판의 제조 방법 및 플립칩 BGA 패키지 제조 방법에 대해서 먼저 설명하기로 한다. 여기서는, 다층 기판의 제조 방법을 중심으로 설명하지만, 본 발명은 다층 기판의 제조 방법에 국한되지 않는다. 또한, 여기서 설명하는 인쇄회로기판은 전자부품간 전기적 신호 전달을 하기 위한 기판은 모두 포함한다. 예를 들면, 본 발명에 따른 인쇄회로기판은 리지드(rigid) 기판, 플렉스(flex) 기판, 단면/다면/다층 기판, LTCC 기판, 반도체 실장 용 기판(BGA, FBGA, TBGA) 등을 포함한다.
먼저, 인쇄회로기판을 제조하기 위해서는 코어층 외부에 내부 회로 패턴을 형성한다. 여기서, 제품 사양에 맞는 내층 원자재를 절단하고, 드라이 필름(dry film) 및 작업용 필름(working film)을 이용하여 미리 설정된 내부 회로 패턴을 형성한다. 여기서, 내부층을 스크러빙(scrubbing, 정면)하고, 내층 사진 인쇄막을 도포하며, 내층 노광/현상 공정이 수행될 수 있다.
이후, 회로 패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 강화처리를 하는 공정(Brown(Black) Oxide)을 수행한다. 즉, 화학적인 방법을 사용하여 동박의 표면을 산화 시켜서 표면에 조도를 강화하여 적층에서의 접착이 잘되도록 표면처리를 하는 공정을 수행한다. 이후, 내층 기판과 프리프레그(prepreg)를 적층함으로써, 예비 적층 및 적층 공정을 수행한다.
이후, 적층된 내층 기판과 프리프레그를 진공 가압(vacuum press)한다. 여기서, 진공 가압 대신 고온에서 일정 기간 압력을 가하는 hot press 및 고온의 작업을 수행한 기판에 대해 cool press를 할 수도 있다.
판넬의 모서리 등으로부터 레진 및 동박 등을 다듬어 주는 트리밍(trimming) 공정을 수행하고, 드릴링(drilling) 공정을 위해 기준점, 즉, 내층 회로상의 기준점(target guide mark)에 홀을 가공하는 X-Ray 타겟 드릴 공정을 수행한다.
이후, 기판의 각 층간 전기 전도를 위해서 홀 가공을 하는 드릴 공정을 수행한다. 여기서, 드릴 공정은 CNC(Computer N-merical Control) 방식으로 기판상에 필요한 홀을 가공하는 공정이 될 수 있다.
이후, 외층(outer layer)에 대해서 회로 패턴을 형성할 드라이 필름과 작업용(워킹 : working) 필름을 도포하고, 소정의 세기와 시간동안 광을 조사하여 외층 노광 작업을 수행하고, 조사되지 않은 부분을 현상하는 에칭 공정을 수행한다. 외층 검사 및 스케일 측정 후 솔더 레지스트 노광 필름을 설계 및 제조한다. 이후, 브러쉬 연마와 같이 솔더 레지스트 잉크가 기판과 잘 밀착되도록 동벽면에 조도를 형성시키는 등의 솔더 레지스트 공정에 대한 전처리 공정을 수행한다. 이후, 솔더 레지스트를 도포하고, 전 단계에서 적응적으로 설계된 솔더 레지스트 노광 필름을 이용하여 솔더 레지스트 노광 공정을 수행하고, 솔더 레지스트 잉크를 제거하는 현상 공정을 수행하며, 표면처리, 전기/최종 검사를 포함하는 다양한 후공정이 수행된다.
또한, 일반적으로 플립칩 BGA 패키지의 제조 공정을 다음과 같다.
(a) 반도체칩에 알루미늄 패드를 형성하고 보호층으로 덮는다. (b) 스퍼터 링(sputtering) 공정을 이용하여 금속층을 형성하고 패드와 접속시킨다. (c) 패드 부위만 열리도록 포토레지스트로 도포한다. (d) 포토레지스트가 열린 패드 부위에 납도금을 한다. (e) 덮힌 포토레지스트를 제거한다. (f) 납도금된 이외의 영역의 금속박을 에칭으로 제거한다. (g) 열을 가하여 납도금을 둥글게 가공한다. (h) 이와 같은 방법에 의해 제작된 범프 칩을 플립칩 BGA 기판에 접합한다. 접합 방법은 리플로우(reflow) 장치에 넣은 후 기판을 고온으로 가열하여 납도금을 녹여서 플립칩 BGA 기판의 접촉패드와 칩의 패드를 접속한다. 그리고 언더필(underfill) 공정에 의해 수지를 상기 플립칩 BGA 기판과 상기 칩 사이에 충전한다.
도 2는 본 발명의 바람직한 실시예에 따른 기계적 툴을 사용하여 형성된 조도를 도시한 도면이다.
본 발명은 기계적 툴에 형성된 미리 설정된 폭과 높이를 가진 복수의 돌출부(돌기)를 이용하여 절연층에 조도를 형성한다. 도 2를 참조하면, 복수의 홈이 형성된 절연층(200)이 도시된다. 검정색 부분은 절연층 상에 형성된 복수의 홈이며, 회색 부분은 절연층의 표면이다. 여기서, 복수의 홈은 일정한 배열을 가질 수 있다. 즉, 제조자의 설정에 따라서 기계적 툴에 형성된 돌출부의 크기 및 배열 간격 등을 조절하면, 절연층에 형성된 조도의 크기 및 배열 간격은 제어될 수 있다. 이러한 기계적 툴은 이하에서 자세히 설명한다.
또한, 다층 인쇄회로기판을 제조하는 공정 중에서, 각 층에서의 전기 배선을 형성하는 회로(즉, 내층회로 또는 외층회로)를 형성하는 방법으로는 애디티브 (additive) 방식, 서브트랙티브(subtractive) 방식 또는 세미-애디티브(semi-additive) 방식 등이 있다.
애디티브(additive) 방식은 절연 기판 상에 도전성 재료를 무전해 도금 또는 전해 도금 등을 통해 선택적으로 석출시키는 등의 방법으로 도금하여 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 전해 동 도금(electrolytic copper plating)을 위한 시드층(seed layer)의 존재 유무에 따라 풀-애디티브(full-additive) 방식과 세미-애디티브(semi-additive) 방식으로 나누어 진다.
서브트랙티브(subtractive) 방식은 금속이 도포된 절연 기판 상에 도체 외에 불필요한 부분을 에칭 등에 의하여 선택적으로 제거하여, 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 일반적으로 포토 레지스트(photo resist)로 도체 패턴이 형성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다.
본 발명은 무전해 동 도금 층이 형성되는 절연층의 표면에 조도를 형성하는 방법이므로, 일반적으로 애디티브(additive) 방식에 적용될 수 있다.
이상에서 기판에 형성된 미세한 표면 조도를 일반적으로 도시한 도면을 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 미세한 표면 조도가 형성된 기판 및 그 제조 방법을 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 실시예는 기계적 툴에 의해 크게 두가지로 구분되는데, 이하에서 차례대로 설명한다.
도 3은 본 발명의 바람직한 제1 실시예에 따른 조도를 형성하기 위한 롤을 도시한 도면이다. 도 3을 참조하면, 롤(310) 및 복수의 돌출부(돌기)(320)가 도시된다.
롤(310)의 외면에 복수의 돌출부(320)가 형성된다. 여기서, 롤(310)은 회전이 가능하므로, 작은 지름을 가지더라도 넓은 절연층의 표면에 조도를 형성할 수 있다. 이러한 복수의 돌출부(320)는 직육면체의 형상을 가지고 있으나 이외의 다양한 모양을 가질 수 있다. 예를 들면, 다각뿔(삼각뿔, 사각뿔 등), 반원 등의 형상을 가질 수 있다. 이러한 복수의 돌출부(320)의 형상은 절연층에 조도를 형성하기에 용이한 형상이면 본 발명에 적용 가능함은 물론이다. 또한, 복수의 돌출부(320)의 크기와 배열은 롤(310)의 크기에 상응하여 결정될 수 있다. 예를 들면, 미세한 조도를 형성하기 위해서는 복수의 돌출부(320)의 크기를 작게 형성할 수 있고, 밀도를 높게 하여 배열할 수 있다. 여기서, 일반적으로 복수의 돌출부(320)는 일정한 간격으로 형성될 수 있다. 또한, 기계적 툴, 특히, 복수의 돌출부(320)는 절연층보다 강도가 큰 금속이거나 폴리머가 될 수 있다. 절연층은 상대적으로 강도가 작은 물질일 수 있다. 예를 들면, 절연층은 레진, 글래스(glass)가 포함된 프리프레그, 에폭시, 폴리이미드(PI), 폴리테트라플로로에틸렌(PTFE) 및 액정 고분자(LCP) 중 어느 하나가 될 수 있다.
도 4는 본 발명의 바람직한 제2 실시예에 따른 조도를 형성하기 위한 시트 를 도시한 도면이다. 도 4를 참조하면, 시트(410) 및 복수의 돌출부(420)가 도시된다. 상술한 제1 실시예와의 차이점을 위주로 설명한다.
시트(410)의 외면에 복수의 돌출부(420)가 형성된다. 여기서, 시트(410)는 상술한 롤(310)과 같이 회전이 불가능하므로, 시트(410)의 크기 및 복수의 돌출부(420)의 구성은 절연층의 크기에 상응하여 미리 정해진다. 이러한 복수의 돌출부(420)는 롤(310)에 형성된 돌출부(320)의 형상과 같이 다양한 모양을 가질 수 있다. 또한, 복수의 돌출부(420)의 크기와 배열은 시트(410)의 크기에 상응하여 결정될 수 있다.
이러한 시트 형상의 기계적 툴은 다양한 방식으로 만들어 질 수 있다. 예를 들면, 미세한 복수의 돌출부(420)를 미리 형성하고, 시트(410)에 삽입할 수도 있고, 또는 회로 패턴을 형성하듯이 드라이 필름을 이용하여 노광/현상 공정을 이용하여 형성할 수도 있다. 또한, 도 4에 도시된 복수의 돌출부(420)의 시트(410)는 상술한 롤(310)의 주위를 둘러쌈으로써 도 3에 도시된 롤 형상의 기계적 툴을 만들 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 기계적 툴을 사용하여 조도를 형성하는 공정을 도시한 흐름도이다.
단계 (a)에서, 반경화 상태의 절연층(510)을 준비한다. 여기서 반경화 상태의 절연층(510)은 기계적 툴에 의해 표면에 조도가 형성될 수 있다.
단계 (b)에서, 반경화 상태의 절연층(510(1), 510(2))을 동박(530)이 형성된 동박적층판(520)에 적층한다. 여기서, 절연층(510(1), 510(2))은 가압/가열 등에 의해 동박적층판(520)과 결합한다. 이후, 절연층(510(1), 510(2))에 회로간의 연결을 위한 비아홀을 형성할 수 있다. 또한, 절연층(510(1), 510(2))에 형성된 비아홀의 스미어를 화학적으로 제거할 수도 있다.
단계 (c)에서, 절연층(510(1), 510(2))의 표면에 기계적 툴(310)을 사용하여 조도를 형성한다. 도 5를 참조하면, 롤 형상의 기계적 툴(310)을 사용하여 조도를 형성하였다. 단계 (d)에서, 조도가 형성된 절연층(510(1), 510(2)) 상에 무전해 동 도금층(540)을 형성한다.
단계 (e)에서, 드라이 필름(550)을 무전해 동 도금층(540) 상에 적층하고, 노광 및 현상 공정을 수행하여 소정의 패턴을 형성한다. 단계 (f)에서, 드라이 필름간에 전해 동 도금층(560)을 형성하며, 단계 (g)에서, 드라이 필름을 제거하여 소정의 회로 패턴을 형성한다. 따라서 미세한 조도가 형성된 절연층(510(1), 510(2)) 상에 무전해 동 도금층(540)이 안정적으로 형성될 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 미세한 표면 조도가 형성된 기판 및 그 제조 방법은 절연층의 표면 조도를 미리 설정된 크기에 상응하여 미세하게 형성할 수 있는 효과가 있다.
또한, 본 발명에 따른 미세한 표면 조도가 형성된 기판 및 그 제조 방법은 미세한 표면 조도를 형성함으로써 회로의 파인 패턴이 가능한 효과가 있다.
또한, 본 발명에 따른 미세한 표면 조도가 형성된 기판 및 그 제조 방법은 작업자가 원하는 크기, 깊이, 밀도 등으로 표면 조도를 형성할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명 및 그 균등물의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. (a) 반경화 상태의 절연층을 준비하는 단계;
    (b) 상기 절연층을 동박적층판에 적층하는 단계;
    (c) 상기 절연층의 표면에 기계적 툴을 사용하여 조도를 형성하는 단계; 및
    (d) 상기 조도가 형성된 절연층 상에 회로 패턴을 형성하는 단계를 포함하는 미세한 표면 조도가 형성된 기판 제조 방법.
  2. 제1항에 있어서,
    상기 기계적 툴은 복수의 돌출부가 형성된 롤 형상인 것을 특징으로 하는 미세한 표면 조도가 형성된 기판 제조 방법.
  3. 제1항에 있어서,
    상기 기계적 툴은 복수의 돌출부가 형성된 시트 형상인 것을 특징으로 하는 미세한 표면 조도가 형성된 기판 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 복수의 돌출부는 일정한 간격으로 형성된 것을 특징으로 하는 미세한 표면 조도가 형성된 기판 제조 방법.
  5. 제1항에 있어서,
    상기 기계적 툴의 재료는 금속인 것을 특징으로 하는 미세한 표면 조도가 형성된 기판 제조 방법.
  6. 제1항에 있어서,
    상기 기계적 툴의 재료는 상기 절연층 보다 강도가 큰 폴리머인 것을 특징으로 하는 미세한 표면 조도가 형성된 기판 제조 방법.
  7. 제1항에 있어서,
    (e) 상기 절연층에 회로간의 연결을 위한 비아홀을 형성하는 단계를 더 포함하되,
    상기 단계 (e)를 상기 단계 (c) 이전에 수행하는 것을 특징으로 하는 미세한 표면 조도가 형성된 기판 제조 방법.
  8. 제7항에 있어서,
    상기 단계 (e)는 상기 절연층에 형성된 비아홀의 스미어를 화학적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 미세한 표면 조도가 형성된 기판 제조 방법.
  9. 기판의 코어를 형성하는 동박적층판;
    상기 동박적층판의 적어도 일면에 형성되며, 표면에 기계적 툴을 사용하여 조도가 형성된 절연층; 및
    상기 절연층 상에 형성된 회로 패턴을 포함하는 미세한 표면 조도가 형성된 기판.
  10. 제9항에 있어서,
    상기 기계적 툴에 의해 절연층의 표면에 형성된 조도는 일정한 간격으로 형성된 홈인 것을 특징으로 하는 미세한 표면 조도가 형성된 기판.
  11. 제9항에 있어서,
    상기 절연층은 레진, 글래스(glass)가 포함된 프리프레그, 에폭시, 폴리이미드(PI), 폴리테트라플로로에틸렌(PTFE) 및 액정 고분자(LCP) 중 어느 하나인 것을 특징으로 하는 미세한 표면 조도가 형성된 기판.
KR1020050105891A 2005-11-07 2005-11-07 미세한 표면 조도가 형성된 기판 및 그 제조 방법 KR100700321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050105891A KR100700321B1 (ko) 2005-11-07 2005-11-07 미세한 표면 조도가 형성된 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105891A KR100700321B1 (ko) 2005-11-07 2005-11-07 미세한 표면 조도가 형성된 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100700321B1 true KR100700321B1 (ko) 2007-03-29

Family

ID=41564812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105891A KR100700321B1 (ko) 2005-11-07 2005-11-07 미세한 표면 조도가 형성된 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100700321B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105657963A (zh) * 2014-11-14 2016-06-08 三星电机株式会社 用于印刷电路板的绝缘层压板、使用该绝缘层压板的印刷电路板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010099914A (ko) * 1999-10-26 2001-11-09 엔도 마사루 도포용 롤코터 및 이를 이용한 인쇄회로기판의 제조방법
KR20030030022A (ko) * 2000-09-22 2003-04-16 써킷 호일 저팬 컴퍼니, 리미티드 고밀도 초미세 배선판용 동박

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010099914A (ko) * 1999-10-26 2001-11-09 엔도 마사루 도포용 롤코터 및 이를 이용한 인쇄회로기판의 제조방법
KR20030030022A (ko) * 2000-09-22 2003-04-16 써킷 호일 저팬 컴퍼니, 리미티드 고밀도 초미세 배선판용 동박

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105657963A (zh) * 2014-11-14 2016-06-08 三星电机株式会社 用于印刷电路板的绝缘层压板、使用该绝缘层压板的印刷电路板及其制造方法

Similar Documents

Publication Publication Date Title
US8256112B2 (en) Method of manufacturing high density printed circuit board
KR100700922B1 (ko) 수동 소자를 내장한 기판 및 그 제조 방법
KR100704919B1 (ko) 코어층이 없는 기판 및 그 제조 방법
KR100659510B1 (ko) 캐비티가 형성된 기판 제조 방법
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
KR100697980B1 (ko) 전자부품을 내장하는 인쇄회로기판의 제조방법
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
TWI531284B (zh) 電路板及其製作方法
KR20120053921A (ko) 인쇄 회로 기판 및 그 제조 방법
KR20040051309A (ko) 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
CN110602900A (zh) 一种多层多阶hdi板制作方法及装置
KR100633855B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100440605B1 (ko) 양면구조의 연성 인쇄회로기판의 제조 방법
TWI471073B (zh) 線路基板及其製作方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR100700321B1 (ko) 미세한 표면 조도가 형성된 기판 및 그 제조 방법
KR100494339B1 (ko) 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법
KR101046255B1 (ko) 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법
KR100722604B1 (ko) 인쇄회로기판의 제조방법
JPH0936499A (ja) エポキシ系フレキシブルプリント配線基板
KR20110110664A (ko) 양면 인쇄회로기판의 제조방법
KR100648465B1 (ko) 인쇄회로기판의 미세 회로 형성 방법
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2004200392A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee