KR100696569B1 - 유기 전계 발광 패널 기판 - Google Patents

유기 전계 발광 패널 기판 Download PDF

Info

Publication number
KR100696569B1
KR100696569B1 KR1020050032064A KR20050032064A KR100696569B1 KR 100696569 B1 KR100696569 B1 KR 100696569B1 KR 1020050032064 A KR1020050032064 A KR 1020050032064A KR 20050032064 A KR20050032064 A KR 20050032064A KR 100696569 B1 KR100696569 B1 KR 100696569B1
Authority
KR
South Korea
Prior art keywords
organic electroluminescent
lines
electroluminescent panel
panel substrate
metal
Prior art date
Application number
KR1020050032064A
Other languages
English (en)
Other versions
KR20060109751A (ko
Inventor
배효대
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050032064A priority Critical patent/KR100696569B1/ko
Publication of KR20060109751A publication Critical patent/KR20060109751A/ko
Application granted granted Critical
Publication of KR100696569B1 publication Critical patent/KR100696569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 라인들의 외곽부에 절연층이 형성되고 라인 연결부들이 스크라이빙키부 또는 얼라인키부들에 연결되는 유기 전계 발광 패널 기판에 관한 것이다. 상기 유기 전계 발광 패널 기판은 복수의 유기 전계 발광 패널들 및 복수의 스크라이빙키부들을 포함한다. 상기 각 유기 전계 발광 패널들은 제 1 인듐주석산화물층들, 이에 연결되는 데이터 라인들 및 상기 데이터 라인들을 상호 연결시키는 데이터 라인 연결부를 포함한다. 상기 각 스크라이빙키부들은 도전체로 이루어진다. 여기서, 상기 스크라이빙키부들은 상기 데이터 라인 연결부들에 각기 연결되며, 상기 데이터 라인들의 외곽부에 절연층이 형성된다. 상기 유기 전계 발광 패널 기판에서, 불량 검사시 불량 검사 장치의 핀들이 라인들에 직접 접촉되지 않고 스크라이빙키부 또는 얼라인키부에 접촉되므로, 상기 라인들의 손상이 방지된다.
패널, 기판, 절연층, 불량 검사

Description

유기 전계 발광 패널 기판{ORGANIC ELECTROLUMINESCENT PANEL SUBSTRATE}
도 1a는 종래의 유기 전계 발광 패널 기판을 도시한 평면도이다.
도 1b는 도 1a의 A 부분을 확대하여 도시한 평면도이다.
도 1c는 도 1b의 Ⅰ-Ⅰ' 라인을 따라 절단한 제 1 스캔 라인들을 도시한 단면도이다.
도 2a는 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 패널 기판을 도시한 평면도이다.
도 2b는 본 발명의 바람직한 일 실시예에 따른 도 2a의 B 부분을 확대하여 도시한 평면도이다.
도 2c는 도 2b의 Ⅱ-Ⅱ' 라인을 따라 절단한 제 1 스캔 라인들을 도시한 단면도이다.
도 2d는 도 2b의 Ⅲ-Ⅲ' 라인을 따라 절단한 스크라이빙키부를 도시한 단면도이다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 도 2b의 Ⅱ-Ⅱ' 라인을 따라 절단한 라인들을 도시한 단면도이다.
본 발명은 유기 전계 발광 패널 기판에 관한 것으로, 라인들의 외곽부에 절연층이 형성되고 라인 연결부들이 스크라이빙키부 또는 얼라인키부들에 연결되는 유기 전계 발광 패널 기판에 관한 것이다.
유기 전계 발광 패널 기판은 소정 전압이 인가되는 경우 소정 이미지를 디스플레이하는 유기 전계 발광 패널들을 포함하는 기판을 의미한다.
도 1a는 종래의 유기 전계 발광 패널 기판을 도시한 평면도이고, 도 1b는 도 1a의 A 부분을 확대하여 도시한 평면도이다. 또한, 도 1c는 도 1b의 Ⅰ-Ⅰ' 라인을 따라 절단한 제 1 스캔 라인들을 도시한 단면도이다.
도 1a에 도시된 바와 같이, 유기 전계 발광 패널 기판(100)은 복수의 유기 전계 발광 패널들 및 스크라이빙키부들을 포함한다.
상기 스크라이빙키부들은 스크라이빙(scribing) 공정시 유기 전계 발광 패널들(102)을 분리시키기 위한 스크라이빙 날에 기판이 정확하게 얼라인(align)되도록 하는 기준 표시이다.
도 1b를 참조하면, 유기 전계 발광 패널(102)은 셀부(104), 데이터 라인들(106), 제 1 스캔 라인들(108), 제 2 스캔 라인들(110), 데이터 라인 연결부(112), 제 1 스캔 라인 연결부(114) 및 제 2 스캔 라인 연결부(116)를 포함한다.
셀부(104)는 제 1 인듐주석산화물층들(first Indium Tin Oxide Films, 이하 "제 1 ITO층들"이라 함)과 금속전극층들이 교차하는 발광 영역들에 형성되는 복수 의 픽셀들을 포함한다.
데이터 라인들(106)은 상기 제 1 ITO층들에 각기 연결되며, 집적회로칩(미도시)으로부터 전송되는 데이터 신호들을 상기 제 1 ITO층들에 제공한다.
제 1 스캔 라인들(108)은 상기 금속전극층들 중 일부에 각기 연결되며, 상기 집적회로칩으로부터 전송되는 제 1 스캔 신호들을 상기 일부 금속전극층들에 제공한다.
제 2 스캔 라인들(110)은 상기 금속전극층들 중 나머지에 각기 연결되며, 상기 집적회로칩으로부터 전송되는 제 2 스캔 신호들을 상기 나머지 금속전극층들에 제공한다.
데이터 라인 연결부(112)는 데이터 라인들(106)을 상호 연결한다.
제 1 스캔 라인 연결부(114)는 제 1 스캔 라인들(108)을 상호 연결한다.
제 2 스캔 라인 연결부(116)는 제 2 스캔 라인들(110)을 상호 연결한다.
이하, 유기 전계 발광 패널(102)의 불량 검사 과정, 예를 들어 점등 검사 과정을 상술하겠다.
불량 검사 장치는 제 1 핀을 데이터 라인들(106) 중 하나에 접촉시키고, 그런 후 양의 전압인 제 1 전압을 상기 접촉된 데이터 라인에 인가한다.
또한, 상기 불량 검사 장치는 제 2 핀을 제 1 스캔 라인들(108) 중 하나에 접촉시키고, 그런 후 음의 전압인 제 2 전압을 상기 접촉된 제 1 스캔 라인에 인가한다.
게다가, 상기 불량 검사 장치는 제 3 핀을 제 2 스캔 라인들(110) 중 하나에 접촉시키고, 그런 후 상기 제 2 전압을 상기 접촉된 제 2 스캔 라인에 인가한다.
이어서, 상기 인가된 전압들은 라인 연결부들(112, 114 및 116)을 통하여 상기 핀들이 접촉되지 않은 라인들에 제공된다.
그런 후, 상기 제공된 전압들이 라인들(106, 108 및 110)을 통하여 상기 제 1 ITO층들 및 상기 금속전극층들에 제공된다.
그 결과, 유기 전계 발광 패널(102)의 점등 불량 여부가 검사된다.
요컨대, 상기 불량 검사시 상기 핀들은 라인들(106, 108 및 110)의 일부에 직접적으로 접촉된다.
그러므로, 상기 핀들에 의해 라인들(106, 108 및 110)이 손상될 수 있었고, 이에 따라 파티클리 발생될 수 있었다.
그 결과, 라인들(106, 108 및 110)에 단락이 발생될 수 있었다.
도 1c를 참조하면, 종래의 유기 전계 발광 패널에서, 제 1 스캔 라인들(108)은 제 2 ITO층(120) 및 몰리브덴(Mo)으로 이루어진 금속층(122)을 포함한다.
또한, 데이터 라인들(106) 및 제 2 스캔 라인들(110)도 제 1 스캔 라인들(108)과 동일한 구조를 가진다.
이 경우, 라인들(106, 108 및 110), 구체적으로는 금속층들(122)은 외부에 직접적으로 노출되었다.
그러므로, 상기 유기 전계 발광 패널을 제조하는 공정에서 외부 물체에 의해 라인들(106, 108 및 110)이 스크래치(scratch)되고, 그래서 파티클이 발생될 수 있었다.
그 결과, 라인들(106, 108 및 110)이 단락될 수 있었다.
본 발명의 목적은 라인들의 손상을 방지할 수 있는 유기 전계 발광 패널 기판을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 패널 기판은 복수의 유기 전계 발광 패널들 및 복수의 스크라이빙키부들을 포함한다. 상기 각 유기 전계 발광 패널들은 제 1 인듐주석산화물층들, 이에 연결되는 데이터 라인들 및 상기 데이터 라인들을 상호 연결시키는 데이터 라인 연결부를 포함한다. 상기 각 스크라이빙키부들은 스크라이빙 공정시 상기 유기 전계 발광 패널들을 분리시키기 위한 스크라이빙 기준선을 제공하며, 금속층을 포함한다. 여기서, 상기 스크라이빙키부들은 도전체로 이루어진다.
본 발명에 따른 유기 전계 발광 패널 기판에서, 불량 검사시 불량 검사 장치의 핀들이 라인들에 직접 접촉되지 않고 스크라이빙키부 또는 얼라인키부에 접촉되므로, 상기 라인들의 손상을 방지할 수 있다.
또한, 본 발명에 따른 유기 전계 발광 패널은 라인들의 외곽부에 절연층이 형성되어 있으므로, 상기 라인들의 손상이 방지될 수 있다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 따른 유기 전계 발광 소자 패널 기판의 바람직한 실시예들을 자세히 설명하도록 한다.
도 2a는 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 패널 기판을 도시한 평면도이고, 도 2b는 본 발명의 바람직한 일 실시예에 따른 도 2a의 B 부분을 확대하여 평면도이다. 또한, 도 2c는 도 2b의 Ⅱ-Ⅱ' 라인을 따라 절단한 제 1 스캔 라인들을 도시한 단면도이고, 도 2d는 도 2b의 Ⅲ-Ⅲ' 라인을 따라 절단한 스크라이빙키부를 도시한 단면도이다.
도 2a에 도시된 바와 같이, 본 발명의 유기 전계 발광 패널 기판(200)은 복수의 유기 전계 발광 패널들, 스크라이빙키부들 및 얼라인키부들을 포함한다.
도 2b를 참조하면, 유기 전계 발광 패널(202)은 셀부(204), 데이터 라인들(206), 제 1 스캔 라인들(208), 제 2 스캔 라인들(210), 데이터 라인 연결부(212), 제 1 스캔 라인 연결부(214) 및 제 2 스캔 라인 연결부(216)를 포함한다.
셀부(204)는 제 1 인듐주석산화물층들(first Indium Tin Oxide Films, 이하 "제 1 ITO층들"이라 함)과 금속전극층들이 교차하는 발광 영역들에 형성되는 복수의 픽셀들을 포함한다.
상기 각 픽셀들은 기판(200) 위에 순차적으로 형성되는 제 1 ITO층, 유기물층 및 상기 금속전극층을 포함한다.
상기 유기물층은 정공수송층(Hole Transporting Layer, HTL), 발광층(Emitting Layer, ETL) 및 전자수송층(Electron Transporting Layer, ETL)을 포함한다.
데이터 라인들(206)은 상기 제 1 ITO층들에 각기 연결되며, 집적회로칩(미도시)으로부터 전송되는 데이터 신호들을 상기 제 1 ITO층들에 제공한다.
제 1 스캔 라인들(208)은 상기 금속전극층들 중 일부에 각기 연결되며, 상기 집적회로칩으로부터 전송되는 제 1 스캔 신호들을 상기 일부 금속전극층들에 제공한다.
제 2 스캔 라인들(210)은 상기 금속전극층들 중 나머지에 각기 연결되며, 상기 집적회로칩으로부터 전송되는 제 2 스캔 신호들을 상기 나머지 금속전극층들에 제공한다.
도 2c를 참조하면, 제 1 스캔 라인들(208)의 외곽부에 절연층(218)이 형성된다.
그 결과, 기판(200)의 이동 중에 제 1 스캔 라인들(208)에 스크래치(scratch)가 발생될 수 있는 경우, 절연층(218)이 제 1 스캔 라인들(208)을 보호하기 때문에 제 1 스캔 라인들(208)에는 스크래치가 발생되지 않는다.
즉, 절연층(218)이 외곽부에 형성된 제 1 스캔 라인들(208)은 스크래치로 인하여 손상되지 않고, 그래서 파티클이 발생하지 않는다.
그러므로, 제 1 스캔 라인들(208)은 단락되지 않는다.
각 제 1 스캔 라인들(208)은 기판(200) 위에 순차적으로 형성된 제 2 ITO층(230) 및 금속층(232)을 포함한다. 예를 들어, 금속층(232)은 몰리브덴(Mo)으로 이루어진다.
위에서는 제 1 스캔 라인들(208)에 대하여 상술하였지만, 데이터 라인들 및 제 2 스캔 라인들(206 및 210)도 도 2c에 도시된 바와 같은 구조를 가진다.
이하, 라인들(206, 208 및 210)의 구조를 좀 더 자세히 살펴보자.
절연층(218)은 라인들(206, 208 및 210)의 외곽부에만 형성되며, 전면에 형성되지는 않는다.
이는 본 발명의 유기 전계 발광 패널(202)과 상기 집적회로칩을 포함하는 씨오에프(Chip On Film, COF)를 본딩(bonding)시키기 위한 공간을 확보하고, 상기 집적회로칩으로부터 전송되는 데이터 신호들 및 스캔 신호들을 상기 제 1 ITO층들 및 상기 금속전극층들에 전송하기 위한 것이다.
상세하게는, 유기 전계 발광 패널(202)의 라인들(206, 208 및 210)과 상기 COF의 전극부들이 ACF 테이프를 통하여 본딩된다.
그 결과, 상기 집적회로칩으로부터 전송되는 데이터 신호들 및 스캔 신호들이 상기 전극부들과 라인들(206, 208 및 210)을 통하여 상기 제 ITO층들 및 상기 금속전극층들에 전송된다.
그러나, 절연층(218)이 상기 일부 라인들의 전면에 증착되는 경우, 상기 집적회로칩으로부터 전송되는 데이터 신호들 및 스캔 신호들이 절연층(218)에 의해 차단된다.
그 결과, 상기 데이터 신호들 및 상기 스캔 신호들이 상기 제 1 ITO층들 및 상기 금속전극층들에 전송되지 않는다.
또한, 절연층(218)이 상기 ACF 테이프에 잘 접착되지 않기 때문에, 절연층(218)과 상기 전극부들 사이의 결합력이 약하다.
그러므로, 절연층(218)은 라인들(206, 208 및 210)의 외곽부에만 형성된다.
도 2b를 다시 참조하면, 데이터 라인 연결부(212)는 데이터 라인들(206)을 상호 연결한다.
제 1 스캔 라인 연결부(214)는 제 1 스캔 라인들(208)을 상호 연결한다.
제 2 스캔 라인 연결부(216)는 제 2 스캔 라인들(210)을 상호 연결한다.
각 연결부들(212, 214 및 216)은 도전체이다.
제 1 얼라인키부(222)는 제 1 스캔 라인 연결부(214)에 연결된다.
제 2 얼라인키부(224)는 제 2 스캔 라인 연결부(216)에 연결된다.
각 얼라인키부들(222 및 224)은 얼라인키(226) 및 얼라인키(226)의 외부에 형성되는 도전층(228)을 포함한다.
도 2a를 참조하면, 스크라이빙키부들(220)은 스크라이빙(scribing) 공정시 유기 전계 발광 패널들(202)을 분리시키기 위한 스크라이빙 날에 기판이 정확하게 얼라인되도록 하는 기준 표시이다. 여기서, 상기 스크라이빙 공정은 스크라이빙키부들(220)을 기준으로 얼라인된 기판(200)을 절단하여 유기 전계 발광 패널들(202)을 각기 분리시키는 공정이다.
상세하게는, 상기 스크라이빙 공정시 라인들(206, 208 및 210)과 라인 연결부들(212, 214 및 216) 사이가 절단된다.
도 2d를 참조하면, 각 스크라이빙키부들(220)은 기판(200) 위에 순차적으로 형성되는 제 3 ITO층(240) 및 금속층(242)을 포함한다.
여기서, 제 3 ITO층(240)은 도전층으로서, 다른 도전층으로 대체될 수 있다.
이하, 유기 전계 발광 패널(202)의 불량 검사, 예를 들어 점등 검사에 대하여 상술하겠다.
불량 검출 장치는 제 1 핀을 스크라이빙키부(220)의 금속층들(242) 중 하나에 접촉시키고, 그런 후 상기 제 1 핀을 통하여 양의 전압인 제 1 전압을 상기 접촉된 금속층에 인가한다.
이 경우, 금속층들(242)이 도전체인 제 3 ITO층(240) 위에 형성되어 있기 때문에, 상기 제 1 핀을 통하여 인가된 제 1 전압은 제 3 ITO층(240)을 통하여 데이터 라인 연결부(212)로 제공된다.
그런 후, 데이터 라인 연결부(212)에 제공된 제 1 전압은 데이터 라인들(206)을 통하여 상기 제 1 ITO층들에 제공된다.
또한, 상기 불량 검사 장치의 제 2 핀 및 제 3 핀이 얼라인키부들(222 및 224)의 도전층들(228)에 각기 접촉된다.
그런 후, 음의 전압인 제 2 전압이 상기 제 2 및 3 핀들을 통하여 도전층들(228)에 인가된다.
이어서, 도전층들(228)에 인가된 제 2 전압은 스캔 라인 연결부들(214 및 216) 및 스캔 라인들(208 및 210)을 통하여 상기 금속전극층들에 제공된다.
요컨대, 상기 불량 검출 장치는 상기 전압들을 상기 제 1 ITO층들 및 금속전극층들에 인가하여 상기 픽셀들의 점등 불량 여부를 검사한다.
위에서 상술한 바와 같이, 본 발명의 유기 전계 발광 패널 기판(200)은 스크라이빙을 위한 기판 얼라인 표시를 제공하며 데이터 라인 연결부(212)와 연결되는 스크라이빙키부(220)를 포함한다.
이 경우, 유기 전계 발광 패널(202)의 불량 검사시 상기 불량 검사 장치의 소정 핀이 데이터 라인들(206)에 직접 접촉되지 않고 스크라이빙키부(220)의 금속층들(242) 중 하나에 접촉된다.
그러므로, 본 발명의 유기 전계 발광 패널 기판(200)에서는 종래의 유기 전계 발광 패널 기판과 달리 상기 불량 검사시 데이터 라인들(206)이 손상되지 않는다.
또한, 상기 불량 검사 장치의 제 2 및 3 핀들이 스캔 라인들(208 및 210)에 직접 접촉되지 않고 얼라인키부들(222 및 224)에 접촉되므로, 스캔 라인들(208 및 210)이 손상되지 않는다.
게다가, 본 발명의 라인들(206, 208 및 210)의 외곽부에 절연층(218)이 형성되어 있으므로, 라인들(206, 208 및 210)의 손상이 방지될 수 있다.
본 발명의 다른 실시예에 따른 스캔 라인들은 일방향으로만 형성될 수 있다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 도 2b의 Ⅱ-Ⅱ' 라인을 따라 절단한 라인들을 도시한 단면도이다.
도 3을 참조하면, 제 1 스캔 라인들(208)은 기판(200) 위에 순차적으로 형성된 제 2 ITO층(300) 및 다층 구조의 금속층들을 포함한다.
본 발명의 일 실시예에 따른 금속층들은 제 2 ITO층(300) 위에 순차적으로 형성된 제 1 금속층(302), 제 2 금속층(304) 및 제 3 금속층(306)을 포함한다.
이 경우, 제 1 및 3 금속층들(302 및 306)은 몰리브덴(Mo)으로 이루어질 수 있다.
또한, 제 2 금속층(304)은 상기 금속전극층들을 이루는 금속과 동일한 금속 일 수 있다. 예를 들어, 제 2 금속층(304)은 알루미늄(Al)으로 이루어진다.
제 1 금속층(302)은 제 2 ITO층(300)과 제 2 금속층(304)의 접촉에 의한 산화를 방지할 수 있다.
게다가, 3 금속층(306)은 제 2 금속층(304)의 산화를 방지할 수 있다.
상세하게는, 상기 패널을 제조하는 공정에서 제 2 금속층(304)에 수분 등이 침투할 가능성이 있다.
이 경우, 제 3 금속층들(306)은 제 2 금속층(304)의 상부에 위치하여 제 2 금속층(304)에 침투할 수 있는 수분 등을 차단한다.
그 결과, 제 2 금속층(304)은 산화되지 않는다.
또한, 제 1 스캔 라인들(208)의 외곽부에는 절연층(218)이 형성된다.
본 발명의 일 실시예에 따른 데이터 라인들(206) 또는 제 2 스캔 라인들(210)은 도 3에 도시된 바와 같이 다층 구조의 금속층을 포함할 수 있다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 유기 전계 발광 패널 기판에서, 불량 검사시 불량 검사 장치의 핀들이 라인들에 직접 접촉되지 않고 스크라이빙키 부 또는 얼라인키부에 접촉되므로, 상기 라인들의 손상이 방지될 수 있는 장점이 있다.
또한, 본 발명에 따른 유기 전계 발광 패널은 라인들의 외곽부에 절연층이 형성되어 있으므로, 상기 라인들의 손상이 방지되어 상기 라인들 사이에 단락이 발생되지 않는 장점이 있다.

Claims (13)

  1. 제 1 인듐주석산화물층들, 이에 연결되는 데이터 라인들 및 상기 데이터 라인들을 상호 연결시키는 데이터 라인 연결부를 각기 포함하는 복수의 유기 전계 발광 패널들; 및
    각기 도전체로 이루어진 복수의 스크라이빙키부들을 포함하되,
    상기 스크라이빙키부들은 상기 데이터 라인 연결부들에 각기 연결되며, 상기 데이터 라인들의 외곽부에 절연층이 형성되는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  2. 제 1 항에 있어서, 상기 각 스크라이빙키부는,
    제 2 인듐주석산화물층; 및
    상기 제 2 인듐주석산화물층 위에 형성된 금속층을 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  3. 제 1 항에 있어서, 상기 각 유기 전계 발광 패널들은,
    상기 제 1 인듐주석산화물층들과 교차하는 금속전극층들;
    상기 금속전극층들에 연결되는 스캔 라인들; 및
    상기 스캔 라인들을 상호 연결시키는 스캔 라인 연결부를 더 포함하며,
    상기 유기 전계 발광 패널 기판은 각기 상기 스캔 라인 연결부와 연결되며, 상기 유기 전계 발광 패널의 얼라인을 제어하는 얼라인키부들을 더 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  4. 제 3 항에 있어서, 상기 각 스캔 라인들의 외곽부에 절연층이 형성되어 있는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  5. 제 3 항에 있어서, 상기 얼라인키부는 도전층을 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  6. 제 3 항에 있어서, 상기 각 라인들은 기판 위에 순차적으로 형성된 제 2 인듐주석산화물층 및 금속층을 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  7. 제 6 항에 있어서, 상기 금속층은 몰리브덴으로 이루어지는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  8. 제 3 항에 있어서, 상기 각 라인들은 다층 구조의 금속층들을 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  9. 제 3 항에서, 상기 각 라인들은 기판 위에 순차적으로 형성된 제 2 인듐주석 산화물층, 제 1 금속층, 제 2 금속층 및 제 3 금속층을 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  10. 제 9 항에 있어서, 상기 제 1 및 3 금속층들은 몰리브덴(Mo)으로 이루어지고, 상기 제 2 금속층은 상기 금속전극층들을 이루는 금속과 동일한 금속으로 이루어지는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  11. 제 10 항에 있어서, 상기 제 2 금속층은 알루미늄(Al)으로 이루어지는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  12. 제 1 항에 있어서, 상기 각 유기 전계 발광 패널들은,
    상기 제 1 인듐주석산화물층들과 교차하는 금속전극층들;
    상기 금속전극층들 중 일부에 연결되는 제 1 스캔 라인들;
    상기 금속전극층들 중 나머지에 연결되는 제 2 스캔 라인들;
    상기 제 1 스캔 라인들을 상호 연결시키는 제 1 스캔 라인 연결부; 및
    상기 제 2 스캔 라인들을 상호 연결시키는 제 2 스캔 라인 연결부를 더 포함하며,
    상기 유기 전계 발광 패널 기판은,
    상기 제 1 스캔 라인 연결부와 연결되며, 상기 유기 전계 발광 패널의 얼라인을 제어하는 제 1 얼라인키부; 및
    상기 제 2 스캔 라인 연결부와 연결되며, 상기 유기 전계 발광 패널의 얼라인을 제어하는 제 2 얼라인키부를 더 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
  13. 제 12 항에 있어서, 상기 각 얼라인키부들은 도전층을 포함하는 것을 특징으로 하는 유기 전계 발광 패널 기판.
KR1020050032064A 2005-04-18 2005-04-18 유기 전계 발광 패널 기판 KR100696569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050032064A KR100696569B1 (ko) 2005-04-18 2005-04-18 유기 전계 발광 패널 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032064A KR100696569B1 (ko) 2005-04-18 2005-04-18 유기 전계 발광 패널 기판

Publications (2)

Publication Number Publication Date
KR20060109751A KR20060109751A (ko) 2006-10-23
KR100696569B1 true KR100696569B1 (ko) 2007-03-20

Family

ID=37615934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032064A KR100696569B1 (ko) 2005-04-18 2005-04-18 유기 전계 발광 패널 기판

Country Status (1)

Country Link
KR (1) KR100696569B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08304846A (ja) * 1995-05-10 1996-11-22 Casio Comput Co Ltd 液晶表示素子の検査装置
KR20040085940A (ko) * 2003-04-02 2004-10-08 엘지.필립스 엘시디 주식회사 얼라인 마크를 포함하는 스위칭 소자 어레이 기판
KR20050107112A (ko) * 2004-05-07 2005-11-11 엘지전자 주식회사 모 기판 및 이를 이용한 유기 전계발광표시소자의 제조방법
KR20060029086A (ko) * 2004-09-30 2006-04-04 엘지전자 주식회사 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08304846A (ja) * 1995-05-10 1996-11-22 Casio Comput Co Ltd 液晶表示素子の検査装置
KR20040085940A (ko) * 2003-04-02 2004-10-08 엘지.필립스 엘시디 주식회사 얼라인 마크를 포함하는 스위칭 소자 어레이 기판
KR20050107112A (ko) * 2004-05-07 2005-11-11 엘지전자 주식회사 모 기판 및 이를 이용한 유기 전계발광표시소자의 제조방법
KR20060029086A (ko) * 2004-09-30 2006-04-04 엘지전자 주식회사 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040085940 *

Also Published As

Publication number Publication date
KR20060109751A (ko) 2006-10-23

Similar Documents

Publication Publication Date Title
US10636997B2 (en) Display panel and display device
EP3654322A1 (en) Display device and inspecting method thereof
KR102066087B1 (ko) 플렉서블 표시장치 및 그의 제조방법
US7507592B2 (en) Bonding pad structure for a display device and fabrication method thereof
JP3645184B2 (ja) 液晶表示装置及びその欠陥修正方法
KR100632662B1 (ko) 유기 전계 발광 패널
CN100555604C (zh) 显示设备模块和制造该模块的方法
US20070252940A1 (en) Display device module
US20230369352A1 (en) Display substrate and method for manufacturing the same, display device
KR100696569B1 (ko) 유기 전계 발광 패널 기판
CN112885245A (zh) 显示装置及其制造方法
JP5136734B2 (ja) 有機電界発光素子及びその製造方法
KR100696574B1 (ko) 유기 전계 발광 패널 기판
KR102463349B1 (ko) 표시장치
KR20180076744A (ko) 어레이 기판 및 이를 포함하는 표시장치
KR100609776B1 (ko) 씨오지형 유기 전계 발광 셀
KR100583060B1 (ko) 씨오지형 유기 전계 발광 셀 및 이를 제조하는 방법
KR100665925B1 (ko) 씨오지형 유기 전계 발광 셀
US7564068B2 (en) COG-typed organic electroluminescent cell
KR100682757B1 (ko) 유기 전계 발광 소자 및 이를 포함하는 유기 전계 발광소자 기판
KR100665924B1 (ko) 씨오지형 유기 전계 발광 셀
KR100609778B1 (ko) 유기 전계 발광 기판
KR100612120B1 (ko) 유기 전계 발광 소자 및 이를 제조하는 방법
KR100665927B1 (ko) 씨오지형 유기 전계 발광 셀
CN116897613A (zh) 触控显示面板、触控显示装置、触控显示母板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 14