KR100691625B1 - Ⅲ족 질화물계 반도체의 에칭방법 - Google Patents

Ⅲ족 질화물계 반도체의 에칭방법 Download PDF

Info

Publication number
KR100691625B1
KR100691625B1 KR1020060017458A KR20060017458A KR100691625B1 KR 100691625 B1 KR100691625 B1 KR 100691625B1 KR 1020060017458 A KR1020060017458 A KR 1020060017458A KR 20060017458 A KR20060017458 A KR 20060017458A KR 100691625 B1 KR100691625 B1 KR 100691625B1
Authority
KR
South Korea
Prior art keywords
etching
group iii
temperature
iii nitride
etching solution
Prior art date
Application number
KR1020060017458A
Other languages
English (en)
Inventor
양종인
김철규
김태형
이수민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060017458A priority Critical patent/KR100691625B1/ko
Application granted granted Critical
Publication of KR100691625B1 publication Critical patent/KR100691625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

Ⅲ족 질화물계 반도체의 멜트 백 에칭(Melt-back etching)방법이 제공된다. 본 발명의 에칭방법은, Ⅲ족 질화물계 반도체의 표면을 상기 반도체의 Ⅲ족 구성원소와 동일한 Ⅲ족 원소를 포함하는 에칭용액에 접촉하는 단계와; 상기 접촉한 상태에서 상기 에칭용액의 온도를 증가시키면서 상기 반도체를 에칭하는 단계와; 상기 에칭용액을 상기 반도체의 표면에서 분리하는 단계를 포함한다. 본 발명에 따르면, Ⅲ족 질화물계 반도체와 에칭액을 접촉하는 반응공정에서 에칭시간의 경과에 따라 에칭액의 온도를 증가시킴으로써 에칭율과 반도체 표면상태를 향상시킬 수 있다.
멜트 백 에칭, Ⅲ족 질화물계 반도체

Description

Ⅲ족 질화물계 반도체의 에칭방법{METHOD FOR ETCHING GROUP III NITRIDE SEMICONDUCOTR}
도 1a는 종래의 Ⅲ족 질화물계 반도체 에칭방법에 따른 에칭온도-시간 프로파일을 나타내는 그래프이다.
도 1b는 본 발명의 일 실시형태에 따른 에칭온도-시간 프로파일을 나타내는 그래프이다.
도 2는 멜트 백 에칭공정에서 Ⅲ족 질화물계 반도체의 에칭과정을 설명하는 개략도이다.
도 3은 본 발명에 따른 에칭방법에 적용될 수 있는 수평형 에칭장치의 개략도이다.
도 4는 본 발명에 따른 에칭방법에 적용될 수 있는 수직형 에칭장치의 개략도이다.
<도면의 주요부분에 대한 부호의 설명>
1, 60: 에칭용액 3, 52: GaN 기판
10: 에칭용액 저장부 20: 기판수납부
30: 폐액저장부
40, 50: 반응로
솔리드 스테이트 일레트로닉스(Solid-State Electronics) Vol.41, No.2, pp.295-298
본 발명은 Ⅲ족 질화물계 반도체의 멜트 백 에칭(Melt-back etching)방법에 관한 것이다. 보다 상세하게는, Ⅲ족 질화물계 반도체와 에칭용액을 접촉하는 반응공정에서 에칭액의 온도를 가변시킴으로써 질화물의 확산속도 증가와 대류현상에 의해 에칭율을 개선하고 에칭된 면의 표면상태를 향상시킬 수 있는 에칭방법에 관한 것이다.
질화갈륨(GaN) 등의 Ⅲ족 질화물계 반도체는 녹색이나, 청색, 자외광을 발광하는 반도체 소자의 재료로서 주목 받고 있다. 청색 레이저 다이오드(LD)는 고밀도 광디스크나 디스플레이에 응용되고 또한, 청색 발광 다이오드(LED)는 디스플레이나 조명 등에 응용되고 있다.
LD나 LED용의 Ⅲ족 질화물계 반도체 기판은 기상증착법(Vapor Deposition) 등에 의해 제조되는데, 결정성장 직후의 Ⅲ족 질화물계 반도체 기판의 표면에는 피트나 요철 등의 표면결함이 발생하고 있다. 따라서, Ⅲ족 질화물계 반도체 기판을 이용하여 반도체 소자를 제조하는 경우에는 에피택시 성장전에 미리 에칭 등으로 그 기판의 표면을 처리할 필요가 있다.
그러나, Ⅲ족 질화물계 반도체는 화학적으로나 열적으로 매우 안정되어 표면가공 및 에칭이 어려운 형편이다. Ⅲ족 질화물계 반도체의 에칭방법으로는 습식방법과 건식방법이 있다. 습식에칭은 KOH나 H3PO4등을 이용하는 것으로, 결함이 있는 부분이 우선적으로 에칭되는 특성으로 인하여 표면 평탄성이 좋지 않다. 건식에칭은 ICP-RIE, CAIBE 등과 같은 방법이 있는데, 플라즈마 충돌에 의한 표면 손상이 크다는 문제점이 있다.
한편, Y. Kaneko 등은 고온에서 GaN 기판을 액상 Ga과 접촉시키므로써 GaN를 에칭할 수 있다고 보고한 바 있다[Y. Kaneko 등, Melt-back etching of GaN, Solid-State Electronics Vol.41, No.2, pp.295-298, 1997]. 이 방법은 액상에피택셜성장법(Liquid phase epitaxy : LPE)을 역이용하는 에칭방법으로서 GaN를 불포화된 Ga용액과 접촉시켜 GaN를 에칭하는 방법이다. 이러한 에칭방법을 멜트 백 에칭(Melt-back etching)이라고 한다.
상기 보고에 따른 멜트 백 에칭은 도 1a에 나타난 바와 같이, 액상 Ga을 일정한 온도(T1)로 상승시킨 후에 일정 시간 동안(S1~S2) 유지한 다음, 일정 온도(T1)에서 GaN 기판의 상면을 액상 Ga과 일정시간(S2~S3) 접촉시켜 GaN를 에칭하고 있다. 그러나, 이 방법은 에칭율이 매우 낮다. 또한, 장시간 온도를 일정하게 유지하기 위해서는 반응으로의 온도 안정성이 매우 중요하나, 실제적으로는 반응로의 온도 불균일로 인하여 좋은 표면품질을 이룰 수 없다는 문제점을 가지고 있다. 　　
본 발명은 멜트 백 에칭방법의 문제를 해결하기 위한 것으로, 에칭율을 높일 수 있으면서 에칭된 면의 표면 평탄도를 더욱 개선할 수 있는 Ⅲ족 질화물계 반도체의 에칭방법을 제공하는데, 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 에칭방법은,
Ⅲ족 질화물계 반도체의 표면을 상기 반도체의 Ⅲ족 구성원소와 동일한 Ⅲ족 원소를 포함하는 에칭용액에 접촉하는 단계와;
상기 접촉 상태에서 상기 에칭용액의 온도를 증가시키면서 상기 반도체를 에칭하는 단계와;
상기 에칭용액을 상기 반도체의 표면에서 분리하는 단계를 포함하는 것이다.
본 발명에서 상기 에칭용액의 분리단계는 상기 Ⅲ족 질화물계 반도체의 에칭할 표면을 에칭용액의 흐름방향과 0°(평행)~80°의 각을 갖도록 배치하고, 에칭용액을 상기 Ⅲ족 질화물계 반도체의 하부로 배출하는 것이다. 가장 바람직하게는 상기 Ⅲ족 질화물계 반도체의 에칭할 표면을 에칭용액의 흐름방향과 평행하게 하는 것이다.
상기 에칭 단계는 불활성가스 분위기에서 실시되고, 상기 에칭 용액을 접촉하는 단계 전과 상기 에칭용액을 분리하는 단계 후에 상기 Ⅲ족 질화물계 반도체는 N2 또는 NH3가스 분위기에 있는 것이 바람직하다. 특히, 상기 에칭 단계는 H2 분위기에서 실시되는 것이 바람직하다. H2 분위기에서 상기 에칭 단계를 실시함으로써, 상기 에칭용액으로부터 N이 쉽게 빠져나올 수 있다. 또한, 에칭 단계 전 또는 후에 상기 Ⅲ족 질화물계 반도체를 N2 또는 NH3가스 분위기에 놓아둠으로써, 상기 Ⅲ족 질화물계 반도체 표면에서의 원하지 않는 Ⅲ족 질화물의 분해(decomposition)을 효과적으로 방지할 수 있다.
상기 에칭 단계에서 에칭용액 온도의 증가 방법에 대해서는 다양한 설계가 가능한데, 그 예로는 온도를 일정한 기울기(온도변화/시간변화)로 증가시킬 수 있다. 또는, 일정속도로 온도를 증가하면서 일정온도에서 일정시간 유지하는 과정을 적어도 1회 이상 반복하는 계단식 형태로 온도를 증가시킬 수도 있다. 또한, 승온 중간에 일시적으로 온도를 낮추다가 다시 증가시키는 방법도 적용 가능하다.
본 발명에서 상기 반도체의 일단에 접촉하는 용액과 타단에 접촉하는 용액에 온도구배를 주어 대류현상을 유도하여 에칭율을 더욱 놓일 수 있다.
본 발명에서 상기 Ⅲ족 질화물계 반도체는 GaN, AlN, InN, GaInN, AlGaN 및 AlGaInN로 이루어진 그룹에서 선택된 반도체일 수 있다. 또한, 상기 에칭용액 내에 포함된 상기 Ⅲ족 원소는 Ga, Al, In의 그룹에서 선택되는 적어도 1종이상이다.
본 발명의 일 실시형태에 따르면, 상기 Ⅲ족 질화물계 반도체는 GaN 반도체일 수 있다. 예컨대, 상기 에칭방법은 GaN 기판을 에칭하는 데에 적용될 수 있다. 이 경우, 상기 반도체와 접촉하는 에칭용액의 온도는 750-1200℃ 범위내가 바람직하다. 더 바람직하게는, 상기 반도체와 접촉하는 에칭용액의 온도는 900-1050℃ 범위내에 있다.
이하, 본 발명을 상세히 설명한다.
멜트 백 에칭은 Ⅲ족 질화물계 반도체의 표면을 상기 반도체의 Ⅲ족 구성원소와 동일한 Ⅲ족 원소가 포함되는 에칭용액으로 에칭하는 것이다. Ⅲ족 질화물로는 GaN, AlN, InN, GaInN, AlGaN, AlGaInN 등이 있다. 본 발명에 따른 III족 액상용액은 Ga, Al, In 등과 같은 III족 단일 원소로 이루어지거나, GaIn, GaAl, GaAs, AlGaIn 등과 같이 Ⅲ족 원소에 다른 원소가 포함된 액상용액일 수 있다. 특히 Ⅲ족 질화물계 반도체의 에칭율을 용이하게 조절하기 위해서는 후자처럼 Ⅲ족 원소에 다른 원소를 첨가한 혼합용액을 사용하면 유리하다.
이러한 Ⅲ족 질화물계 반도체의 멜트 백 에칭방법에 있어서 실제 에칭 단계 에서 에칭용액의 온도를 증가시킴으로써 질소의 확산속도 증가와 대류현상에 의해 에칭율을 개선하는데, 본 발명의 특징이 있다.
도 2에는 GaN 기판을 예로 하여 멜트 백 에칭 과정이 도시되어 있다. 이하에서는 설명의 편의를 위해 Ⅲ족 질화물계 반도체는 GaN기판을 예로 들고, 에칭용액은 Ga 용액을 예로 들어 설명하고자 한다.
GaN기판이 액상 Ga의 에칭액과 접촉하게 되면 다음과 같은 단계로 반응이 일어나면서 에칭된다.
* 첫번째 단계(P1) : 액상 Ga과 접촉하고 있는 GaN 기판 표면으로부터 Ga과 N이 분해된다. 　
* 두번째 단계(P2) : 분해된 N이 액상 Ga 표면으로 이동한다.
* 세번째 단계(P3) : N이 액상 Ga 밖으로 빠져 나간다.
첫번째 단계의 반응 즉, GaN 기판과 액상 Ga이 접촉한 상태에서는 액상 Ga의 촉매 역할로 인하여 720℃부터 GaN가 분해되는 것으로 알려져 있다. [A. Pisch, R. Schmid-Fetzer, J. Crystal Growth 187 (1998) 329]
본 발명에서는 이러한 멜트 백 에칭시에 기판과 접촉하는 에칭용액의 온도를 가변(특히, 승온)하는 것이 중요하다.
종래의 멜트 백 에칭에서는 에칭용액을 기판으로부터 분리시킬 때까지 에칭용액의 온도를 일정하게 유지하는 것이다(도 1a). 이와 같이, 에칭용액의 온도를 일정하게 유지시키면서 GaN 기판을 에칭하게 되면, 액상 Ga이 N에 의해 쉽게 포화되어, GaN의 에칭율이 낮아지거나 더 이상 에칭이 진행되지 않는다. 이러한 이유는 GaN이 분해되면서 나오는 N이 액상 Ga 밖으로 쉽게 빠져나가지 못하기 때문이다. 에칭 온도가 일정할 경우, 액상 Ga속에서 N의 움직임은 N의 농도차에 의한 확산에만 의존하게 된다. 그러나, 이러한 농도차에 의한 확산은 일정시간이 경과하면 감소하게 되어 결국 GaN의 에칭율이 떨어지거나 더 이상 에칭이 진행되지 않게 된다. 　　　　
본 발명에서는 실제 에칭 단계에서 에칭용액의 온도를 증가시켜 에칭율을 높이도록 하는 것이다. 액상 Ga과 GaN기판을 접촉시킨후 에칭용액의 온도를 올리게 되면 액상 Ga속에서 N의 농도차에 의한 확산이 증가하게 된다. 이는 확산속도가 온도에 따라 증가하기 때문이다. 또한, 에칭용액내의 온도가 계속해서 변하기 때문에 액상 Ga속에서 자연 대류현상이 발생하게 되며, 이는 GaN로부터 분해되어 생성된 N이 액상 Ga 밖으로 빠져 나오는데 중요한 역할을 한다. 더불어 온도를 증가시키면서 GaN를 에칭하는 경우 GaN의 분해가 증가하기 때문에 에칭율 또한 증가하게 된다. 이와 같이, 본 발명에 따라 에칭용액의 온도를 증가시키게 되면 액상 Ga속에서 N의 확산속도 증가 및 대류현상으로 인하여 액상 Ga이 포화되지 않게 된다. 따라서 GaN의 에칭율은 더욱 더 증가하게 된다. 　　
본 발명에 따라 에칭용액의 온도증가 방법은 다양하게 설계되거나 변형될 수 있다. 즉, 에칭용액의 온도를 도 1b와 같이 일정한 기울기(온도변화/시간변화)로 증가시킬 수도 있다. 도 1b는 에칭용액의 온도가 T1의 온도에 도달하면 S1~S2의 시간 동안(온도 안정화 구간) 반응로 내의 온도를 안정화시킨 다음에 S2의 시점부터 에칭용액을 기판과 접촉시킨 상태에서 에칭을 행하고 S3의 시점에서 에칭용액을 기판으로부터 분리시킨다. 또는 일정속도로 에칭용액의 온도를 증가시키다가 일정시간동안 일정온도를 유지하는 과정을 적어도 1회이상 반복하는 계단식 형태로 에칭용액의 온도를 증가시킬 수 있다. 이러한 계단식 온도증가 방법은 에칭율의 조절을 위해 유용하다. 또는 에칭용액의 온도를 증가시키는 과정에서 에칭용액의 온도를 일시적으로 낮춘 후 다시 온도를 증가시키는 방법도 채용할 수 있다.
에칭용액의 온도를 가변하게 되면 자연적으로 에칭용액에서 대류현상이 발생하게 된다. 적극적으로 이러한 대류현상을 유도하는 것도 바람직하다. 기판의 일단에 접촉하는 용액과 타단에 접촉하는 용액에 온도구배를 주게 되면 대류현상이 더욱 활발해진다.
에칭 단계는 불활성가스 분위기에서 행하는 것이 바람직하다. 불활성 가스로는 H2, N2, NH3, Ar, He 등이 있다. 특히 가장 바람직하게는 상기 에칭 단계는 H2 분위기에서 실시하는 것이 좋다. 에칭 중에 H2는 질소가 에칭용액으로부터 보다 더 쉽 게 빠져나오게 한다. 따라서, 질소(N)의 확산을 촉진시키고 에칭용액의 질소 포화를 억제한다. 이에 따라 에칭율이 더 개선된다.
바람직하게는, 에칭용액을 기판과 접촉할 때는 N2, NH3을 제외한 다른 불활성 가스분위기(특히, H2)에서 실시한다. 그러나, GaN 기판과 에칭용액이 분리되어 있는 동안(즉, 분리 상태에서의 에칭용액의 승온 과정(~S1)과 분리된 후의 온도를 낮추는 과정(S3~))에는 GaN 기판을 N2 또는 NH3 분위기에 두는 것이 바람직하다. 따라서, 에칭용액과 GaN 기판이 접촉하는 동안에는 반응로를 H2 분위기에 있게 하다가, 에칭용액을 GaN 기판과 분리하기 직전에 N2, NH3로 치환하는 것이 바람직하다. 이는 에칭용액 분리후에 더 이상의 GaN 분해를 억제시키기 위해서이다.
에칭이 완료되면, 에칭용액과 기판을 신속히 분리하는 것이 바람직하다. 이는 에칭용액과 GaN기판의 접합면에서 더 이상의 반응이 일어나는 것을 방지하기 위한 것이다. 기판의 온도를 낮추는 동안, 에칭용액과 기판의 접합면에서 원하지 않는 반응에 의해 기판 표면형상이 나빠질 가능성이 있다.
에칭용액과 기판의 분리단계에서는 기판의 표면에 에칭용액이 잔존하지 않도록 하는 것이 좋다. 기판표면에 액상의 에칭액이 잔존한 상태에서 온도를 내리게 되면 Ⅲ족 원소가 포함된 에칭액과 기판의 사이에 원하지 않는 반응으로 인하여 기 판표면의 결정상이 변하거나 표면형상이 좋지 않게 된다. 이를 위해 에칭용액의 흐름방향과 기판의 길이방향이 0°(평행)~80°의 각을 갖도록 배치하고, 에칭용액을 기판의 하부로 배출하는 것이다. 물론, 0°로서 평행하게 하면 에칭용액의 잔존을 거의 방지할 수 있다. 상기 각이 80°를 초과하면 에칭용액의 제거가 충분하지 않을 수 있다.
GaN기판의 에칭을 위한 Ga에칭용액의 온도는 720℃이상, 보다 바람직하게는 750-1200℃의 범위 내이다. Ga 에칭용액에서 GaN는 720℃에서 분해된다고 알려져 있으나, 에칭율 측면을 고려할 때 750℃이상이 바람직하다. 또한, 에칭용액의 온도가 1200℃초과의 경우에는 GaN 기판의 표면형상이 좋지 않다. 더 바람직하게는, 상기 GaN 기판 에칭 단계에서의 Ga 용액의 온도는 900-1050℃ 범위 내이다.
본 발명에 따른 멜트 백 에칭은 도 3 또는 도 4와 같은 에칭장치에서 실행될 수 있다. 도 3은 수평형 에칭장치이고, 도 4는 수직형 에칭장치이다.
도 3의 수평형 에칭장치를 참조하면, 반응로(50) 내에서, Ga 에칭용액(60)과 GaN 기판(52)을 접촉시킨 상태에서 에칭을 실시하게 된다. 에칭을 중단(또는 종료)하기 위해, GaN 기판(52)이 배치된 슬라이더(51)를 B방향으로 이동함으로써 GaN 기판(52)과 에칭용액(60)을 분리시킬 수 있다. 그 후, GaN 기판(52)이 반응로(53)의 저온부로 이동하게 된다. 그런데, GaN 기판(52)을 에칭액(60)과 분리한 후에도 GaN 기판(52)의 표면에는 에칭액(60)이 잔존할 가능성이 있다. 기판(52) 표면에 액상의 에칭액이 잔존한 상태에서 온도를 내리게 되면 Ⅲ족 원소(Ga)가 포함된 에칭액과 GaN 기판(52)의 사이에 원하지 않는 반응으로 인하여 기판표면의 결정상이 변하거나 표면형상이 좋지 않게 된다. 즉, 기판의 표면형상을 좋게 하기 위해서는 에칭후에 기판으로부터 에칭용액을 완전히 분리하는 것이 중요하다. 도 3에서 미설명 부호 70은 히터이고, 54는 에칭용액 저장부이다.
도 4의 수직형 에칭장치에서는 기판표면에 에칭액이 잔존할 가능성이 적다. 도 4의 에칭장치는, 반응로(40)와 이 반응로(40)내에 에칭용액저장부(10), 기판수납부(20), 폐액저장부(30)으로 구성된다.
반응로(40)는 일측에 가스 주입구가 형성되고 타측에는 가스 배출구가 형성되며, 가열부재(41)를 구비한다. 가열부재(41)로는 여러 가지 가열수단(히터 등) 등이 채용될 수 있다. 에칭용액 저장부(10)은 상기 반응로(40)내측의 상부에 배치되고, 에칭용액(1)을 저장하도록 구성된다. 기판수납부(20)은 반도체 기판(3)이 수납되고, 상기 반응로(40)내에서 에칭용액저장부(10)의 하부에 배치되도록 구성된다. 폐액저장부(30)는 상기 기판수납부(20)의 하부에 배치된다.
상기 수직형 에칭장치에서 에칭용액 저장부(10)의 하부면에는 에칭용액배출구가 형성되며, 폐액저장부(30)의 상부면에는 에칭용액유입구가 형성된다. 기판수 납부(20)의 회전에 의해 기판수납부(20)의 상부면의 유입구가 에칭용액 저장부의 배출구와 일치하게 되면 에칭용액(1)이 기판수납부(20)로 유입된다. 또한, 기판수납부(20)의 회전에 의해 기판수납부의 하부면의 배출구가 폐액저장부(30)의 유입구가 일치하게 되면 에칭용액이 폐액저장부(30)로 유입된다. 도 4(c)에서 기판수납부(20)의 에칭용액 유입구와 배출구는 도시되어 있다.
도 4의 수직형 에칭장치을 이용한 에칭방법을 구체적으로 설명하고자 한다.
먼저, 도4(a)와 같이 GaN 기판(3)을 기판수납부(20)에 장착하고, 액상 Ga(10)을 용액저장부(10)에 주입한다. 액상 Ga(10)은 약 20℃이하에서는 고체상태이므로 고상의 Ga을 이용할 수도 있다. 고상의 Ga은 승온과정에서 액상으로 변하게 된다. 이 승온과정에서는 반응로 내 가스 분위기를 N2 또는 NH3 분위기로 만드는 것이 바람직하다. 이는 에칭 단계 전에 기판 표면에서 GaN가 분해되는 것을 억제하기 위함이다. 반응기 내부의 온도를 승온시킨 후 반응기 내부의 온도를 안정화시키기 위해서 일정 시간 동안 유지한다.
이어 도 4(b)와 같이, 용액저장부(10)의 액상 Ga(1)을 기판수납부(20)로 보내어 GaN 기판(30)과 접촉시킨다. 이어 액상Ga의 온도를 증가시키면서 에칭을 진행한다. 예를 들어, 반응기 내부의 온도를 일정 기울기로 승온하면서 GaN 기판(3)을 에칭할 수 있다. 이 때 GaN 기판의 에칭은 N2 또는 NH3 를 제외한 불활성 가스(특히 수소) 분위기에서 실시하는 것이 바람직하다. 따라서, 에칭 직전에 미리 반응로의 가스 분위기를 H2 가스로 치환시켜준다.
액상 Ga속에서 N의 확산속도는 에칭온도 범위내에서 온도가 증가할수록 N의 확산속도 또한 증가하게 된다. 액상 Ga과 직면하고 있는 GaN 표면으로부터 분해된 N이 액상 Ga 밖으로 빠져나가면 액상 Ga 밖으로 나온 N은 반응관 내부에 흐르는 가스에 따라 여러 가지 형태로 반응관 밖으로 빠져나가게 된다.
이어 도 4(c)와 같이, 에칭이 완료되면 반응기 내부를 N2나 NH3등의 분위기가스로 치환한 다음, 기판수납부(20)의 액상Ga(1)을 폐액저장부(30)로 보낸다. 에칭이 종료되면(또는 에칭 종료 직전에) 다시 반응로를 N2 또는 NH3 가스 분위기로 치환시켜준다. 이는 에칭 종료 후에 GaN 기판 표면에서의 GaN 분해를 방지하기 위해서이다.
본 발명에 따르면, GaN 기판의 표면형상이 종래의 멜트 백 에칭에 의해 얻어지는 GaN기판에 비해 개선된다.　 종래 기술에 의한 GaN의 에칭율은 900℃에서 0.1um/h 정도로 매우 낮기 때문에 수 um를 에칭하기 위해서는 장시간 동안 온도를 일정하게 유지시켜야만 한다. 그러나 히터에 의해 가열되며, 반응관 내부로 가스가 흐르는 장비의 특성상 장시간 동안 반응관 내부의 온도를 일정하게 유지시키기는 어렵다. 즉, 에칭이 이루어지는 동안 반응관 내부의 원하지 않는 온도 변화에 의해, 액상 Ga과 GaN 접합면에서 불규칙한 반응이 발생하게 되며, 결국 GaN 표면형상이 나빠지게 된다. 또한 이러한 온도 불안정성은 GaN 에칭 균일도를 떨어뜨리게 만들기도 한다. 이러한 GaN 표면형상 및 에칭 균일도는 에칭율을 높이기 위해서 에칭 온도를 증가시킬 경우, 더욱더 나빠지게 된다.
본 발명에 따른 에칭방법에서는 온도를 가변하면서 에칭을 하기 때문에 GaN의 분해 및 N의 확산이 계속해서 진행된다. 즉, GaN 분해, N의 확산 및 N의 배출 과정이 계속해서 원활하게 진행되기 때문에, 임의의 온도 변화가 발생하여도 액상 Ga과 GaN 접합면에서의 불규칙한 반응이 종래 기술에 비해 거의 일어나지 않게 된다. 따라서 종래기술보다 표면품질이 우수한 GaN 표면을 얻을수 있다.　　
본 발명에 따르면, 멜트 백 에칭공정에서 에칭용액 밖으로 N의 배출이 원활히 진행되기 때문에 에칭율이 높다. 또한, 에칭용액의 온도 증가에 의해 접합면에서의 불규칙한 반응이 억제되어 표면형상이 나빠지는 것을 방지할 수 있다. 또한, 에칭용액의 온도 기울기의 조절에 의해 에칭율의 조절이 용이해지고, 에칭 시작온도와 종료온도를 조절하는 것에 의해 에칭두께도 조절할 수 있다. 또한, 에칭용액 온도의 가변에 의해 기판으로부터 N의 분해, N의 확산, N의 배출 과정이 계속해서 진행되기 때문에 에칭공정이 주변 온도의 불규칙한 변화, 가스량 변화, 가스 흐름의 변화에 민감하지 않게 된다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다.
[실시예]
도 4의 수직형 에칭장치를 이용하여 에칭을 하였다. III족 질화물계 반도체로서 2인치 GaN 기판을 사용하였으며, 에칭 용액으로는 7N Ga(Ga의 순도 99.99999%)을 사용하였다.
GaN 기판과 Ga을 장착한 후, 　반응기 내부를 10-6　torr로 만들고, 이후 반응기 내부를 H2로 치환하였다. 이때 H2의 양은 1l/min로서 반응기 내부의 압력은 약 1기압 정도이다. 이어서, 반응기 내부의 온도를 에칭 초기온도인 920℃까지 승온시킨 후, 반응기 내부의 온도를 안정화시키기 위해서 1시간동안 온도를 유지하였다. 1시간동안 반응기 내부의 온도를 유지시킨 후, 도4b와 같이 용액저장부재에 있던 액상 Ga을 GaN 기판과 접촉시켰다. 동시에 반응기 내부의 온도를 0.5℃/min로 승온시키면서 950℃까지 1시간 동안 GaN 에칭을 진행하였다. GaN 에칭이 완료된 후, 반응기 내부를 N2로 치환하였으며, 동시에 도6과 같이 액상 Ga을 폐액저장부재로 이동시켰다. 이때, 반응기 내부를 N2로 치환하는 이유는 N2의 증기압을 높여, 더이상의 GaN 분해를 억제시키기 위해서이다. 한편 액상 Ga을 GaN 기판과 분리시키는 이유는 액상 Ga과 GaN 접합면에서 더이상의 반응이 일어나는 것을 방지하기 위해서이며, 이는 온도를 낮추는 동안, 액상 Ga과 GaN 접합면 사이의 원하지 않는 반응에 의해 GaN 기판 표면형상이 나빠지는 것을 방지하기 위해서이다. 　　　
본 실시예에 따른 결과, GaN 기판은 높은 에칭율을 나타내었으며, 표면평탄도도 상당히 개선되었다.
　
상술한 바와 같이, 본 발명에 따르면, 멜트 백 에칭공정에서 에칭율을 보다 높을 수 있고 또한, 에칭용액 온도의 가변에 의해 Ⅲ족 질화물계 반도체로부터 N의 분해, N의 확산, N의 배출 과정이 계속해서 진행되고 대류현상이 유도되어 주변온도의 불규칙한 변화, 가스량 변화, 가스 흐름의 변화에 민감하지 않는 에칭방법을 제공할 수 있다. 이와 함께, 우수한 표면 품질을 갖는 Ⅲ족 질화물계 반도체 표면을 얻을 수 있다.

Claims (15)

  1. Ⅲ족 질화물계 반도체의 표면을 상기 반도체의 Ⅲ족 구성원소와 동일한 Ⅲ족 원소를 포함하는 에칭용액에 접촉하는 단계;
    상기 접촉 상태에서 상기 에칭용액의 온도를 증가시키면서 상기 반도체를 에칭하는 단계; 및
    상기 에칭용액을 상기 반도체의 표면에서 분리하는 단계를 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  2. 제1 항에 있어서,
    상기 에칭하는 단계에서 상기 에칭용액의 온도는 일정한 기울기로 증가되는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  3. 제1 항에 있어서,
    상기 에칭하는 단계에서 상기 에칭용액의 온도는 일정속도로 증가하다가 일정온도에서 일정시간 유지하는 과정을 적어도 1회 이상 반복하는 계단식 형태로 증가되는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  4. 제1 항에 있어서,
    상기 에칭하는 단계에서 상기 에칭용액의 온도는 에칭 과정 중간에 일시적으 로 온도가 낮아졌다가 다시 증가하는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  5. 제1 항에 있어서,
    상기 Ⅲ족 질화물계 반도체의 일단에 접촉하는 용액과 타단에 접촉하는 용액에 온도구배를 주는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  6. 제1 항에 있어서,
    상기 에칭용액의 분리단계에서, 상기 Ⅲ족 질화물계 반도체의 에칭할 표면을 에칭용액의 흐름방향과 0°(평행)~80°의 각을 갖도록 배치하고, 에칭용액을 상기 Ⅲ족 질화물계 반도체의 하부로 배출하는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  7. 제1 항에 있어서,
    상기 에칭하는 단계는 불활성가스 분위기에서 실시하고,
    상기 에칭 용액을 접촉하는 단계 전과 상기 에칭용액을 분리하는 단계 후에 상기 Ⅲ족 질화물계 반도체는 N2 또는 NH3가스 분위기에 있는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  8. 제1 항에 있어서,
    상기 에칭하는 단계는 H2, N2, NH3, Ar, He 및 이들의 조합에서 선택된 가스 분위기에서 실시하고,
    상기 에칭 용액을 접촉하는 단계 전과 상기 에칭용액을 분리하는 단계 후에 상기 Ⅲ족 질화물계 반도체는 N2 또는 NH3가스 분위기에 있는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  9. 제8 항에 있어서,
    상기 에칭 단계는 H2 분위기에서 실시하는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  10. 제1 항에 있어서,
    상기 Ⅲ족 질화물계 반도체는 GaN이고, 상기 에칭용액은 Ga 용액인 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  11. 제10 항에 있어서,
    상기 에칭하는 단계에서 상기 에칭용액의 온도는 750-1200℃임을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  12. 제10 항에 있어서,
    상기 에칭하는 단계에서 상기 에칭용액의 온도는 900-1050℃임을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  13. 제1 항에 있어서,
    상기 Ⅲ족 원소는 Ga, Al, In의 그룹에서 선택되는 1종이상임을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  14. 제1 항에 있어서,
    상기 에칭방법은 수평형 에칭장치에서 실시되는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
  15. 제1 항에 있어서,
    상기 에칭방법은 수직형 에칭장치에서 실시되는 것을 특징으로 하는 Ⅲ족 질화물계 반도체의 에칭방법.
KR1020060017458A 2006-02-22 2006-02-22 Ⅲ족 질화물계 반도체의 에칭방법 KR100691625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060017458A KR100691625B1 (ko) 2006-02-22 2006-02-22 Ⅲ족 질화물계 반도체의 에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017458A KR100691625B1 (ko) 2006-02-22 2006-02-22 Ⅲ족 질화물계 반도체의 에칭방법

Publications (1)

Publication Number Publication Date
KR100691625B1 true KR100691625B1 (ko) 2007-03-12

Family

ID=38102839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017458A KR100691625B1 (ko) 2006-02-22 2006-02-22 Ⅲ족 질화물계 반도체의 에칭방법

Country Status (1)

Country Link
KR (1) KR100691625B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123009B1 (ko) * 2008-11-14 2012-03-15 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 에칭방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213358A (ja) * 1995-02-02 1996-08-20 Hitachi Ltd 光励起エッチング方法
JPH0997804A (ja) * 1995-09-29 1997-04-08 Fujitsu Ltd 液相エピタキシャル成長方法
JP2002362994A (ja) 2001-06-12 2002-12-18 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及びその成長方法
JP2005072572A (ja) 2003-08-06 2005-03-17 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液、ｉｉｉ族窒化物結晶基板、ならびにそれを用いた半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213358A (ja) * 1995-02-02 1996-08-20 Hitachi Ltd 光励起エッチング方法
JPH0997804A (ja) * 1995-09-29 1997-04-08 Fujitsu Ltd 液相エピタキシャル成長方法
JP2002362994A (ja) 2001-06-12 2002-12-18 Hitachi Cable Ltd 発光ダイオード用エピタキシャルウェハ及びその成長方法
JP2005072572A (ja) 2003-08-06 2005-03-17 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液、ｉｉｉ族窒化物結晶基板、ならびにそれを用いた半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123009B1 (ko) * 2008-11-14 2012-03-15 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 에칭방법

Similar Documents

Publication Publication Date Title
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
US6867112B1 (en) Method of fabricating nitride semiconductor device
US20050059229A1 (en) Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
KR20010051169A (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
JP2010045396A (ja) 窒化ガリウム系半導体素子の製造方法
US7923742B2 (en) Method for production of a nitride semiconductor laminated structure and an optical semiconductor device
JP2010103471A (ja) 窒化物半導体装置の製造方法
US8816366B2 (en) Nitride semiconductor device
KR100814049B1 (ko) 질화물 화합물 반도체층의 열처리 방법 및 반도체 소자의제조 방법
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2006313890A (ja) 窒化ガリウム系半導体素子及びその製造方法
KR100691625B1 (ko) Ⅲ족 질화물계 반도체의 에칭방법
JP3124209B2 (ja) 化合物半導体結晶層の製造方法
JP4359770B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造ロット
JP2006100518A (ja) 基板表面処理方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法。
JP2006169024A (ja) Ｉｉｉ族窒化物結晶、成長方法、該結晶を用いたデバイスおよびモジュール
JPH1075019A (ja) ＧａＮ系化合物半導体素子の製造方法
JP2005179173A (ja) アルミニウムを含有した窒化物半導体結晶の成長方法
JP3857715B2 (ja) 化合物半導体装置の製造方法
KR101123009B1 (ko) Ⅲ족 질화물 반도체의 에칭방법
JP4612403B2 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法
CN100452583C (zh) 氮化物半导体元件和其制造方法
JP2003068660A (ja) 窒化物系半導体の製造方法
US20110136280A1 (en) Growth methodology for light emitting semiconductor devices
JPH1174203A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および成長装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9