KR100687318B1 - Ips 모드 액정 표시 소자의 제조방법 - Google Patents
Ips 모드 액정 표시 소자의 제조방법 Download PDFInfo
- Publication number
- KR100687318B1 KR100687318B1 KR1019980025029A KR19980025029A KR100687318B1 KR 100687318 B1 KR100687318 B1 KR 100687318B1 KR 1019980025029 A KR1019980025029 A KR 1019980025029A KR 19980025029 A KR19980025029 A KR 19980025029A KR 100687318 B1 KR100687318 B1 KR 100687318B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon nitride
- nitride film
- photoresist
- liquid crystal
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000004380 ashing Methods 0.000 claims abstract description 6
- 238000001020 plasma etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 32
- 229920001721 polyimide Polymers 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명은 토폴로지(topology)로 인한 배향 불량을 방지할 수 있는 IPS(In-Plane Switching) 모드 액정표시소자의 제조방법을 개시한다. 개시된 본 발명에 따른 IPS 모드 액정표시소자의 제조방법은, 공통전극 및 화소전극들이 형성된 유리기판의 전면 상에 상기 전극들의 두께 보다 더 두껍게 실리콘질화막을 증착하는 단계; 상기 실리콘질화막 상에 포토레지스트를 도포하여 평탄한 표면을 얻는 단계; 상기 포토레지스트의 전 표면으로부터 O2 가스를 이용한 플라즈마 에싱 공정을 진행함과 아울러 상기 포토레지스트가 에싱되어 실리콘질화막이 노출되는 시점에서 상기 포토레지스트의 에싱 속도와 동일한 식각 속도로 상기 실리콘질화막에 대한 SF6 가스를 이용한 플라즈마 식각 공정을 진행하여 상기 실리콘질화막의 표면을 평탄화시키는 단계; 및 상기 평탄화된 실리콘질화막 상에 배향막을 형성하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 공통전극 및 화소전극들이 형성된 유리기판에 대한 평탄화를 얻은 상태로 배향막을 형성하기 때문에 배향 불량으로 인한 결함 발생을 방지할 수 있다.
Description
본 발명은 액정표시소자에 관한 것으로, 보다 상세하게는, 토폴로지로 인한 배향 불량을 방지할 수 있는 IPS(In-Plane Switching) 모드 액정표시소자의 제조방법에 관한 것이다.
IPS 모드 액정표시소자는 TN(Twist Nemetic) 모드 액정표시소자의 큰 단점인 시야각이 좁다는 문제를 해결하기 위하여 개발되어져 온 광시야각을 갖는 액정표시소자이다. 이러한 IPS 모드 액정표시소자에서는 공통전극 및 화소전극이 동일 기판상에 함께 형성되며, 상기 전극들 사이에서 발생되는 수평 전계에 의해 액정들이 구동됨으로써, TN 모드의 액정표시소자 보다는 더 큰 시야각을 갖게 된다.
상기한 IPS 모드 액정표시소자의 구성은, 도 1에 도시된 바와 같이, 유리기판(1) 상에 행방향으로 게이트라인(2A)이 형성되고, 상기 게이트라인(2A)과 동일 선상에 공통전극(2B)이 형성된다. 여기서, 공통전극(2B)은 액정의 구동이 일정 시간 동안 유지되도록 하는 보조용량전극의 역할을 겸하며, 게이트라인(2A)과는 이격 배치되고, 그 형태는 단위 액정 셀을 한정하는 사각의 틀 형상을 갖는다.
한편, 게이트라인(2A)과 이후에 형성되어질 구성요소, 예를들어, 데이터라인(5A)과의 전기적 절연을 도모하기 위하여 상기 게이트라인(2A) 및 공통전극(2B)이 형성된 유리기판(1)의 전면에는 게이트절연막(도시되지 않음)이 형성된다.
계속해서, 게이트절연막의 소정 부분, 구체적으로, 게이트라인(2A)의 일부분인 게이트전극(도시안됨)의 상부 위치에 박막트랜지스터의 채널 역할을 하는 반도체층(4)이 형성된다.
그리고, 데이타라인(5A)과 화소전극(5B)이 동일 평면상에 형성되며, 이때, 상기 데이타라인(5A)은 게이트라인(2A)과 수직 교차하도록 형성되고, 아울러, 상기 데이타라인(5A)은 반도체층(4)과 소정 부분 오버랩되어 드레인전극(5A-1)을 이룬다. 상기 화소전극(5B)은 공통전극(2B)으로 둘러싸인 면을 분할하도록 “I”자 형태로 형성되며, 이때, 게이트라인(2A)과 평행하는 화소전극(5B) 부분들은 각각 게이트라인(2A)과 평행하는 공통전극(2B) 부분과 오버랩되고, 아울러, 화소전극(5B)의 일단은 반도체층(4)과 오버랩되도록 연장 배치된다. 여기서, 미설명된 도면부호 5B-1은 박막트랜지스터의 소오스전극을 나타낸다.
도 2는 도 1의 Ⅱ-Ⅱ' 선으로 절단하여 나타낸 단면도로서, 도시된 바와 같이, 유리기판(1) 상에 공통전극(2B)이 형성되며, 이러한 공통전극(2B) 및 유리기판(1)의 표면은 게이트절연막(3)으로 피복되고, 공통전극(2B) 사이의 게이트절연막(3) 상에는 화소전극(5B)이 형성된다. 그리고, 전체 상부에는 액정분자들의 초기 배열 방향을 조절하기 위한 배향막(6)이 형성된다. 여기서, 상기 배향막(6)은 전체 상부에 폴리이미드막(Polyimide Layer)을 도포한 후, 상기 폴리이미드막을 러빙(Rubbing) 처리하여 형성한다.
그러나, 상기한 바와 같은 종래의 IPS 모드 액정표시소자는 화소내에 화소전극 및 공통전극이 배치되는 것에 기인하여 화소내에 소정의 토폴로지(Topology)가 발생하게 되며, 이러한 토폴로지는 폴리이미드막의 러빙시에 상기 폴리이미드막의 소정 부분이 벗겨지는 필링(Peeling)을 유발시키기 때문에, 결과적으로는 배향 불량을 야기하게 되고, 그래서, 화질 및 제조수율이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 토폴로지로 인한 배향 불량을 방지할 수 있는 IPS 모드 액정표시소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 IPS 모드 액정표시소자의 제조방법은, 공통전극 및 화소전극들이 형성된 유리기판의 전면 상에 상기 전극들의 두께 보다 더 두껍게 실리콘질화막을 증착하는 단계; 상기 실리콘질화막 상에 포토레지스트를 도포하여 평탄한 표면을 얻는 단계; 상기 포토레지스트의 전 표면으로부터 O2 가스를 이용한 플라즈마 에싱 공정을 진행함과 아울러 상기 포토레지스트가 에싱되어 실리콘질화막이 노출되는 시점에서 상기 포토레지스트의 에싱 속도와 동일한 식각 속도로 상기 실리콘질화막에 대한 SF6 가스를 이용한 플라즈마 식각 공정을 진행하여 상기 실리콘질화막의 표면을 평탄화시키는 단계; 및 상기 평탄화된 실리콘질화막 상에 배향막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 실리콘질화막 및 포토레지스트를 이용하여 공통전극 및 화소전극이 형성된 유리기판에 대한 평탄화를 달성함으로써 후속의 배향막 형성시에 폴리이미드막의 배향 불량 발생을 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 IPS 모드 액정표시소자의 제조방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 공지된 공정으로 유리기판(11) 상에 공통전극(12)을 형성하고, 이러한 공통전극(12)이 덮혀지도록 유리기판(11) 전면에 게이트절연막(13)을 형성한 후, 화소 내의 게이트 절연막(13) 상에 화소전극(14)을 형성한다.
그 다음, 화학기상증착 방식으로 공통전극(12) 및 화소전극(14)이 형성된 유리 기판(11) 전면 상에 상기 전극들(12, 14)의 두께 보다 더 두껍게 실리콘질화막(15)을 증착하고, 이어서, 상기 실리콘질화막(15) 상에 유연성(Flexibility)이 높은 포토레지스트(16)를 두껍게 도포해서 평탄한 표면을 얻는다. 그리고나서, 상기 포토레지스트(16)와 그 하부에 위치된 실리콘질화막(15)의 표면 요철 부분을 동일한 식각 속도로 연속적으로 식각한다.
여기서, 상기 포토레지스트(16) 및 실리콘질화막(15)에 대한 식각 공정은 25 내지 30℃의 온도 및 100 내지 200mTorr의 압력에서 실시하며, 이때, 상기 포토레지스트(16)의 식각은 100 내지 200sccm의 O2 가스를 이용한 플라즈마 에싱(Ashing) 공정으로 진행하고, 상기 실리콘질화막(15)의 식각은 500 내지 2000sccm의 SF6 가스를 이용한 플라즈마 식각 공정으로 진행하며, 아울러, 상기 포토레지스트(16)와 실리콘질화막(15)의 식각 속도는 1:1로 하여 진행한다.
이 결과, 도 3b에 도시된 바와 같이, 포토레지스트는 완전히 제거되며, 실리콘질화막(15)의 상부 표면은 평탄화된다.
보다 자세하게, 본 발명은 포토레지스트의 전 표면에 대해 O2 가스를 이용한 플라즈마 에싱을 진행하다가, 상기 포토레지스트가 에싱되어 실리콘질화막(15)의 돌출 부위가 노출되는 시점에서 공정가스로 O2 가스에 SF6 가스를 추가하여 상기 포토레지스트의 에싱 속도와 동일한 식각 속도로 상기 실리콘질화막에 대한 SF6 가스를 이용한 플라즈마 식각 공정을 함께 진행하며, 이를 통해, 최종적으로 상기 포토레지스트는 완전히 제거하고, 그리고, 상기 실리콘질화막(15)의 표면 평탄화를 달성한다.
이후, 도 3c에 도시된 바와 같이, 평탄화가 달성된 실리콘질화막(15) 상에 폴리이미드막을 도포한 후, 상기 폴리이미드막에 대한 러빙 공정을 실시하여 상기 실리콘질화막(15) 상에 액정분자들의 초기 배열 방향을 조절하기 위한 배향막(17)을 형성한다. 이때, 상기 폴리이미드막은 평탄화가 달성된 실리콘질화막(15) 상에 도포되기 때문에 그의 러빙시에 국부적인 필링 현상은 발생되지 않으며, 따라서, 배향 불량도 발생되지 않는다.
이상에서와 같이, 본 발명은 소정의 토폴로지가 발생된 기판 전면에 실리콘질화막과 포토레지스트를 순차적으로 형성한 상태에서 상기 포토레지스트와 그 하부의 실리콘질화막을 동일한 식각 속도로 식각함으로써, 상기 실리콘질화막에 대한 평탄화를 손쉽게 달성할 수 있으며, 이에 따라, 후속하는 배향막 형성시에 배향 불량을 방지할 수 있는 바, IPS 모드 액정표시소자의 화질 및 제조수율을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
도 1은 종래 IPS 모드 액정표시소자의 박막트랜지스터 어레이 기판의 단위 셀을 도시한 평면도.
도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 절단하여 나타낸 단면도.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 IPS 모드 액정표시소자의 제조방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 유리 기판 12 : 공통전극
13 : 게이트 절연막 14 : 화소전극
15 : 실리콘질화막 16 : 포토레지스트
17 : 배향막
Claims (1)
- 공통전극 및 화소전극들이 형성된 유리기판의 전면 상에 상기 전극들의 두께보다 더 두껍게 실리콘질화막을 증착하는 단계;상기 실리콘질화막 상에 포토레지스트를 도포하여 평탄한 표면을 얻는 단계;상기 포토레지스트의 전 표면으로부터 O2 가스를 이용한 플라즈마 에싱 공정을 진행함과 아울러 상기 포토레지스트가 에싱되어 실리콘질화막이 노출되는 시점에서 상기 포토레지스트의 에싱 속도와 동일한 식각 속도로 상기 실리콘질화막에 대한 SF6 가스를 이용한 플라즈마 식각 공정을 진행하여 상기 실리콘질화막의 표면을 평탄화시키는 단계; 및상기 평탄화된 실리콘질화막 상에 배향막을 형성하는 단계;를 포함하는 것을 특징으로 하는 IPS 모드 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025029A KR100687318B1 (ko) | 1998-06-29 | 1998-06-29 | Ips 모드 액정 표시 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025029A KR100687318B1 (ko) | 1998-06-29 | 1998-06-29 | Ips 모드 액정 표시 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003757A KR20000003757A (ko) | 2000-01-25 |
| KR100687318B1 true KR100687318B1 (ko) | 2007-05-17 |
Family
ID=19541541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025029A KR100687318B1 (ko) | 1998-06-29 | 1998-06-29 | Ips 모드 액정 표시 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687318B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101494315B1 (ko) | 2008-08-12 | 2015-02-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292315A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | 液晶表示パネル |
| KR960015017A (ko) * | 1994-10-19 | 1996-05-22 | 이데이 노부유키 | 컬러표시장치 |
| JPH08179377A (ja) * | 1994-12-22 | 1996-07-12 | Victor Co Of Japan Ltd | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| KR19980017194A (ko) * | 1996-08-30 | 1998-06-05 | 구자홍 | 액정표시장치의 기판의 제조방법 및 그 제조방법에 의하여 제조되는 기판의 구조 |
-
1998
- 1998-06-29 KR KR1019980025029A patent/KR100687318B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292315A (ja) * | 1988-05-19 | 1989-11-24 | Fujitsu Ltd | 液晶表示パネル |
| KR960015017A (ko) * | 1994-10-19 | 1996-05-22 | 이데이 노부유키 | 컬러표시장치 |
| JPH08179377A (ja) * | 1994-12-22 | 1996-07-12 | Victor Co Of Japan Ltd | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| KR19980017194A (ko) * | 1996-08-30 | 1998-06-05 | 구자홍 | 액정표시장치의 기판의 제조방법 및 그 제조방법에 의하여 제조되는 기판의 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003757A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10012879B2 (en) | Array substrate, method of fabricating the same and liquid crystal display panel | |
| CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US20180059456A1 (en) | Pixel structure and manufacturing method thereof, array substrate and display apparatus | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| KR100687318B1 (ko) | Ips 모드 액정 표시 소자의 제조방법 | |
| GB2315245A (en) | Etching a hole in an organic passivation layer for an LCD | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| KR20040025450A (ko) | 액정표시장치용 어레이 기판 제조방법 | |
| KR20050067740A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JP2001339065A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| KR100495804B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
| KR0146253B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| KR0146251B1 (ko) | 액정표시장치용 박막트랜지스터의 제조방법 | |
| KR100351220B1 (ko) | 액티브매트릭스기판의접촉홀형성방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| US20020085167A1 (en) | Method of fabricating a liquid crystal display panel | |
| KR20000003740A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100634828B1 (ko) | 액정표시소자의 제조방법 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR0146252B1 (ko) | 액정표시장치용 박막트랜지스터 및 그 제조방법 | |
| KR20230020259A (ko) | 박막 트랜지스터 및 표시 장치의 제조 방법 | |
| KR200357330Y1 (ko) | 저소비전력의 박막 트랜지스터 액정표시장치 | |
| KR100258413B1 (ko) | 비정질 실리콘 박막 트랜지스터 제조방법 | |
| WO2020164220A1 (zh) | 薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051028 Effective date: 20061129 Free format text: TRIAL NUMBER: 2005101007413; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051028 Effective date: 20061129 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 12 |
|
| EXPY | Expiration of term |