KR100685886B1 - 트랜지스터의 테스트방법 - Google Patents
트랜지스터의 테스트방법 Download PDFInfo
- Publication number
- KR100685886B1 KR100685886B1 KR1020050134422A KR20050134422A KR100685886B1 KR 100685886 B1 KR100685886 B1 KR 100685886B1 KR 1020050134422 A KR1020050134422 A KR 1020050134422A KR 20050134422 A KR20050134422 A KR 20050134422A KR 100685886 B1 KR100685886 B1 KR 100685886B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- gate electrode
- test method
- measuring
- stress
- Prior art date
Links
- 238000010998 test method Methods 0.000 title description 24
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000012360 testing method Methods 0.000 abstract description 9
- 230000005527 interface trap Effects 0.000 description 8
- 238000003949 trap density measurement Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 트랜지스터의 테스트방법에 관한 것으로, 본 발명의 트랜지스터 테스트방법은 트랜지스터의 게이트전극 표면상태를 측정하는 제1 단계와, 상기 트랜지스터에 외부전압이나 스트레스를 인가하고, 이에 따른 핫캐리어를 측정하는 제2 단계와, 상기 외부전압이나 스트레스가 인가된 트랜지스터의 게이트전극 표면상태를 측정한다.
핫 캐리어, 테스트
Description
도 1은 종래기술에 따른 트랜지스터의 테스트방법을 도시한 공정플로우
도 2는 본 발명에 따른 트랜지스터의 테스트방법을 도시한 공정플로우
도 3은 소자에 외부전압이나 스트레스를 인가한 후 측정된 핫캐리어로 인해 변화된 인터페이스 트랩 덴시티를 도시한 그래프
본 발명은 반도체 소자의 테스트방법에 관한 것으로, 더욱 상세하게는 트랜지스터의 테스트방법에 관한 것이다.
도 1은 종래 기술에 따른 트랜지스터의 테스트방법을 도시한 공정플로우이다.
우선, 상기 테스트방법의 제1 단계(S1)는 트랜지스터에 대한 테스트를 시작하는 단계이다.
이어, 상기 테스트 방법의 제2 단계(S2)는 테스트할 트랜지스터의 게이트 전극의 표면 상태를 측정하기 위한 변수값들을 입력하는 단계이다.
마지막으로, 상기 테스트 방법의 제3 단계(S3)는 상기 입력된 변수들을 통해 게이트전극을 테스트하여 게이트 전극의 표면상태를 측정하는 단계이다.
따라서, 표면 상태의 측정이 완료되면 본 소자의 테스트방법이 완료된다.
이와 같은 테스트방법은 퓨어한 상태 즉, 외부전압이나 스트레스(stress) 조건에 대해 소자가 손상받지 않은 상태에서 측정한 것이다. 하지만, 종래에는 외부전압이나 스트레스 조건이 가해진 상태에서 소자를 테스트하는 방법이 제시되지 않아, 소자의 신뢰성을 평가하기 어려운 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 소자의 신뢰성을 평가할 수 있도록 하는 반도체 소자의 테스트방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 트랜지스터 테스트방법은 트랜지스터의 게이트전극 표면상태를 측정하는 제1 단계와, 상기 트랜지스터에 외부전압이나 스트레스를 인가하고, 이에 따른 핫캐리어를 측정하는 제2 단계와, 상기 외부전압이나 스트레스가 인가된 트랜지스터의 게이트전극 표면상태를 측정한다.
상기 게이트전극 표면상태를 측정하기 이전에, 테스트할 트랜지스터의 게이트 전극의 표면 상태를 측정하기 위한 변수값들을 입력하게 되는 단계를 더 포함한다.
본 발명에서는 소자의 신뢰성 평가를 위한 측면에서 본다면 핫 캐리어(hot carrier) 테스트와 연동한 테스트방법을 사용한다. 트랜지스터의 열화정도를 측정하기 위해서는 일정한 조건(게이트전극과 드레인전극에 가해주는 전압 및 스트레스인가)에서 발생되는 핫 캐리어정도를 측정하여 알 수가 있는데, 본 발명은 트랜지스터의 테스트방법에 있어서, 트랜지스터에 대해 외부전압이나 스트레스를 점차적으로 과도하게 가한 후 소자를 열화시키고, 각 상태에서의 핫 캐리어정도를 각각 측정하여 완전히 열화된 상태의 소자에서 수명을 측정하는 방법이다.
도 2는 본 발명에 따른 트랜지스터의 테스트방법을 설명하기 위한 공정플로우이다.
우선, 상기 테스트방법의 제1 단계(S10)는 트랜지스터에 대한 테스트를 시작하는 단계이다.
이어, 상기 테스트 방법의 제2 단계(S20)는 테스트할 트랜지스터의 게이트 전극의 표면 상태를 측정하기 위한 변수값들을 입력하게 되는 단계이다.
계속, 상기 테스트 방법의 제3 단계(S30)는 상기 입력된 변수들을 통해 게이트전극을 테스트하여 게이트 전극의 표면상태를 측정하는 단계이다.
이어, 상기 테스트 방법의 제4 단계(S40)는 상기 표면상태측정이 완료된 소자에 외부전압이나 스트레스를 인가하고, 이에 따른 핫캐리어를 측정하는 단계를 수행한다. 이어, 상기 테스트 방법의 제4 단계(S40)는 상기 표면상태측정이 완료된 소자에 외부전압이나 스트레스를 인가하면 핫캐리어가 발생하게 되고 이를 측정하는 단계를 수행한다.
이 단계는 소자에 외부조건 및 스트레스를 가한 후 핫 캐리어를 측정하면 이후 공정을 통해 소자의 열화정도를 파악할 수 있게 된다.
이어, 상기 테스트 방법의 제5 단계(S50)은 상기 열화가 진행된 게이트전극 을 테스트하여 게이트전극의 표면상태를 다시 측정하는 단계이다.
상기 테스트방법의 제2 단계(S20)에서 수행되는 게이트전극의 표면상태측정은 열화가 진행되지 않은 상태의 게이트전극에서 진행되어 열화되지 않은 조건에서의 인터페이스 트랩덴시티를 측정할 수 있고, 상기 테스트방법의 제5 단계에서 수행되는 게이트전극의 표면상태측정은 열화가 진행된 상태의 게이트전극에서 진행되어 열화된 조건에서에서의 인터페이스 트랩덴시티를 측정할 수 있게 된다.
따라서 상기 소자에 외부전압이나 스트레스를 인가한 후 측정된 핫캐리어로 인해 변화된 인터페이스 트랩 덴시티를 측정할 수 있게 되고 이를 통해 소자의 열화된 정도를 파악할 수 있게 된다.
도 3은 소자에 외부전압이나 스트레스를 인가한 후 측정된 핫캐리어로 인해 변화된 인터페이스 트랩 덴시티를 도시한 그래프이다. 즉, 외부전압이나 스트레스를 인가하기 전의 소자의 인터페이스 트랩 덴시티(A)와 외부전압이나 스트레스를 인가한 후의 소자의 인터페이스 트랩 덴시티(B)를 도시한 그래프로써, 이를 통해 소자의 열화정도를 파악할 수 있다.
본 발명에 의하면, 소자에 외부전압이나 스트레스를 인가한 후 핫캐리어를 측정하고, 외부전압이나 스트레스를 인가하기 전과 후의 변화된 인터페이스 트랩덴시티를 측정하여 소자의 열화된 정도를 파악할 수 있게 됨으로써, 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (2)
- 트랜지스터의 게이트전극 표면상태를 측정하는 제1 단계와,상기 트랜지스터에 외부전압이나 스트레스를 인가하고, 이에 따른 핫캐리어를 측정하는 제2 단계와,상기 외부전압이나 스트레스가 인가된 트랜지스터의 게이트전극 표면상태를 측정하는 제3 단계를 포함하는 트랜지스터의 테스트방법.
- 제1 항에 있어서, 상기 게이트전극 표면상태를 측정하는 제1 단계 이전에,테스트할 트랜지스터의 게이트 전극의 표면 상태를 측정하기 위한 변수값들을 입력하게 되는 단계를 더 포함하는 것을 특징으로 하는 트랜지스터의 테스트방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134422A KR100685886B1 (ko) | 2005-12-29 | 2005-12-29 | 트랜지스터의 테스트방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134422A KR100685886B1 (ko) | 2005-12-29 | 2005-12-29 | 트랜지스터의 테스트방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100685886B1 true KR100685886B1 (ko) | 2007-02-26 |
Family
ID=38104391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134422A KR100685886B1 (ko) | 2005-12-29 | 2005-12-29 | 트랜지스터의 테스트방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100685886B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020081417A (ko) * | 2000-03-10 | 2002-10-26 | 인피네온 테크놀로지스 아게 | 다수의 트랜지스터를 테스트하기 위한 테스트 회로 배열및 방법 |
-
2005
- 2005-12-29 KR KR1020050134422A patent/KR100685886B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020081417A (ko) * | 2000-03-10 | 2002-10-26 | 인피네온 테크놀로지스 아게 | 다수의 트랜지스터를 테스트하기 위한 테스트 회로 배열및 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1020020081417 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102262206B (zh) | pMOSFET器件负偏置温度不稳定性寿命预测方法 | |
| CN1185710C (zh) | 半导体装置 | |
| KR100529615B1 (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
| CN102004218A (zh) | 芯片可接受度测试方法 | |
| US20130033285A1 (en) | Methods for reliability testing of semiconductor devices | |
| Esen et al. | Effective DC fault models and testing approach for open defects in analog circuits | |
| US20140189612A1 (en) | Test coverage of integrated circuits with masking pattern selection | |
| CN108051722A (zh) | 热载流子注入效应的寿命评估方法和系统 | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| US10605855B2 (en) | Method, test line and system for detecting semiconductor wafer defects | |
| CN102109570B (zh) | 多偏置下场效应晶体管栅源电容的测量方法 | |
| KR100685886B1 (ko) | 트랜지스터의 테스트방법 | |
| JP6397266B2 (ja) | 半導体トランジスタのテスト方法 | |
| US7539589B2 (en) | Testing radio frequency and analogue circuits | |
| CN102074489B (zh) | 一种多偏置下场效应晶体管栅漏电容的测试方法 | |
| Schindler-Saefkow et al. | Stress impact of moisture diffusion measured with the stress chip | |
| JP2013120875A (ja) | 半導体ウエハのテスト方法 | |
| US7859288B2 (en) | Test apparatus and test method for testing a device based on quiescent current | |
| US20070294072A1 (en) | Testing model | |
| CN112329379A (zh) | 针对天线效应的集成电路可靠性评价方法 | |
| JP2008204975A (ja) | 半導体装置の検査装置及びそれを用いた検査方法 | |
| JP2907278B2 (ja) | 半導体装置及びその試験方法 | |
| US20090206870A1 (en) | Method for analyzing ic devices and wafers | |
| KR100955837B1 (ko) | 표준 웨이퍼 제조 및 모니터링 방법 | |
| KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20051229 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20061117 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070131 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070215 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20070216 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |