KR100684480B1 - 고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터 - Google Patents

고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터 Download PDF

Info

Publication number
KR100684480B1
KR100684480B1 KR1020000035302A KR20000035302A KR100684480B1 KR 100684480 B1 KR100684480 B1 KR 100684480B1 KR 1020000035302 A KR1020000035302 A KR 1020000035302A KR 20000035302 A KR20000035302 A KR 20000035302A KR 100684480 B1 KR100684480 B1 KR 100684480B1
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
barrier
dielectric
delete delete
Prior art date
Application number
KR1020000035302A
Other languages
English (en)
Other versions
KR20010039681A (ko
Inventor
키질랴리아이식씨.
마스트라파스콰마르코
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010039681A publication Critical patent/KR20010039681A/ko
Application granted granted Critical
Publication of KR100684480B1 publication Critical patent/KR100684480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물/고-k 유전체 장벽에 기초한 헤테로 접합 구조(heterojunction structure)에 관한 것이다. 예시적인 실시예에서, 실리콘층은 그 위에 실리콘 이산화물층을 가지며, 상기 산화물층 위에 배치된 고-k 유전체 물질을 갖는다. 그 후, 디바이스용의 게이트 금속으로서 기능하는 금속층이 고-k 유전체상에 배치된다. 실리콘 이산화물층은 비교적 높은 장벽 높이를 가지나, 비교적 작은 두께를 가지며, 고-k 유전체에 관련하여, 장벽 높이차는 리얼 스페이스 전송을 촉진한다. 이러한 구조에서, 실리콘 이산화물층의 높은 장벽 높이는 이동도를 더 빠르게 하여 기판 전류를 더 크게 만든다. 고-k 유전체의 비교적 두꺼운 층에 의해, 누설 전류가 두드러지게 감소된다. 그러므로, 고-k 유전체 물질/산화물 인터페이스는 누설을 방지하기에 필요한 장벽 두께를 제공하지만, 충분한 인가 전압으로 실리콘 이산화물을 통하여 금속층으로의 핫 전자들(hot electron)의 터널링을 가능케 한다.
장벽층, 전도대, 고-k 유전체, 실리콘층, 실리콘 이산화물

Description

고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터{Charge injection transistor using high-k dielectric barrier layer}
도 1은 예시적인 실시예에서의 네가티브 차동 저항을 도시하는 일예의 전류-전압(I-V) 곡선을 나타내는 그래프.
도 2는 본 명세서의 예시적인 실시예의 발명의 에너지 대역도.
도 3은 본 명세서의 발명에 기초한 예시적인 전하 주입 트랜지스터의 단면도.
도 4는 갈륨 아세나이드(gallium arsenide) 또는 실리콘 게르마늄에 기초하는 전하 주입 트랜지스터 구조의 종래기술의 도면.
* 도면의 주요부분에 대한 부호의 설명 *
301 : 기판층 303 : 고-k 유전체층
본 발명은 가출원 번호 60/117286(발명자 건 번호 M.A.Abdelgadir et al 1-17) 및 1999.8.17일자 출원된 미국 출원 번호 09/376233호로부터 우선권을 주장한다.
본 발명은 리얼 스페이스 전송(RST; Real Space Transfer) 전자 디바이스에 관한 것이다.
리얼 스페이스 전송(RST)은 좁은 반도체층에 병렬로 전계에 의해 가속된, 상기 반도체 층내의 캐리어들이 높은 평균 에너지를 얻어 핫 캐리어들이 되는 공정을 설명한다. 이들 캐리어들은 에너지 장벽을 넘어서거나 에너지 장벽을 통하여 인접층들로 터널링할 수 있다. 상이한 이동성을 갖는 병렬층들 간의 이러한 캐리어들의 재분배(redistribution)는 네거티브 차동 저항(NDR; Negative Differential Resistance)을 이끌어 낸다. NDR은 핫 채널로부터 쿨러 채널(cooler channel)로의 핫 캐리어들의 리얼 스페이스 전송의 결과이며, 그에 따라 증가하는 전계에 대해 소스-드레인 전류를 감소시킨다. 갈륨 아세나이드 및 헤테로 접합들에 기초한 실리콘 게르마늄에서, 상대적으로 낮은 헤테로 접합 장벽들은 채널 내의 캐리어들이 통상적인 FET 구조의 소스/드레인 전계에 의해 가속되게 한다. 이들 캐리어들은 리얼 스페이스 전송이 장벽(터널링)을 통하거나 상기 장벽을 넘게 하기에 충분히 높은 에너지로 가속될 수 있다. 이 효과는 리얼 스페이스 전송 다이오드들 및 네거티브 저항 전계 효과 트랜지스터들(NERFET; negative resistance field effect transistors)로 알려진 3개 및 4개의 단말 디바이스들을 포함하도록 각종 구조들에서 이용된다. NERFET들에서, 헤테로 접합 전계 효과 트랜지스터의 채널 내에서 가열된 전자들은 게이트 또는 백 게이트 전극에 모인다(따라서 트랜스포트(transport)는 RST에 의해 상기 채널과 수직이다).
도 4는 통상적인 전하 주입 트랜지스터(CHINT; charge injection transistor)를 도시한다. 기본적인 디바이스는 소스(401), 드레인(402), 컬렉터(403)이다. 도 4의 예시적인 CHINT에서, 본원에 설명된 바와 같은 유사한 방법으로 비록 Ⅲ-Ⅴ계 헤테로 구조체 CHINT의 기능일지라도, 컬렉터 층은 SixGe1-x이고, 장벽은 Si이며, 채널은 SixGe1-x이다. 동작중, 상기 디바이스의 소스로부터 드레인으로 병렬 트랜스포트된다. 인가된 전계(바이어스)가 충분히 증가될 때, 상부층(404)내의 캐리어들은 드레인(402)에 거의 이르지 않게 하는 소스-드레인 전계에 의해 가열된다. 대신에, 상기 캐리어들은 장벽층(405)을 넘어 RST를 통해 컬렉터 층(406)으로 주입된다. 또한, Si/Si-Ge 헤테로 접합들은 고속 논리 및 발진기 적용들을 위한 RST 기반의 디바이스들에 이용하기 위해 조사된다. 실리콘/실리콘 게르마늄 헤데로 구조체들은 전하 주입 디바이스들의 표준 CMOS 논리 및 다른 디바이스들로의 통합 가능성들 때문에 실질적인 관심을 갖지만, 실리콘 게르마늄에 기초한 RST 디바이스들에는 명백한 결점이 있다. 이를 위해, 실리콘 게르마늄이 현행 CMOS 처리 시퀀스들에 보다 용이하게 통합되지만, 실리콘 게르마늄으로 인한 제조 복잡성 문제는 여전히 남아있다. 더욱이, 실리콘과 실리콘 게르마늄간의 전위 장벽은 0.1eV 정도이고; 스트레인된 SixGe1-x 채널과 Si 장벽간의 거의 모든 밴드 갭 불연속성(bandgap discontinuity)이 가전자대로 흐르므로, SiGe내의 RST에 기초한 디바이스들은 캐리어들로서 핫 홀들(hot holes)에 의지한다. 이는 홀들의 이동도가 전자들의 이동도보다 더 작아지기 때문에 캐리어들이 전자들인 경우보다 덜 바람직하다.
Ⅲ-Ⅴ 헤테로 구조체들을 이용하여 제조된 전하 주입 트랜지스터들은 GaAs/AlGaAs 및 InGaAs/InAlAs 헤테로 구조체들을 포함한다. 헤테로 접합들에 기초한 Ⅲ-Ⅴ계 헤테로 구조체들을 통해 달성되는 소정의 이득이 있지만, 그와 같은 구조체들에는 결점이 있다. 갈륨 아세나이드 구조들은 일반적으로 더 값비싸고, 제조 공정들 및 필요로 하는 물질의 복잡성으로 인해 그들의 실리콘 상대물들보다 일반적으로 제조하기 더 곤란하다. 더욱이, AlGaAs/GaAs 및 InGaAs/InAlAs 헤테로 접합들이 RST 기반의 디바이스들을 형성하는데 사용될 수 있지만, 상기 2개의 층들 간의 전위 장벽은 각각 0.3eV와 0.5eV 정도이다. 또한, Si/SiGe와 Ⅲ-Ⅴ계 CHINT 디바이스들의 상세는 Mastrapasqua 등에 의한, 1996.10.10 발행, IEEE Transactions on Electron Devices, Vol. 43, No. 10의 "Functional Devices Based on Real Space Transfer in Si/SiGe Structure", p1671-1677과, Mensz 등에 의한, 1990년 발행, Applied Physics Letter Vol. 57, "High Transconductance and Large Peak-to-Valley Ratio of Negative Differential Conductance in Three Terminal InGaAs/InAlAs Real-Space Transfer Devices"에서 각각 발견될 수 있다. 이들 논문의 발표는 본 명세서에 참조로 특별히 첨부되어 있다.
따라서, 갈륨 아세나이드 기반의 디바이스들에 있어서는 누설 전류가 문제가 된다. 그러므로, 갈륨 아세나이드 및 실리콘 게르마늄 기반의 헤테로 접합 RST 디바이스들의 적응성은 제조와 관련된 부수적인 문제들과 이동도 문제들 및 누설 전류 문제로 인해 의심된다. 따라서, 필요한 것은 실리콘 MOS 처리 시퀀스들로 용이하게 결합될 수 있는 한편 RST 기반의 디바이스들의 성능을 개선할 수 있는 구조이다.
본 발명은 제 2 장벽층의 전도대보다 0.5eV 이상 큰 전도대 에너지 레벨을 갖는 제 1 장벽층을 갖는 전하 주입 트랜지스터에 관한 것이다. 제 1 장벽층은 일반적으로 핫 캐리어들의 포스터 터널링(foster tunneling)에 대해서 얇다. 제 2 장벽층은 비교적 두꺼우며 누설 전류를 감소시킨다. 예시적인 실시예에서, 고-k 유전체 물질은 제 1 장벽층으로서 20Å 보다 작은 두께를 갖는 성장된 실리콘 이산화물층을 갖는, 제 2 장벽층으로서 사용된다. 고-k 및 실리콘 이산화물 포스터 RST와 박막 실리콘 이산화물의 장벽 높이차는 채널에서의 빠른 이동도를 가져오는 양호한 품질의 인터페이스를 보증하여 보다 큰 RST 전류를 유도한다.
본 발명은 첨부된 도면들을 이용하여 해석할 때에 다음의 상세한 설명으로부터 가장 잘 이해된다. 반도체 산업에서의 통상적인 관례에 따르면, 각종 모양들은 반드시 일정한 비율로 하지는 않는다는 것을 강조한다. 사실상, 각종 모양들의 치수들은 설명의 명쾌성을 위해 임의로 증가시키거나 감소시킬 수 있다.
본 발명은 도 3의 리뷰함으로써 가장 일반적으로 이해될 수 있다. 이하 상세히 설명하는 바와 같이, 예시적인 실시예에 따르면, 기판층(301)은 드레인 접촉 영역(305)과 접지 소스(306)를 가진다. 본 예시적인 실시예에에서, 기판은 바람직하게 실리콘이며 산화 가능하다. SiO2의 성장층과 그 아래의 SiO2의 무응력층이 일반적으로 302로 도시되어 있다. 고-k 유전체층(303), 예시적인 탄탈 펜톡사이드(tantalum pentoxide)가 그 위에 배치된다. 컬렉터 접촉부(304)는 바람직하게 금속(예를 들어, 텅스텐) 등의 도체나 다른 적절한 도체이다. 소스-드레인 전계는 저 전계 조건들하에서 병렬 트랜스포트를 일으키고, 고 전계 조건들하에서 채널에 수직한 캐리어 주입을 일으킨다. 이를 위해, 병렬 전류는 ip로 표시되고, 반면 열전자로부터 발생되는 주입 전류와 SiO2 장벽층을 통해 또는 그 위로의 전류의 주입은 ii로 표시된다. 위에서 간단히 설명한 실시예는 본 발명의 실례이며, 전하 주입 트랜지스터는 제 2 장벽층의 전도대보다 0.5eV 이상 큰 전도대 에너지 레벨을 갖는 제 1 장벽층을 갖는다. 제 1 장벽층은 일반적으로 핫 캐리어들의 포스터 터털링에 대해 얇다. 제 2 장벽층은 비교적 두꺼우며 누설 전류를 감소한다.
예시적인 실시예의 전하 주입 트랜지스터의 물리적 특성은 도 2의 전도대 도면을 리뷰함으로써 이해된다. 상기 트랜지스터는 컬렉터 전류의 제어와, 드레인과 소스간의 열전압에 의한 드레인 전류의 감소에 기초한다. 도시된 실리콘층(영역 IV)은 실리콘 이산화물의 장벽(영역 III)을 터널링하거나(예를 들어 201로 도시된 에너지를 갖는 것), 극복하는(예를 들어 에너지(203)를 갖는 것) 핫 전자들을 갖는다. 이러한 실리콘 이산화물층은 비교적 얇고, 20Å(2.0nm) 정도 높다. 이들 전자들은 컬렉터 접촉부(본 실시예에서는 영역 III과 일례의 금속)에서 궁극적으로 끝나기에 충분한 에너지를 지닌다. 그러나, 202에 도시된 에너지를 갖는 전자는 SiO2 및 고-k 층(영역 II) 통한 터널링의 매우 낮은 가능성(낮은 전송 계수)을 가질 것이다. 그러므로, 누설 전류는 본 구조에 의해 감소될 수 있다.
이미터층내의 캐리어들은 소스 드레인 전계에 의해 가열되어, 핫 전자들의 대부분은 드레인에 도달하지 않지만, 강한 네가티브 차동 저항에서의 컬렉터 층으로 주입된다. 도 2에 도시된 I-V 특성은 드레인 전류(ID), 대 각종 컬렉터 전압(VS) 그리고 소스 전위에 대한(접지 소스에 대한) 드레인 전압(VD)을 도시한다. 도 1 및 도 2의 리뷰를 통해 용이하게 올바르게 인식할 수 있는 바와 같이, 드레인에서의 바이어스 전압은 증가되고, (병렬 트랜스포트로부터의) 드레인 전류는 도 1의 B에 도시된 점에 대해 증가한다. 실리콘 이산화물의 장벽층을 건너는 주입 전류(도 2의 202, 203)가 캐리어 트랜스포트를 좌우함에 따라, 드레인 전류는 도 1의 포인트(C)에까지 급속히 감소하고, 밸리(valley)에 도달된다. I-V 특성은 전계 스크리닝(field screening)과 드레인-컬렉터 전계의 감소 때문이라고 믿어지는 곡선의 평평해진 영역사실상 점근선이다. 전계 스크리닝은 드레인 전류 포화를 가져오는, 드레인 영역에서 만들어진 공핍 영역의 결과로 이론화된다. 드레인 전류가 포화상태에 도달함에 따라, 기판에 "전환된"(주입된) 전하는 반드시 포화된다. 본 명세서에서의 본 발명의 전하 주입 트랜지스터는 영역 B와 C사이에서 동작하도록 만들어질 수 있다. 피크 대 밸리비가 증가함에 따라, 이 디바이스는 스위치 또는 고주파 발진기로서 효과적으로 사용될 수 있다. 이들 두 예 이외의 본 발명의 다른 적용예는 분명히 가능하며, 본 명세서의 이점을 가진다면 종래기술에 숙련된 당업자들에게 용이하게 분명해진다.
도 3의 예시적인 실시예에 도시된 전하 주입 트랜지스터는 1997.12.22일자 Kizilyalli 등에 의해 출원된 미국특허출원 번호 08/995,435와 미국특허출원 번호 09/339895(Kizilyalli 39-36-72-90)에 개시된 기술에 의해 물질들로 제조된다. 이들 특허 출원들 각각은 본 명세서에 참조용으로 특별히 기재되어 있으며, 그 제조 공정들의 상세들은 간결함을 위해 삭제한다. 기판(301)은 바람직하게 예를 들어 실리콘 등의 산화가능한 층이다. 이는 기판상의 실리콘의 에피택셜층상의 단결정 실리콘 기판일 수 있다. 실리콘 이산화물층이 그 위에 성장된다. 예시적인 실시예의 성장된 산화물은 3 내지 5Å 정도의 두께를 갖는 한편, 그 아래 성장된 산화물의 무응력층은 3 내지 8Å 정도의 두께를 갖는다. 성장된 무응력층들은 제 1 장벽층으로서 본 명세서에서 언급되고 302로 표시된다. 고-k 유전체층(303)은 표준 기술에 의해 상기 층(302)상에 침착되고, Ta2O5, ZrO2, TiO2 및 페로브스카이트 물질들일 수 있다. 이 층은 (비록 1000Å 두께일 수 있을지라도) 30 내지 100 정도의 두께를 가지며, 본 명세서에서 제 2 장벽층으로 부른다. 소스 및 드레인은 n+ 도핑되고, 채널은 n-, p- 또는 n 도핑되고, 디바이스는 바람직하게 인헨스먼트 모드 디바이스(enhancement mode device)이다. 소스, 드레인 및 터브(tub)는 종래기술에 잘 공지된 표준 기술들에 의해 형성된다. 최종적으로, 본 발명의 트랜지스터를 달성하기 위해 다른 물질들 및 구조들이 사용될 수 있다는 것이 관심을 갖게 한다. 이를 위해, 본 발명의 기본 요건은 크기가 얇은 고전위 장벽 물질(제 1 장벽층)과 RST를 가능케 하는 비교적 두꺼운 저전위 장벽 물질(제 2 장벽층)간의 접합이다. CHINT 디바이스는 제 1 및 제 2 장벽층들 간의 전위차가 대략 0.5eV보다 큰 경우에 양호하게 기능한다. 따라서, 다른 물질들이 RST 및 그 결과의 CHINT를 가능케 할 것이다. 실리콘이 예시적인 기판이지만, 다른 물질들이 기판으로서 채용될 수 있다는 사실을 생각할 수 있으며, 이때 그위에 배치된 다른 물질들은 위에서 설명한 특징들을 갖는 제 1 장벽층으로서 기능한다. 예를 들어, 기판은 III-V 화합물 반도체이거나 SiGe 기판일 수 있다.
Kizilyalli 등에 의한, 상기 기재된 미국특허출원(Kizilyalli 39-36-72-90)에 개시된 바와 같이, 하나의 중요한 고려사항은 결정 위상 변환 온도를 초과하는 온도로 고-k 층을 노출하는 것을 피할 필요가 있다는 것이다. 간략히, 누설 문제들은 고-k 층이 결정화되는 경우에 발생한다. 종래기술에 숙련된 당업자가 인식할 수 있는 바와 같이, 본 발명에서의 고-k 층은 누설 전류를 피하는 것이 필요하다. 이러한 층이 결정화로 인해 누설되면, 유해한 영향들을 가져온다. Kizilyalli 등에 의한 출원(Kizilyalli 39-36-72-90)에 설명된 기술에 의해, 위상 변환 온도는 디바이스의 제조중에 결정화를 피하기 위해 증가될 수 있다. Ta2O5가 고-k 물질인 예시적인 실시예에서는, 성장된 산화물층의 산화/고밀도화는 Ta2O5의 위상 변환 온도를 850℃ 정도로 높이는 결과를 가져온다. 더욱이, 이러한 950℃ 정도로 온도를 높이는 것은 참고문헌(Kizilyalli 39-36-72-90)에 개시된 바와 같은 도핑 또는 이식을 통해 달성될 수 있다.
상기한 예시적인 실시예의 명세서로부터 알 수 있는 바와 같이, 고-k 유전체/얇은 산화물층 인터페이스는 위에서 상세히 설명된 바와 같이, 갈륨 아세나이드 또는 실리콘 게르마늄에 기초한 공지의 전하 주입 트랜지스터와 비교하여 유리한 전하 주입 트랜지스터를 제공한다. 예시적인 실시예는 참조용으로 기재된 상기 특허 출원에 개시된 바와 같이, 종래의 실리콘 처리 기술에 용이하게 적용될 수 있다. 이것은 다른 전하 주입 디바이스들과 비교할 때 공정이 보다 덜 복잡해지게 하며, 특히 공지된 갈륨 아세나이드 기초한 디바이스와 비교할 때 물질의 단가를 줄이고, 처리 및 소정의 환경 이점들을 가져온다.
상세히 설명된 본 발명은 본 명세서의 발명의 변형들 및 이형들이 당업자들의 영역 내에 있다는 것이 명백해진다. 본 발명의 명세서는 리얼 스페이스 전송 디바이스에 사용하기 위한 산화물-고-k 유전체 인터페이스의 기본 구조에 대해 분명한 변형예들을 가능케 한다는 점에서, 그와 같은 것은 본 발명의 범위 내에 있다고 간주된다.

Claims (23)

  1. 전자 디바이스에 있어서:
    기판상의 제 1 장벽층;
    상기 제 1 장벽층상의 제 2 장벽층으로서, 상기 제 2 장벽층은 산화물인, 상기 제 2 장벽층; 및
    상기 제 2 장벽층상에 배치된 층을 포함하고,
    상기 제 1 장벽층을 가로질러 상기 배치된 층에 핫 캐리어들(hot carrier)이 주입되는, 전자 디바이스.
  2. 제 1 항에 있어서,
    상기 제 1 장벽층은 실리콘 이산화물의 무응력층이 아래에 있는 실리콘 이산화물의 성장층을 더 포함하는, 전자 디바이스.
  3. 제 1 항에 있어서,
    상기 제 1 장벽층은 제 1 장벽 높이를 갖고, 상기 제 2 장벽층은 제 2 장벽 높이를 가지며, 상기 제 1 장벽 높이는 상기 제 2 장벽 높이보다 더 큰, 전자 디바이스.
  4. 제 1 항에 있어서,
    상기 기판은 산화 가능하고, 상기 제 1 장벽층은 SiO2인, 전자 디바이스.
  5. 제 1 항에 있어서,
    상기 제 2 장벽층은 Ta2O5, ZrO2와 페로브스카이트 물질들(perovskite materials)로 구성된 그룹으로부터 선택되고, 고-k 유전체 물질은 실질적으로 비정질인, 전자 디바이스.
  6. 전하 주입 트랜지스터(CHINT)에 있어서:
    소스와 드레인을 갖는 실리콘층;
    상기 실리콘층상에 배치된 SiO2의 제 1 장벽층;
    상기 SiO2 층상에 배치된 고-k 유전체 물질의 제 2 장벽층; 및
    상기 고-k의 제 2 장벽층상에 배치된 컬렉터 층을 포함하고,
    상기 제 1 장벽층을 가로질러 상기 컬렉터 층에 핫 캐리어들이 주입되는, 전하 주입 트랜지스터.
  7. 제 6 항에 있어서,
    상기 고-k 유전체층은 Ta2O5, TiO2, ZrO2와 페로브스카이트 물질들로 구성된 그룹으로부터 선택되고, 상기 고-k의 유전체 물질은 실질적으로 비정질인, 전하 주입 트랜지스터.
  8. 제 6 항에 있어서,
    상기 SiO2의 제 1 장벽층은 SiO2의 무응력층이 아래에 있는 SiO2의 성장층을 더 포함하는, 전하 주입 트랜지스터.
  9. 제 8 항에 있어서,
    상기 SiO2의 성장층은 3 내지 8Å 정도의 두께를 갖고, 상기 SiO2의 무응력층은 3 내지 5Å 정도의 두께를 갖는, 전하 주입 트랜지스터.
  10. 제 6 항에 있어서,
    상기 제 1 장벽층은 6 내지 20Å 정도의 두께를 갖고, 상기 제 2 장벽층은 30 내지 1000Å 정도의 두께를 갖는, 전하 주입 트랜지스터.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020000035302A 1999-06-25 2000-06-26 고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터 KR100684480B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/339,894 1999-06-25
US09/339,894 1999-06-25
US09/339,894 US6303940B1 (en) 1999-01-26 1999-06-25 Charge injection transistor using high-k dielectric barrier layer

Publications (2)

Publication Number Publication Date
KR20010039681A KR20010039681A (ko) 2001-05-15
KR100684480B1 true KR100684480B1 (ko) 2007-02-22

Family

ID=23331077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035302A KR100684480B1 (ko) 1999-06-25 2000-06-26 고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터

Country Status (3)

Country Link
US (1) US6303940B1 (ko)
KR (1) KR100684480B1 (ko)
GB (1) GB2351843B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479862B1 (en) * 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6563185B2 (en) * 2001-05-21 2003-05-13 The Regents Of The University Of Colorado High speed electron tunneling device and applications
US6762114B1 (en) 2002-12-31 2004-07-13 Texas Instruments Incorporated Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US6750126B1 (en) 2003-01-08 2004-06-15 Texas Instruments Incorporated Methods for sputter deposition of high-k dielectric films
JP2004265489A (ja) * 2003-02-28 2004-09-24 Fuji Photo Film Co Ltd 磁性粒子塗布物
US7550800B2 (en) 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US7411244B2 (en) * 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144869B2 (ko) 1971-12-17 1976-12-01
EP0510557A3 (en) * 1991-04-22 1994-06-22 Nippon Telegraph & Telephone Resonant tunneling transistor
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
JP3362356B2 (ja) * 1993-03-23 2003-01-07 富士通株式会社 光半導体装置
KR100192391B1 (ko) * 1994-03-04 1999-06-15 구본준 전하전송자 인젝션 트랜지스터
GB9414311D0 (en) * 1994-07-15 1994-09-07 Philips Electronics Uk Ltd A transferred electron effect device
JPH08148670A (ja) * 1994-11-24 1996-06-07 Honda Motor Co Ltd 半導体装置

Also Published As

Publication number Publication date
US6303940B1 (en) 2001-10-16
GB2351843B (en) 2001-09-26
GB2351843A (en) 2001-01-10
GB0013885D0 (en) 2000-08-02
KR20010039681A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US5179037A (en) Integration of lateral and vertical quantum well transistors in the same epitaxial stack
EP0159273B1 (en) Semiconductor device
US4641161A (en) Heterojunction device
Riel et al. InAs-Si heterojunction nanowire tunnel diodes and tunnel FETs
Nah et al. $\hbox {Ge-Si} _ {x}\hbox {Ge} _ {1-x} $ Core–Shell Nanowire Tunneling Field-Effect Transistors
KR100684480B1 (ko) 고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터
KR20010032538A (ko) 전계효과 트랜지스터
EP0566591B1 (en) Semiconductor device
Lyu et al. A GaN power integration platform based on engineered bulk Si substrate with eliminated crosstalk between high-side and low-side HEMTs
US4590502A (en) Camel gate field effect transistor device
Bergman et al. InAs/AlSb HFETs with f/sub/spl tau//and f/sub max/above 150 GHz for low-power MMICs
US4903091A (en) Heterojunction transistor having bipolar characteristics
US5552330A (en) Resonant tunneling fet and methods of fabrication
Maher et al. A triple channel HEMT on InP (Camel HEMT) for large-signal high-speed applications
JP2001156301A (ja) 共鳴トンネル装置
Östling et al. Ferroelectric thin films on silicon carbide for next-generation nonvolatile memory and sensor devices
Mensz et al. Evidence for a real‐space transfer of hot holes in strained GeSi/Si heterostructures
Feuer et al. Gate-length dependence of DC and microwave properties of submicrometer In/sub 0.53/Ga/sub 0.47/As HIGFETs
JP4108252B2 (ja) 電子デバイス
Ghosh et al. GaAs MESFET's with Ga 1-x Al x As buffer layers
JP2710309B2 (ja) ヘテロ接合電界効果トランジスタ
EP0093557B1 (en) High-speed complementary semiconductor integrated circuit
JP3854651B2 (ja) 相補型ヘテロ接合半導体素子
JPH11121737A (ja) 電界効果トランジスタおよびその製造方法
KR100709069B1 (ko) 과잉운반자의 드레인 효율을 높인 이종접합 반도체소자구조 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee