KR100684452B1 - 플래시 메모리 소자의 유전막 식각 방법 - Google Patents

플래시 메모리 소자의 유전막 식각 방법 Download PDF

Info

Publication number
KR100684452B1
KR100684452B1 KR1020040115684A KR20040115684A KR100684452B1 KR 100684452 B1 KR100684452 B1 KR 100684452B1 KR 1020040115684 A KR1020040115684 A KR 1020040115684A KR 20040115684 A KR20040115684 A KR 20040115684A KR 100684452 B1 KR100684452 B1 KR 100684452B1
Authority
KR
South Korea
Prior art keywords
etching
film
memory device
flash memory
gate
Prior art date
Application number
KR1020040115684A
Other languages
English (en)
Other versions
KR20060077043A (ko
Inventor
안효상
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115684A priority Critical patent/KR100684452B1/ko
Publication of KR20060077043A publication Critical patent/KR20060077043A/ko
Application granted granted Critical
Publication of KR100684452B1 publication Critical patent/KR100684452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 유전막 식각 방법에 관한 것으로, 산화막/질화막/산화막의 적층막으로 이루어진 플래시 메모리 소자의 유전막 식각 방법에 있어서, ONO막을 형성하고, CHF3 가스와 아르곤 가스의 비율을 1:2 또는 1:1로 사용하여 식각함에 기술적 특징이 있고, ONO 식각시 5mT 이하의 압력으로 CHF3 가스와 아르곤 가스를 첨가함으로써 안정적인 게이트 식각이 가능하고 플로린에 의한 폴리 실리콘의 식각에 영향이 적어 게이트의 형상을 균일하게 유지할 수 있는 효과가 있다.
유전막 식각, EPD

Description

플래시 메모리 소자의 유전막 식각 방법{Method for etching the dielectric layer of flash memory device}
도 1은 종래의 유전막과 플래시 메모리 장치를 나타내는 단면도이다.
본 발명은 플래시 메모리 소자의 유전막 식각 방법에 관한 것으로, 보다 자세하게는 CHF3 가스와 아르곤(Ar) 가스를 첨가하여 식각하는 유전막 식각 방법에 관한 것이다.
최근 반도체 기억소자가 고집적화 됨에 따라 셀의 크기 또한 매우 작아지고 있다. 반도체 기억장치중 셀 캐패시터에 전하를 축적시킴으로써 정보를 저장하는 메로리 소자(DRAM)에 있어서, 셀의 전기적 특성은 셀 캐패시터의 용량과 매우 밀접한 관계가 있다. 즉, 셀과 관련된 특성, 예컨대 리프레쉬(refresh) 특성 및 소프트 에러(soft error) 특성을 개선시키기 위해서는 셀 캐패시터의 용량을 증가시켜야 한다.
이와 같이 셀 캐패시터의 용량을 증가시키기 위하여 여러 가지의 셀 제조방법이 발표되었으며, 이들 중 산화막과 유전상수가 큰 물질막, 예컨대 질화막을 적층시킨 산화막/질화막/산화막(Oxide/Nitride/Oxide)을 유전막으로 사용하는 방법이 있다.
한편, 플로팅 게이트와 컨트롤 게이트가 차례로 적층된 구조를 갖는 셀을 구비하는 불휘발성 메모리소자에 있어서, 플로팅 게이트와 컨트롤 게이트 사이에 개재된 유전막은 불휘발성 메모리 셀의 특성에 직접적인 영향을 준다.
즉, 플로팅 게이트 상에 형성된 유전막 및 컨트롤 게이트로 구성되는 캐패시터의 용량이 클수록 불휘발성 메모리 셀의 프로그램 특성 및 소거(erase) 특성은 향상된다.
도 1은 종래의 플래시 메모리 장치를 나타내는 단면도이고, 도 1b 및 도 1c는 종래의 유전막을 나타내는 단면도이다. 도 1a에 도시된 바와 같이, 실리콘 기판(10) 상에 활성 영역과 소자분리 영역을 형성한 다음, 게이트 산화막(11)을 성장시키고, 그 상부에 소정의 증착 공정, 사진 및 식각 공정, 자기 정렬 식각(self aligned etch)을 사용하여 플로팅 게이트(12), 유전막인 ONO막(13) 및 제어 게이트(14)를 형성한다.
다음, 폴리 실리콘막의 열산화를 통하여 유전막(15)을 형성한 후, 전체구조 상부에 폴리 실리콘막(16)을 증착한다. 이후, 사진 및 식각 공정을 사용하여 선택 게이트를 형성하게 된다.
ONO막(13)은 플로팅 게이트 형성을 위한 폴리 실리콘막 열산화에 의해 성장시키는데, 유전체 특성을 고려하여 과다한 성장을 방지하기 위해 폴리 실리콘막에 충분한 불순물을 주입할 수 없게 된다. 이는 불순물 도핑 농도가 큰 부위에서 열산화가 활발히 일어나기 때문이다.
플래시 메모리의 게이트 식각은 2가지의 식각이 병행된다고 볼 수 있다. 첫번째로는 폴리 실리콘막과 도핑된 폴리 실리콘막의 식각을 위해 브룸화수소(HBr)를 이용한 방법과 두번째로는 실리콘 산화막의 식각을 위해 CF4를 이용한 방법이 있다. 즉 브룸화수소를 통해 플로팅 게이트를 식각하고, 이후 ONO의 식각을 위해 CF4를 사용한다.
그러나 ONO 식각에 이용되고 있는 CF4 가스의 플로린(F)은 공정챔버의 표면상태를 변화시키고, 공정 분위기에 영향을 미쳐 플로린이 풍부한 조건에서의 게이트 식각시 여러가지 문제점을 유발시키고 있는데, 그중 CF4를 통한 ONO의 식각은 산화막 및 실리콘의 식각 속도가 매우 빨라 폴리 실리콘 게이트의 식각시 EPD(End Point Detect)와 같은 툴(Tool)을 이용한 식각 타겟(Etch Target)의 조절에 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, ONO 식각시 5mT 이하의 압력으로 CHF3 가스와 아르곤(Ar) 가스를 첨가하여 식각함으로써 게이트의 형상을 안정적으로 구현할 수 있는 플래시 메모리 소자의 유전막 식각 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 산화막/질화막/산화막의 적층막으로 이루어진 플래시 메모리 소자의 유전막 식각 방법에 있어서, ONO막을 형성하고, CHF3 가스와 아르곤 가스의 비율을 1:2 또는 1:1로 사용하여 식각하는 플래시 메모리 소자의 유전막 식각 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 발명은 ONO 식각시 CHF3 가스를 이용한다. 상기 CHF3 가스는 ONO 식각시 선택비를 증가시킴으로써, 산화막 식각시 폴리 실리콘의 식각을 최대한 억제할 수 있다.
상기와 같은 조건은 안정적으로 게이트 폴리의 식각을 가능하게 한다. 즉, 식각시 안정적인 생성물질의 파장을 검출하는 것이 가능하여 EPD(End Point Detector)를 이용한 식각 타겟의 조절을 가능하게 할 수 있다.
CHF3 가스로 ONO를 식각할 경우에 게이트의 형상에 악영향을 미칠 수 있는 것으로 알려져 있으나 5mT 이하의 압력과 아르곤 가스의 첨가는 게이트의 형상을 안정적으로 구현할 수 있게 해 준다.
본 발명에서는 ONO막을 형성하여 CHF3를 통한 ONO의 식각을 하였고 5mT 이하의 저압 및 CHF3 가스와 아르곤 가스의 비율을 CHF3 : Ar = 1:2 또는 1:1로 사용하여 게이트의 형상 및 폴리 실리콘/산화막의 선택비를 높이게 된다.
최적의 게이트 형상을 위해서 300W 이하의 소스 전원과 200W 이상의 바이어스 전원이 사용된다. 상기 CHF3의 우수한 선택비는 폴리 실리콘 게이트의 식각을 안정적으로 구현하도록 할 수 있고, CF4 가스를 이용한 플로린에 의한 공격을 최소화할 수 있다. 상기 플로린에 의한 공격이 최소화함으로 인하여 안정적인 게이트의 구현이 가능하다.
또한, 본 발명은 ONO 식각시 EPD를 이용해 감지가 가능하여 ONO 타켓을 정확하게 조절할 수 있고, 플래시 메모리의 게이트에 형성될 수 있는 잔유물(Residue)의 발생을 최소화할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 플래시 메모리 소자의 유전막 식각 방법은 ONO 식각시 5mT 이하의 압력으로 CHF3 가스와 아르곤 가스를 첨가함으로써 안정적인 게이트 식각이 가능하고 플로린에 의한 폴리 실리콘의 식각에 영향이 적어 게이트의 형상을 균일하게 유지할 수 있는 효과가 있다.

Claims (3)

  1. 산화막/질화막/산화막의 적층막으로 이루어진 플래시 메모리 소자의 유전막 식각 방법에 있어서,
    ONO막을 형성하고, 5mT 이하의 저압인 CHF3 가스와 아르곤 가스의 비율을 1:2 또는 1:1로 사용하여 식각하는 플래시 메모리 소자의 유전막 식각 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 식각은 EPD를 이용한 식각 타겟의 조절이 가능한 것을 특징으로 하는 플래시 메모리 소자의 유전막 식각 방법.
KR1020040115684A 2004-12-29 2004-12-29 플래시 메모리 소자의 유전막 식각 방법 KR100684452B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115684A KR100684452B1 (ko) 2004-12-29 2004-12-29 플래시 메모리 소자의 유전막 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115684A KR100684452B1 (ko) 2004-12-29 2004-12-29 플래시 메모리 소자의 유전막 식각 방법

Publications (2)

Publication Number Publication Date
KR20060077043A KR20060077043A (ko) 2006-07-05
KR100684452B1 true KR100684452B1 (ko) 2007-02-16

Family

ID=37169165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115684A KR100684452B1 (ko) 2004-12-29 2004-12-29 플래시 메모리 소자의 유전막 식각 방법

Country Status (1)

Country Link
KR (1) KR100684452B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150678A (ja) 1998-11-10 2000-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR20000043917A (ko) * 1998-12-29 2000-07-15 김영환 플래쉬 메모리 소자의 제조 방법
KR20020096468A (ko) * 2001-06-20 2002-12-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR20040019652A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 반도체 소자의 도전성 패턴 형성방법
KR20060005178A (ko) * 2004-07-12 2006-01-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150678A (ja) 1998-11-10 2000-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR20000043917A (ko) * 1998-12-29 2000-07-15 김영환 플래쉬 메모리 소자의 제조 방법
KR20020096468A (ko) * 2001-06-20 2002-12-31 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR20040019652A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 반도체 소자의 도전성 패턴 형성방법
KR20060005178A (ko) * 2004-07-12 2006-01-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
KR20060077043A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US8816424B2 (en) Nonvolatile memory device
KR100674971B1 (ko) Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
KR101221598B1 (ko) 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법.
US11588051B2 (en) Semiconductor device and fabrication method thereof
US7939880B2 (en) Split gate non-volatile memory cell
US7589374B2 (en) Semiconductor device and related fabrication method
US8575716B2 (en) Integrated circuit devices and methods of forming memory array and peripheral circuitry isolation
KR20210081180A (ko) 전자 소자 및 그 제조방법
US5536667A (en) Method for forming a gate electrode in a semiconductor device
US20210066334A1 (en) Non-volatile memory with gate all around thin film transistor and method of manufacturing the same
KR100757327B1 (ko) 불 휘발성 메모리 소자의 형성 방법
KR100490301B1 (ko) 난드 플래시 메모리 소자의 제조 방법
KR101493047B1 (ko) 반도체소자 및 그 제조방법
KR100684452B1 (ko) 플래시 메모리 소자의 유전막 식각 방법
US6921695B2 (en) Etching method for forming a square cornered polysilicon wordline electrode
US7785965B2 (en) Dual storage node memory devices and methods for fabricating the same
US8604537B2 (en) Nonvolatile memory device and method of fabricating the same
JP2005175499A (ja) メモリ素子及びその製造方法
KR100814376B1 (ko) 불휘발성 메모리 장치 및 그 제조 방법
CN1209811C (zh) 一种降低快闪存储器随机位故障的方法
KR20210047592A (ko) 전자 소자 및 그 제조방법
TW527724B (en) Method of fabricating a flash memory cell
KR20080042590A (ko) 비휘발성 메모리 소자의 제조방법
TW521402B (en) Method for reducing random bit failures of flash memories
KR20040012040A (ko) 불휘발성 메모리 장치의 게이트 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee