KR100683156B1 - 박막트랜지스터 액정표시장치의 화소전극 형성방법 - Google Patents

Abstract

본 발명은 박막트랜지스터 액정표시장치의 화소전극 형성방법을 개시한다. 개시된 본 발명에 따른 박막트랜지스터 액정표시장치의 화소전극 형성방법은, 하부 보호필름과 상부 보호필름 사이에 네가티브 타입 포토레지스트가 개재된 전사필름을 마련하는 단계; 상기 전사필름의 하부 보호필름을 제거하는 단계; 상기 하부 보호필름이 제거된 전사필름을 박막트랜지스터가 형성되고, 상기 박막트랜지스터를 덮도록 전면 상에 보호막이 형성되며, 상기 보호막 내에 박막트랜지스터의 일부분을 노출시키는 비아홀이 형성된 구조의 유리기판 상에 라미네이션하는 단계; 상기 상부 보호필름을 제거하는 단계; 상기 베이크된 네가티브 타입 포토레지스트 패턴을 노광 및 현상하여 화소 경계 영역에 해당하는 보호막 부분 상에 양측면이 언더컷된 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 및 비아홀을 포함한 보호막 상에 투명 금속막을 증착하는 단계; 및 상기 포토레지스트 패턴을 제거함과 아울러 포토레지스트 패턴 위에 증착된 투명 금속막을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

박막트랜지스터 액정표시장치의 화소전극 형성방법{Method for forming pixel electrode of TFT-LCD}

도 1a 내지 도 1e는 종래 기술에 따른 박막트랜지스터 액정표시장치의 화소전극 형성방법을 설명하기 위한 공정별 단면도.

도 2a 내지 도 2f는 본 발명에 따른 박막트랜지스터 액정표시장치의 화소전극 형성방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

21 : 유리기판 22 : 게이트전극

23 : 게이트절연막 24 : 채널층

25 : 오믹콘택층 26a : 소오스전극

26b : 드레인전극 30 : 박막트랜지스터

31 : 보호막 32 : 비아홀

33 : ITO 금속막 33a : 화소전극

41 : 하부 보호필름 42 : 네가티브 타입 포토레지스트

43 : 상부 보호필름 44 : 전사필름

50 : 라미네이터 52 : 롤

본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 전사 필름을 이용한 화소전극 형성방법에 관한 것이다.

액정표시장치(Liquid Crystal Display: 이하, LCD)는 CRT(Cathode-ray tube)를 대신하여 개발되어져 왔다. 특히, 각 화소마다 스위칭 소자로서 박막트랜지스터(Thin Film Transistor: 이하, TFT)가 구비되는 TFT-LCD는 CRT에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하였기에, 최근들어 노트북 PC 및 모니터 시장은 물론 TV 시장에서도 크게 각광 받고 있다. 이와같은 TFT-LCD는 전형적으로 TFT 및 화소전극이 구비된 어레이 기판과 컬러필터 및 상대전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조를 갖는다.

한편, 이러한 TFT-LCD에 있어서, 고화질을 얻기 위해서는 화소전극의 면적에 대한 실제 빛 투과 비율인 개구율의 향상이 우선적이다. 이에, 개구율을 향상시키기 위한 방법으로서 ITO(Indium Tin Oxide) 금속막으로된 화소전극을 화소영역 전체에 걸쳐 배치시키는 탑 ITO 구조가 제안되었다.

탑 ITO 구조를 형성하기 위해, 종래에는 유리기판 상에 TFT를 형성한 후, 상기 TFT를 보호하도록 기판 전면 상에 보호막을 형성하고, 그런다음, 상기 보호막을 식각하여 TFT의 일부분, 예컨데, 소오스전극을 노출시키는 비아홀을 형성하며, 이어서, 상기 비아홀 및 보호막 상에 ITO 금속막을 증착한 후, 상기 ITO 금속막을 패터닝하여 화소전극을 형성하고 있다.

여기서, 상기 화소전극의 패터닝은 공지의 포토리소그라피 공정을 통해 이루어지며, 이하에서는 도 1a 내지 도 1e를 참조하여 종래의 화소전극 형성방법을 설명하도록 한다.

도 1a를 참조하면, TFT(10)가 형성되고 상기 TFT(10)를 덮도록 전 영역 상에 보호막(11)이 형성된 유리기판(1)을 마련한다. 그런다음, 상기 보호막(11)을 식각하여 TFT(10)의 소오스전극(6a)을 노출시키는 비아홀(12)을 형성한다. 이어서, 상기 비아홀(12) 및 보호막(11) 상에 ITO 금속막(13)을 증착한다.

미설명된 도면부호 2는 게이트전극, 3은 게이트절연막, 4는 채널층, 5는 오믹콘택층, 그리고, 6b는 드레인전극을 각각 나타낸다.

도 1b를 참조하면, ITO 금속막(13) 상에 포토레지스트(photoresist:14)를 스핀 코팅(spin coating)한다. 그런다음, 상기 코팅된 포토레지스트(14)를 100℃ 이상의 온도로 베이크(bake)하여 건조시킨다.

도 1c를 참조하면, 건조된 포토레지스트를 소위 레티클(reticle)이라 불리우는 마스크를 이용해서 노광(exposure)한 후, 이를 현상(develop)하여 화소전극 형성 영역을 정의하는 포토레지스트 패턴(14a)을 형성한다.

도 1d를 참조하면, 포토레지스트 패턴(14a)을 식각장벽으로 이용해서 식각장벽이 형성되어 있지 않은 부분의 ITO 금속막을 식각하고, 이를 통해, ITO로 이루어지면서 소오스전극(6a)과 콘택되는 화소전극(13a)을 형성한다.

도 1e를 참조하면, 식각장벽으로 이용된 포토레지스트 패턴을 공지의 스트립 (strip) 공정에 따라 제거한다.

그러나, 전술한 종래의 화소전극 형성방법에서는 식각장벽으로 이용되는 포토레지스트는 스핀 코팅법으로 도포하게 되는데, 이 경우, 포토레지스트를 도포하는 과정에서 포토레지스트가 과다하게 소모되어 제조비용 증가가 초래되고, 또한, 포토레지스트를 도포하는 과정에서 기포에 의한 핀홀(pin hole)이 형성됨은 물론 도포된 포토레지스트의 두께 균일성이 떨어져 공정 상의 결함이 유발되는 등 수율저하가 야기된다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 포토레지스트의 과도 소모에 기인하는 제조비용 증가를 방지할 수 있는 TFT-LCD의 화소전극 형성방법을 제공함에 그 목적이 있다.

또한, 본 발명은 포토레지스트 도포 과정에서 발생되는 핀홀 및 도포된 포토레지스트의 두께 불균일에 기인하여 유발되는 공정 상의 결함을 방지할 수 있는 TFT-LCD의 화소전극 형성방법을 제공함에 그 다른 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부 보호필름과 상부 보호필름 사이에 네가티브 타입 포토레지스트가 개재된 전사필름을 마련하는 단계; 상기 전사필름의 하부 보호필름을 제거하는 단계; 상기 하부 보호필름이 제거된 전사필름을 TFT가 형성되고, 상기 TFT를 덮도록 전면 상에 보호막이 형성되며, 상기 보호막 내에 TFT의 일부분을 노출시키는 비아홀이 형성된 구조의 유리기판 상에 라미네이션하는 단계; 상기 상부 보호필름을 제거하는 단계; 상기 베이크된 네가티브 타입 포토레지스트 패턴을 노광 및 현상하여 화소 경계 영역에 해당하는 보호막 부분 상에 양측면이 언더컷된 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 및 비아홀을 포함한 보호막 상에 투명 금속막을 증착하는 단계; 및 상기 포토레지스트 패턴을 제거함과 아울러 포토레지스트 패턴 위에 증착된 투명 금속막을 제거하는 단계를 포함하는 TFT-LCD의 화소전극 형성방법을 제공한다.

여기서, 상기 전사필름의 네가티브 타입 포토레지스트는 1.0∼10㎛ 두께로 개재된다. 상기 전사필름의 라미네이션은 온도와 압력 조절이 가능한 롤(roll)이 탑재된 라미네이터를 이용해서 수행한다. 상기 포토레지스트 패턴은 그 양측면이 10 내지 60°의 각도로 언더컷되게 형성한다.

또한, 본 발명의 TFT-LCD의 화소전극 형성방법은 상기 상부 보호필름을 제거하는 단계 후, 그리고, 상기 포토레지스트 패턴을 형성하는 단계 전, 상기 보호막과 네가티브 타입 포토레지스트간 접착력이 개선되도록 상기 네가티브 타입 포토레지스트를 베이크하는 단계를 더 포함하며, 상기 베이크는 히팅용 핫 플레이트를 이용해서 50∼150℃의 온도로 수행한다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 ITO 금속막의 식각을 위한 식각장벽을 형성함에 있어서 종래의 포토레지스트 대신에 보호필름 상에 박리가 가능한 네가티브 타입 포토레지스트(negative photoresist)가 형성된 구조의 전 사필름을 이용한다. 아울러, 본 발명은 포토레지스트 상에 투명전극 재료, 즉, ITO 금속막을 증착할 경우에 후속에서 상기 포토레지스트의 제거가 어렵다는 단점을 해결하기 위해서 전사필름 패턴의 형성시에 그 양측면이 충분한 언더컷(undercut)이 이루어지도록 만든다.

이 경우, 상기 전사필름은 유리기판의 크기에 따라 절단하여 사용할 수 있는 것과 관련해서 재료의 손실이 적기 때문에, 본 발명은 종래와 비교해서 제조비용을 낮출 수 있다.

또한, 상기 전사필름은 코팅 방식이 아닌 라미네이션 방식으로 기판 상에 형성하므로 기포에 의한 핀홀 형성이 없거나 매우 적고 두께 또한 균일하므로, 본 발명은 핀홀 발생 및 두께 불균일에 기인하는 공정상의 결함 발생을 방지할 수 있다.

게다가, 화소전극은 ITO 금속막의 식각 공정을 이용하는 것이 아니라 포토레지스트 패턴의 제거시 원치 않는 ITO 금속막 부분을 함께 제거하는 것을 통해 형성하므로, 본 발명은 공정 단순화를 이룰 수 있다.

도 2a 내지 도 2f는 본 발명에 따른 TFT-LCD의 화소전극 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.

도 2a를 참조하면, 하부 보호필름(41)과 상부 보호필름(43) 사이에 박리가 가능한 네가티브 타입 포토레지스트(42)가 1.0∼10㎛ 두께로 개재된 구조의 전사필름(44)을 마련한다.

도 2b를 참조하면, 상기 전사필름(44)에서의 하부 보호필름을 제거한 상태에서, 이 전사필름(44)을 TFT(30)가 형성되고 상기 TFT(30)를 덮도록 보호막(31)이 형성되며 상기 보호막(31) 내에 TFT(30)의 소오스전극(26a)을 노출시키는 비아홀(32)이 형성된 구조의 유리기판(21) 상에 온도와 압력 조절이 가능한 롤(roll: 52)이 탑재된 라미네이터(50)를 이용해서 라미네이션한다.

도 2c를 참조하면, 라미네이션된 전사필름으로부터 상부 보호필름을 제거한다. 그런다음, 유리기판(21)과 라미네이션된 네가티브 포토레지스트(42)간의 접착력을 향상시키기 위해, 보다 정확하게는, 보호막(31)과 네가티브 포토레지스트(42)간의 접착력을 향상시키기 위해 상기 네가티브 포토레지스트(42)를 히팅(heating)용 핫 플레이트(hot plate: 54)를 이용해서 50∼150℃의 온도로 베이크한다.

도 2d를 참조하면, 베이크된 네가티브 포토레지스트를 노광 및 현상해서 소망하는 포토레지스트 패턴(42a)을 형성한다. 여기서, 상기 네가티브 포토레지스트의 노광시에는 종래 포토레지스트 패턴을 형성하기 위한 노광시에 사용된 레티클을 그대로 사용하여 진행하며, 이 결과, 네가티브 포토레지스트로 이루어진 포토레지스트 패턴(42a)은 화소전극이 형성될 영역 이외의 영역, 즉, 비화소 영역을 가리는 형태로 형성된다.

한편, 상기 포토레지스트 패턴(42a)은 후속에서 증착될 투명전극 재료의 용이한 제거를 위해서 그 양측면이 10 내지 60°정도의 언더컷이 이루어지도록 형성함이 바람직하다.

도 2e를 참조하면, 포토레지스트 패턴(42a)을 포함한 보호막(31) 상에 투명전극 재료, 바람직하게, ITO 금속막(33)을 증착한다. 이때, 상기 포토레지스트 패턴(42a)의 측면이 언더컷되어 있는 것과 관련해서 상기 ITO 금속막(33)은 포토레지 스트 패턴(42a)의 측면에 증착되지 않으며, 따라서, 상기 ITO 금속막(33)은 일체형이 아닌 분리된 상태로 포토레지스트 패턴(42a) 및 보호막(31) 상에 증착된다.

도 2f를 참조하면, 공지의 포토레지스트 스트립(strip) 공정에 따라 네가티브 포토레지스트로 이루어진 포토레지스트 패턴을 제거한다. 이때, 상기 포토레지스트 패턴 상에 증착된 ITO 금속막 부분이 함께 제거되며, 이에 따라, 화소 영역에 ITO 금속막으로 이루어지면서 비아홀(32)을 통해 TFT(30)의 소오스전극(26a)과 콘택되는 본 발명에 따른 화소전극(33a)이 형성된다.

여기서, 상기 화소전극(33a)은 ITO 금속막을 식각함이 없이 포토레지스트 패턴의 제거를 통해 형성하므로, ITO 금속막에 대한 식각 공정은 필요치 않다.

이상에서와 같이, 본 발명은 스핀 코팅 방식에 따라 도포하는 통상의 포토레지스트 대신에 보호필름 상에 박리 가능한 포토레지스트가 형성된 구조의 전사필름을 이용함으로써 재료의 손실을 줄일 수 있어 제조비용을 낮출 수 있고, 또한, 핀홀 형성 및 두께 불균일을 방지할 수 있어 공정 상의 결함 발생을 방지할 수 있으며, 아울러, 식각 공정 대신에 포토레지스트 스트립 공정을 통해 화소전극을 형성하므로, 공정 단순화를 이룰 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (6)

1. 하부 보호필름과 상부 보호필름 사이에 네가티브 타입 포토레지스트가 개재된 전사필름을 마련하는 단계;

   상기 전사필름의 하부 보호필름을 제거하는 단계;

   상기 하부 보호필름이 제거된 전사필름을 박막트랜지스터가 형성되고, 상기 박막트랜지스터를 덮도록 전면 상에 보호막이 형성되며, 상기 보호막 내에 박막트랜지스터의 일부분을 노출시키는 비아홀이 형성된 구조의 유리기판 상에 라미네이션하는 단계;

   상기 상부 보호필름을 제거하는 단계;

   상기 베이크된 네가티브 타입 포토레지스트 패턴을 노광 및 현상하여 화소 경계 영역에 해당하는 보호막 부분 상에 양측면이 언더컷된 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴 및 비아홀을 포함한 보호막 상에 투명 금속막을 증착하는 단계; 및

   상기 포토레지스트 패턴을 제거함과 아울러 포토레지스트 패턴 위에 증착된 투명 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화소전극 형성방법.
2. 제 1 항에 있어서, 상기 전사필름의 네가티브 타입 포토레지스트는

   1.0∼10㎛ 두께로 개재된 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화소전극 형성방법.
3. 제 1 항에 있어서, 상기 전사필름의 라미네이션은 온도와 압력 조절이 가능한 롤(roll)이 탑재된 라미네이터를 이용해서 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화소전극 형성방법.
4. 제 1 항에 있어서, 상기 상부 보호필름을 제거하는 단계 후, 그리고, 상기 포토레지스트 패턴을 형성하는 단계 전, 상기 보호막과 네가티브 타입 포토레지스트간 접착력이 개선되도록 상기 네가티브 타입 포토레지스트를 베이크하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화소전극 형성방법.
5. 제 4 항에 있어서, 상기 베이크는 히팅용 핫 플레이트를 이용해서 50∼150℃의 온도로 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화소전극 형성방법.
6. 제 1 항에 있어서, 상기 포토레지스트 패턴은 그 양측면이 10 내지 60°의 각도로 언더컷되게 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 화소전극 형성방법.

Images