KR100676082B1 - 연성회로기판 제조방법 - Google Patents

연성회로기판 제조방법 Download PDF

Info

Publication number
KR100676082B1
KR100676082B1 KR1020050133863A KR20050133863A KR100676082B1 KR 100676082 B1 KR100676082 B1 KR 100676082B1 KR 1020050133863 A KR1020050133863 A KR 1020050133863A KR 20050133863 A KR20050133863 A KR 20050133863A KR 100676082 B1 KR100676082 B1 KR 100676082B1
Authority
KR
South Korea
Prior art keywords
region
circuit board
reverse
plating
terminal
Prior art date
Application number
KR1020050133863A
Other languages
English (en)
Inventor
박종흠
박기준
이유용
Original Assignee
디케이 유아이엘 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디케이 유아이엘 주식회사 filed Critical 디케이 유아이엘 주식회사
Priority to KR1020050133863A priority Critical patent/KR100676082B1/ko
Application granted granted Critical
Publication of KR100676082B1 publication Critical patent/KR100676082B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 제3영역(30)에 제공된 터미널(31)에 Ni 도금 또는 Au 도금을 선택적으로 행할 수 있도록 한 연성회로기판 제조방법에 관한 것이다.

Description

연성회로기판 제조방법{MANUFACTURING METHOD OF FLEXIBLE PRINTED CIRCUIT BOARD}
도 1은 종래의 일 예에 따른 연성회로기판을 나타내는 평면도.
도 2는 종래의 일 예에 따른 연성회로기판을 나타내는 요부 측단면도.
도 3은 본 발명에 적용된 연성회로기판을 나타내는 평면도.
도 4는 본 발명에 적용된 연성회로기판을 나타내는 요부 측단면도.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 연성회로기판 제조방법을 나타내는 공정도.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 연성회로기판 제조방법을 나타내는 공정도.
≡*≡ 도면의 주요 부분에 대한 부호의 설명 ≡*≡
10 : 제1영역 11 : 본딩패드
12 : 리버스홀 20 : 제2영역
21 : 배선패턴 30 : 제3영역
31 : 터미널 31a : 슬라이드 단자
31b : 커넥터 단자 100 : 연성회로기판
M : 카메라 모듈 H : 하우징
L : 렌즈 B : 반도체 칩(이미지 센싱칩)
B1 : 범프볼 RW : 리버스 본딩 와이어
C : 동박 CF : 동박적층필름
P : 포토솔더레지스트 Ni : Ni
Au : Au G : 마스킹 소재
CL : 커버레이어필름 W : 본딩 와이어
본 발명은 연성회로기판 제조방법에 관한 것으로, 더욱 상세하게는 제3영역에 제공된 터미널에 Ni 도금 또는 Au 도금을 선택적으로 행할 수 있도록 하여 불량을 줄이면서 그 수명을 보장할 수 있는 연성회로기판 제조방법에 관한 것이다.
일반적으로 연성회로기판(Flexible Printed Circut Board)은 PI필름(PolyImide Film)에 Cu박막을 증착시킨 동박적층필름(CCL; Copper Clad Laminate)을 패턴닝하여 휴대단말기, 노트북, 캠코더 등의 메인 회로기판과 LCD 모듈 상호간의 연결을 도모하는데 활용되며, 특히 메인 회로기판과 LCD 모듈 상호간의 연결부위인 힌지 부분에서의 유연성을 최대한 발휘토록 하는 핵심 소자로 이용되고 있다.
최근 들어, 휴대단말기 등은 각종 게임기능, 네비게이션 기능, MP3기능, 무선 TV 시청 등과 같은 다양한 프로그램 및 컨텐츠의 활용에 기인하여 데이터의 전송량이 기하급수적으로 증가하고 있고, 이에 따라 연성회로기판의 집적화에 대한 필요성은 상대적으로 증폭되고 있는 실정이다.
도 1은 종래의 일 예에 따른 연성회로기판(100)을 나타내는 평면도이다.
종래의 일 예에 따른 연성회로기판(100)은 도 1에 도시된 바와 같이 휴대단말기의 소형 카메라 모듈(M)을 탑재하기 위한 것으로 범프볼(Bump Ball; B1)을 갖 는 반도체 칩(B)이 탑재되도록 본딩패드(11)를 구비한 제1영역(10)과, 배선패턴(21)이 배치된 제2영역(20), 그리고 터미널(31)을 갖는 제3영역(30)으로 나눌 수 있다.
반도체 칩(B)은 예를 들어 하우징(H) 속의 렌즈(L)를 통하여 촬영된 이미지를 센싱하기 위한 이미지 센싱칩이라 할 수 있고, 이 이미지 센싱칩은 제1영역(10)의 본딩패드(11)에 본딩 와이어(W)로서 접속되기 위한 범프볼(B1)을 구비한다.
도 2는 종래의 일 예에 따른 연성회로기판(100)을 나타내는 요부 측단면도이다.
종래의 일 예에 따른 연성회로기판(100)은 도 1 및 도 2에 도시된 바와 같이 제1영역(10)의 상부에 반도체 칩(B), 예를 들면 이미지 센싱칩을 탑재시킴과 동시에 이미지 센싱칩의 범프볼(B1)과 제1영역(10)의 본딩패드(11)를 본딩 와이어(W)로서 접속시킬 수 있도록 설계된다.
그런데, 이와 같은 설계구조는 반도체 칩(B), 즉 이미지 센싱칩의 점유공간보다 제1영역(10)의 넓이가 더 커야만 본딩패드(11)가 상부로 노출되어 본딩 와이어(W)에 의한 범프볼(B1)과의 접속을 가능케 할 수 있어 연성회로기판(100)의 소형화, 고밀도화, 박형화 및 고집적화에 적절하게 부응하지 못하는 단점이 있다.
아울러, 슬라이드 단자(31a)나 커넥터 단자(31b)의 용도에 따른 재질 선택에 대한 시행착오가 많아 불량이 초래되거나 그 수명을 보장할 수 없는 문제점이 발생되었다.
본 발명은 상기 단점을 해결하기 위하여 안출된 것으로, 그 목적으로 하는 바는 제3영역에 제공된 터미널에 Ni 도금 또는 Au 도금을 선택적으로 행할 수 있도록 하여 불량을 줄이면서 그 수명을 보장할 수 있는 연성회로기판 제조방법을 제공함에 있다.
아울러, 제1영역에 리버스 본딩 와이어 접속용 리버스홀을 제공하여 소형화, 고밀도화, 박형화 및 고집적화를 기할 수 있는 연성회로기판 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 연성회로기판 제조방법은,
(a) 동박적층필름을 패터닝하여 본딩패드를 갖는 제1영역, 배선패턴을 갖는 제2영역, 슬라이드 단자를 갖는 제3영역을 각각 부여하는 스텝과,
(b) 상기 제3영역에 마스킹 소재를 부여하여 마스킹하는 스텝과,
(c) Ni 도금을 부여하는 스텝과,
(d) 상기 마스킹 소재를 박리하는 스텝과,
(e) Au 도금을 부여하는 스텝과,
(h) 상기 제1영역 내지 제3영역을 기준으로 타발하여 연성회로기판을 완성하는 스텝으로 이루어지는 것을 그 기술적 방법상의 기본 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 연성회로기판 제조방법은,
(A) 동박적층필름을 패터닝하여 본딩패드를 갖는 제1영역, 배선패턴을 갖는 제2영역, 커넥터 단자를 갖는 제3영역을 각각 부여하는 스텝과,
(B) Ni 도금을 부여하는 스텝과,
(C) Au 도금을 부여하는 스텝과,
(F) 상기 제1영역 내지 제3영역을 기준으로 타발하여 연성회로기판을 완성하는 스텝으로 이루어지는 것을 그 기술적 방법상의 다음 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명하기로 하고, 이들 실시예를 통하여 본 발명의 목적, 특징 및 이점들을 보다 더 잘 이해할 수 있게 된다.
도 3은 본 발명에 적용된 연성회로기판(100)을 나타내는 평면도이다.
본 발명에 적용된 연성회로기판(100)은 도 3에 도시된 바와 같이 예를 들면 휴대단말기의 소형 카메라 모듈(M)을 탑재하기 위한 것으로 범프볼(B1)을 갖는 반도체 칩(B)이 탑재되도록 본딩패드(11)를 구비한 제1영역(10)과, 배선패턴(21)이 배치된 제2영역(20), 그리고 터미널(31)을 갖는 제3영역(30)으로 나눌 수 있다.
이때, 터미널(31)은 휴대단말기의 메인 회로기판에 슬라이딩 접속시 슬라이드 단자(31a)로 활용되거나 휴대단말기의 메인 회로기판에 커넥팅 접속시 커넥터 단자(31b)로 활용될 수 있는데, 슬라이드 단자(31a)나 커넥터 단자(31b)의 용도에 따라 최적의 재질을 선택해야만 불량을 줄이면서 그 수명을 보장할 수 있게 된다.
반도체 칩(B)은 예를 들어 하우징(H) 속의 렌즈(L)를 통하여 촬영된 이미지를 센싱하기 위한 이미지 센싱칩이라 할 수 있고, 이 이미지 센싱칩은 제1영역(10)의 본딩패드(11)에 리버스 본딩 와이어(RW)로서 접속되기 위한 범프볼(B1)을 구비한다.
도 4는 본 발명에 적용된 연성회로기판(100)을 나타내는 요부 측단면도이다.
본 발명에 적용된 연성회로기판(100)은 도 3 및 도 4에 도시된 바와 같이 제1영역(10)의 하부에 반도체 칩(B), 즉 이미지 센싱칩을 탑재시킴과 동시에 이미지 센싱칩의 범프볼(B1)과 제1영역(10)의 본딩패드(11)를 리버스 본딩 와이어(RW)로서 접속시킬 수 있도록 설계되고, 다른 한편으로 본딩 와이어(W)로서 접속시킬 수 있도록 설계될 수 있음은 물론이다.
더욱 구체적으로, 반도체 칩(B)이 제1영역(10)의 하부에 탑재된 상태에서 범프볼(B1)과 본딩패드(11)를 서로 접속시키기 위하여 제1영역(10)의 주변에 리버스 본딩 와이어(RW) 통과용 리버스홀(Reverse Hall; 12)을 갖도록 하는 것이다.
이와 같은 설계구조는 반도체 칩(B), 즉 이미지 센싱칩의 점유공간보다 제1영역(10)의 넓이를 오히려 작게 하더라도 본딩패드(11)가 상부로 노출된 상태에서 리버스홀(12) 사이로 보이는 범프볼(B1)에 리버스 본딩 와이어(RW)로서 접속될 수 있게 되어 연성회로기판(100)의 소형화, 고밀도화, 박형화 및 고집적화에 자연스럽게 실현할 수 있게 된다.
즉, 종래에는 반도체 칩(B), 즉 이미지 센싱칩의 점유공간의 한계 때문에 제1영역(10)을 사실상 이미지 센싱칩의 점유공간보다 더 크게 할 수밖에 없어 소형화에 대한 어려움이 많았지만, 본 발명에서는 제1영역(10)의 하부에 이미지 센싱칩을 탑재시키면서 리버스홀(12)을 경유하여 범프볼(B1)과 본딩패드(11)를 리버스 본딩 와이어(RW)로서 접속시킬 수 있도록 함으로써 제1영역(10)의 크기를 상대적으로 축소시킬 수 있게 되어 연성회로기판(100)의 소형화, 고밀도화, 박형화 및 고집적화에 대한 기대에 부응할 수 있게 된 것이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 연성회로기판 제조방법을 나타내는 공정도이다.
본 발명의 일 실시예에 따른 연성회로기판 제조방법은 도 5a 내지 도 5d에 도시된 바와 같이 PI필름(PolyImide Film) 또는 Polyester Film에 동박(Cu박막; C)을 증착시킨 동박적층필름(Copper Clad Laminate Film; CF)을 패터닝하여 본딩패드(11)를 갖는 제1영역(10), 배선패턴(21)을 갖는 제2영역(20) 및 슬라이드 단자(31a)를 갖는 제3영역(30)을 각각 부여한다(a).
이때, 본딩패드(11)는 반도체 칩(B), 예를 들면 이미지 센싱칩의 범프볼(B1)에 리버스 본딩 와이어(RW)로서 접속될 수 있도록 제1영역(10)의 주변에 패터닝되고, 배선패턴(21)은 제1영역(10)과 제2영역(20)을 전기적으로 연결해 줄 수 있도록 패터닝되며, 슬라이드 단자(31a)는 휴대단말기의 메인 회로기판(미 도시됨)에 슬라이딩 접속시킬 수 있도록 패터닝되는 것이다.
이어서, 제1영역(10)을 부분 절연시키기 위하여 포토솔더레지스트(P)를 도포시키고(a+1), 다시 제3영역(30)에 마스킹 소재[G; 예를 들면, DFR(Dry Film photo Resist), 포토레지스트 수지, 포토레지스트 잉크 등]를 부여하여 마스킹한 후(b) Ni 도금을 부여한다(c).
제1영역(10)은 본딩패드(11)를 비롯한 고집적화된 다수의 패턴들이 형성되어 있으므로 포토솔더레지스트(P)를 도포시켜 상호간의 쇼트를 미리 방지할 수 있도록 절연시키는 것이고, 제3영역(30)에는 슬라이드 단자(31a)가 있으므로 Ni 도금이 이루어지지 않도록 하는 대신 제1영역(10) 및 제2영역(20)에 부분적으로 노출된 본딩패드(11) 또는 배선패턴(21)에만 Ni 도금이 선택적으로 행해질 수 있도록 마스킹 소재(G)로서 마스킹시키는 것이다.
이때, Ni은 Au에 비해 강도가 강하므로 동박적층필름(CF) 상의 동박(C)의 약함을 보완할 수 있다는 측면에서 제1영역(10)의 본딩패드(11) 또는 제2영역(20)의 배선패턴(21)에 선택적으로 도금이 행해지도록 하는 것이다.
다음으로, 제3영역(30)에 씌워진 마스킹 소재(G)를 박리한 후(d) Au 도금을 부여한다(e).
Au가 도금된 본딩패드(11)는 Ni만으로 도금된 본딩패드(11)에 비해 쿠션이나 연성을 좋게 하고, 아울러 Ni은 리버스 본딩 와이어(RW)의 본딩 작업시 필요 구성이 되며, 제3영역(30)의 슬라이드 단자(31a)는 동박(C) 위에 직접 Au만 도금되어 있어 외부 단자와의 슬라이딩 접속시 Au의 연성으로 인한 크랙(Crack) 현상 등을 최소화시킬 수 있게 된다.
그 후, 커버레이어필름(Cover Layer Film; CL)을 씌워 보호되도록 하면서(f) 제1영역(10)에 리버스 본딩 와이어(RW) 통과용 리버스홀(12)을 뚫어준다(g).
리버스홀(12)은 도 4 내지 도 5d에 도시된 바와 같이 제1영역(10)의 하부에 반도체 칩(B), 즉 이미지 센싱칩을 탑재시키면서 범프볼(B1)과 본딩패드(11)를 리버스 본딩 와이어(RW)로서 접속될 수 있도록 하는 통로로서 금형타발이나 레이저 또는 지그금형으로 찍어서 완성할 수 있다.
그리고, 제1영역(10) 내지 제3영역(30)을 기준으로 타발하여 불량을 줄이면서 그 수명을 보장할 수 있으며 소형화, 고밀도화, 박형화 및 고집적화를 실현할 수 있는 연성회로기판(100)을 완성하게 된다(h).
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 연성회로기판 제조방법을 나타내는 공정도이다.
본 발명의 다른 실시예에 따른 연성회로기판 제조방법은 도 6a 내지 6d에 도시된 바와 같이 PI필름(PolyImide Film) 또는 Polyester Film에 동박(Cu박막; C)을 증착시킨 동박적층필름(CF)(CCL: Copper Clad Laminate Film)을 패터닝하여 본딩패드(11)를 갖는 제1영역(10), 배선패턴(21)을 갖는 제2영역(20) 및 커넥터 단자(31b)를 갖는 제3영역(30)을 각각 부여한다(A).
이때, 본딩패드(11)는 반도체 칩(B), 예를 들면 이미지 센싱칩의 범프볼(B1)에 리버스 본딩 와이어(RW)로서 접속될 수 있도록 제1영역(10)의 주변에 패터닝되고, 배선패턴(21)은 제1영역(10)과 제2영역(20)을 전기적으로 연결해 줄 수 있도록 패터닝되며, 커넥터 단자(31b)는 휴대단말기의 메인 회로기판(미 도시됨)에 커넥팅 접속시킬 수 있도록 패터닝되는 것이다.
이어서, 제1영역(10)을 부분 절연시키기 위하여 포토솔더레지스트(P)를 도포시킨 후(A+1) Ni 도금을 부여한다(B).
제1영역(10)은 본딩패드(11)를 비롯한 고집적화된 다수의 패턴들이 형성되어 있으므로 포토솔더레지스트(P)를 도포시켜 상호간의 쇼트를 미리 방지할 수 있도록 절연시키는 것이고, 제3영역(30)에는 커넥터 단자(31b)의 강도를 강화시키기 위하여 Ni 도금이 곧바로 이루어지도록 한다.
Ni은 Au에 비해 강도가 강하므로 동박적층필름(CF) 상의 동박(C)의 약함을 보완할 수 있도록 제1영역(10)의 본딩패드(11) 또는 제2영역(20)의 배선패턴(21)에 선택적으로 도금을 행하게 하거나 커넥터 단자(31b)의 강도를 직접 강화시키기 위하여 도금을 행하게 된다.
그리고, Au 도금을 부여한다(C).
Au가 도금된 본딩패드(11)는 Ni만으로 도금된 본딩패드(11)에 비해 쿠션이나 연성을 좋게 하고, 아울러 Ni은 리버스 본딩 와이어(RW)의 본딩 작업시 필요 구성이 되며, 제3영역(30)의 커넥터 단자(31b)는 동박(C) 위에 Ni 및 Au으로 도금되어 있어 외부 단자와의 커넥팅 접속시 Ni의 강성과 Au의 연성의 조합으로 더욱 부드럽게 커넥팅 접속될 수 있게 된다.
그 후, 커버레이어필름(CL)을 씌워 보호되도록 하면서(D) 제1영역(10)에 리버스 본딩 와이어(RW) 통과용 리버스홀(12)을 뚫어준다(E).
리버스홀(12)은 도 4 내지 도 6d에 도시된 바와 같이 제1영역(10)의 하부에 반도체 칩(B), 즉 이미지 센싱칩을 탑재시키면서 범프볼(B1)과 본딩패드(11)를 리버스 본딩 와이어(RW)로서 접속될 수 있도록 하는 통로로서 금형타발이나 레이저 또는 지그금형으로 찍어서 완성할 수 있다.
그리고, 제1영역(10) 내지 제3영역(30)을 기준으로 타발하여 불량을 줄이면서 그 수명을 보장할 수 있으며 소형화, 고밀도화, 박형화 및 고집적화를 실현할 수 있는 연성회로기판(100)을 완성하게 된다(F).
상기한 바와 같이 본 발명의 일 실시예에 따른 연성회로기판 제조방법은 동박적층필름(CF)을 이용하여 본딩패드(11)를 갖는 제1영역(10), 배선패턴(21)을 갖는 제2영역(20) 및 슬라이드 단자(31a)를 갖는 제3영역(30)을 갖도록 함과 동시에 반도체 칩(B), 즉 이미지 센싱칩을 제1영역(10)의 하부에 탑재시키면서 범프볼(B1)과 본딩패드(11)를 리버스 본딩 와이어(RW)로 접속시킬 수 있도록 리버스홀(12)을 제공하여 연성회로기판(100)의 소형화를 기할 수 있으며, 아울러 제1영역(10)은 본딩패드(11)를 비롯한 고집적화된 다수의 패턴들이 형성되어 있으므로 포토솔더레지스트(P)를 도포시켜 상호간의 쇼트를 미리 방지할 수 있도록 절연시키고, 제3영역(30)에는 슬라이드 단자(31a)가 있으므로 마스킹 소재(G)로서 마스킹되도록 하여 Ni 도금이 이루어지지 않도록 하는 대신 제1영역(10) 및 제2영역(20)에 부분적으로 노출된 본딩패드(11) 또는 배선패턴(21)에만 Ni 도금이 선택적으로 행해질 수 있도 록 하여 제1영역(10) 본딩패드(11) 또는 제2영역(20)의 배선패턴(21)에 선택적으로 도금을 행할 수 있으며, 이어서 제3영역(30)에 씌워진 마스킹 소재(G)를 박리한 후 Au 도금을 부여하여 Au가 도금된 본딩패드(11)로 하여금 Ni만으로 도금된 본딩패드(11)에 비해 쿠션이나 연성을 갖도록 하여 리버스 본딩 와이어(RW)와의 접속력을 극대화시킬 수 있으며, 아울러 제3영역(30)의 슬라이드 단자(31a)는 동박(C) 위에 Au만 도금되도록 하여 외부 단자와의 슬라이딩 접속시 Au의 연성으로 인한 크랙 현상 등을 최소화시킬 수 있는 이점이 있다.
그리고, 커버레이어필름(CL)을 씌워 보호되도록 하면서 제1영역(10)에 리버스 본딩 와이어(RW) 통과용 리버스홀(12)을 제공하고, 이 리버스홀(12)은 제1영역(10)의 하부에 이미지 센싱칩을 탑재시키면서 범프볼(B1)과 본딩패드(11)를 리버스 본딩 와이어(RW)로서 접속될 수 있도록 하는 통로로서 금형타발이나 레이저 또는 지그금형으로 찍어서 완성할 수 있는 장점이 있다.
그리고, 제1영역(10) 내지 제3영역(30)을 기준으로 타발하여 불량을 줄이면서 그 수명을 보장할 수 있으며 소형화, 고밀도화, 박형화 및 고집적화가 가능한 연성회로기판(100)을 제공할 수 있는 장점이 있다.
본 발명의 다른 실시예에 따른 연성회로기판 제조방법은 동박적층필름(CF)을 이용하여 본딩패드(11)를 갖는 제1영역(10), 배선패턴(21)을 갖는 제2영역(20) 및 커넥터 단자(31b)를 갖는 제3영역(30)을 갖도록 함과 동시에 반도체 칩(B), 즉 이미지 센싱칩을 제1영역(10)의 하부에 탑재시키면서 범프볼(B1)과 본딩패드(11)를 리버스 본딩 와이어(RW)로 접속시킬 수 있도록 리버스홀(12)을 제공하여 연성회로기판(100)의 소형화를 기할 수 있도록 하며, 제1영역(10)은 본딩패드(11)를 비롯한 고집적화된 다수의 패턴들이 형성되어 있으므로 포토솔더레지스트(P)를 도포시켜 상호간의 쇼트를 미리 방지할 수 있도록 절연시키고, 제3영역(30)에는 커넥터 단자(31b)가 있으므로 Ni 도금이 곧바로 이루어지도록 하여 Ni이 Au에 비해 강도가 강함을 이용하여 동박적층필름(CF) 상의 동박(C)의 약함을 보완할 수 있도록 제1영역(10)의 본딩패드(11) 또는 제2영역(20)의 배선패턴(21)에 선택적으로 Ni 도금을 행하게 함과 동시에 커넥터 단자(31b)의 강도를 함께 강화시킬 수 있도록 하는 이점이 있다.
또한, Au가 도금된 본딩패드(11)는 Ni만으로 도금된 본딩패드(11)에 비해 쿠션이나 연성을 좋게 하고, 아울러 Ni은 리버스 본딩 와이어(RW)의 본딩 작업시 필요 구성이 되며, 제3영역(30)의 커넥터 단자(31b)는 동박(C) 위에 Ni 및 Au으로 도금되어 있어 외부 단자와의 커넥팅 접속시 Ni의 강성과 Au의 연성의 조합으로 더욱 부드럽게 접속될 수 있도록 하는 장점이 있다.
아울러, 커버레이어필름(CL)을 씌워 보호되도록 하면서 제1영역(10)에 리버스 본딩 와이어(RW) 통과용 리버스홀(12)을 제공하고, 이 리버스홀(12)은 제1영역(10)의 하부에 이미지 센싱칩을 탑재시키면서 범프볼(B1)과 본딩패드(11)를 리버스 본딩 와이어(RW)로서 접속될 수 있도록 하는 통로로서 금형타발이나 레이저 또는 지그금형으로 찍어서 완성할 수 있는 효과가 있다.
그리고, 제1영역(10) 내지 제3영역(30)을 기준으로 타발하여 불량을 줄이면 서 그 수명을 보장할 수 있으며 소형화, 고밀도화, 박형화 및 고집적화가 가능한 연성회로기판(100)을 제공할 수 있는 장점이 있다.
이상 본 발명의 목적, 구성 및 작용효과를 통하여 알 수 있듯이 본 발명은 제3영역(30)에 제공된 터미널(31), 즉 슬라이드 단자(31a) 또는 커넥터 단자(31b)에 각각 적합하게 Ni 도금 또는 Au 도금을 선택적으로 행할 수 있도록 하여 불량을 줄이면서 그 수명을 보장할 수 있도록 하는 것을 가장 큰 핵심 기술로 하며, 아울러 제1영역(10)에 리버스 본딩 와이어(RW) 접속용 리버스홀(12)을 부여하여 소형화, 고밀도화, 박형화 및 고집적화를 기할 수 있도록 하는 것을 다음 핵심 기술로 하고, 기타 변화 가능한 공정(공정의 단순한 순서의 변경) 및 구성[Ni이나 Au 이외의 소재 또는 리버스 본딩 와이어(RW)를 사용한 경우나 본딩 와이어(W)를 사용하는 구성]들은 다양한 경우의 수로서 이해될 수 있으며, 본 발명에서는 이러한 변화 가능한 경우의 수를 모두 포함하며 특허청구범위의 해석 또한 이에 준하는 것으로 한다.

Claims (5)

  1. (a) 동박적층필름(CF)을 패터닝하여 본딩패드(11)를 갖는 제1영역(10), 배선패턴(21)을 갖는 제2영역(20), 슬라이드 단자(31a)를 갖는 제3영역(30)을 각각 부여하는 스텝과,
    (b) 상기 제3영역(30)에 마스킹 소재(G)를 부여하여 마스킹하는 스텝과,
    (c) Ni 도금을 부여하는 스텝과,
    (d) 상기 마스킹 소재(G)를 박리하는 스텝과,
    (e) Au 도금을 부여하는 스텝과,
    (h) 상기 제1영역(10) 내지 제3영역(30)을 기준으로 타발하여 연성회로기판(100)을 완성하는 스텝을 포함하여 이루어지는 것을 특징으로 하는 연성회로기판 제조방법.
  2. 제 1 항에 있어서,
    상기 (e)스텝 이후 커버레이어필름(CL)을 씌우는 스텝(f)을 더 포함하여 이루어지는 것을 특징으로 하는 연성회로기판 제조방법.
  3. 제 1 항에 있어서,
    상기 (e)스텝 이후 상기 제1영역(10)에 리버스 본딩 와이어(RW) 통과용 리버스홀(12)을 제공하는 스텝(g)을 더 포함하여 이루어지는 것을 특징으로 하는 연성 회로기판 제조방법.
  4. 제 2 항에 있어서,
    상기 (f)스텝 이후 상기 제1영역(10)에 리버스 본딩 와이어(RW) 통과용 리버스홀(12)을 제공하는 스텝(g)을 더 포함하여 이루어지는 것을 특징으로 하는 연성회로기판 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 (a)스텝 이후 상기 제1영역(10)을 부분 절연시키기 위하여 포토솔더레지스트(P)를 도포시키는 스텝(a+1)을 더 포함하여 이루어지는 것을 특징으로 하는 연성회로기판 제조방법.
KR1020050133863A 2005-12-29 2005-12-29 연성회로기판 제조방법 KR100676082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133863A KR100676082B1 (ko) 2005-12-29 2005-12-29 연성회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133863A KR100676082B1 (ko) 2005-12-29 2005-12-29 연성회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR100676082B1 true KR100676082B1 (ko) 2007-02-01

Family

ID=38104884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133863A KR100676082B1 (ko) 2005-12-29 2005-12-29 연성회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100676082B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070470B1 (ko) 2008-06-24 2011-10-06 (주)인터플렉스 무전해 니켈-금도금을 이용한 연성인쇄회로기판 표면처리방법
CN103060870A (zh) * 2012-12-25 2013-04-24 江苏省宜兴电子器件总厂 一种陶瓷lga封装外壳焊盘选择性电镀工艺
KR102149731B1 (ko) 2019-08-02 2020-08-31 주식회사 갤트로닉스 코리아 최외곽 확장 패턴 레이어를 구비한 안테나용 fpcb의 제조방법 및 이에 의해 제조된 fpcb

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335364A (ja) * 1992-05-29 1993-12-17 Ibiden Co Ltd 電子部品搭載用多層基板
JP2001024291A (ja) * 1999-07-12 2001-01-26 Sony Chem Corp フレキシブル配線基板素片及び配線シート
JP2004253554A (ja) * 2003-02-19 2004-09-09 Shinko Electric Ind Co Ltd 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335364A (ja) * 1992-05-29 1993-12-17 Ibiden Co Ltd 電子部品搭載用多層基板
JP2001024291A (ja) * 1999-07-12 2001-01-26 Sony Chem Corp フレキシブル配線基板素片及び配線シート
JP2004253554A (ja) * 2003-02-19 2004-09-09 Shinko Electric Ind Co Ltd 配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070470B1 (ko) 2008-06-24 2011-10-06 (주)인터플렉스 무전해 니켈-금도금을 이용한 연성인쇄회로기판 표면처리방법
CN103060870A (zh) * 2012-12-25 2013-04-24 江苏省宜兴电子器件总厂 一种陶瓷lga封装外壳焊盘选择性电镀工艺
CN103060870B (zh) * 2012-12-25 2016-02-10 江苏省宜兴电子器件总厂 一种陶瓷lga封装外壳焊盘选择性电镀工艺
KR102149731B1 (ko) 2019-08-02 2020-08-31 주식회사 갤트로닉스 코리아 최외곽 확장 패턴 레이어를 구비한 안테나용 fpcb의 제조방법 및 이에 의해 제조된 fpcb

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US8115104B2 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
US7436074B2 (en) Chip package without core and stacked chip package structure thereof
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
KR20060053087A (ko) 기판, 반도체 장치, 기판 제조 방법, 및 반도체 장치 제조방법
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
US20070290344A1 (en) Printed circuit board for package of electronic components and manufacturing method thereof
JPH11312756A (ja) 半導体装置
KR100676082B1 (ko) 연성회로기판 제조방법
US20050230711A1 (en) [circuit connecting structure and fabricating method thereof]
JP2007123774A (ja) プリント回路板、電子機器、およびプリント回路板の製造方法
US6896173B2 (en) Method of fabricating circuit substrate
US8357861B2 (en) Circuit board, and chip package structure
US8889994B2 (en) Single-layered printed circuit board and manufacturing method thereof
KR20130055990A (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
KR100658362B1 (ko) 연성회로기판
JP2007134569A (ja) 電子部品内蔵基板及びその製造方法
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US20030159282A1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument
US20090288861A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
JP2006294825A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee