KR100673187B1 - Method of manufacturing a capacitor - Google Patents

Method of manufacturing a capacitor Download PDF

Info

Publication number
KR100673187B1
KR100673187B1 KR1020000033971A KR20000033971A KR100673187B1 KR 100673187 B1 KR100673187 B1 KR 100673187B1 KR 1020000033971 A KR1020000033971 A KR 1020000033971A KR 20000033971 A KR20000033971 A KR 20000033971A KR 100673187 B1 KR100673187 B1 KR 100673187B1
Authority
KR
South Korea
Prior art keywords
film
capacitor
lower electrode
plasma
manufacturing
Prior art date
Application number
KR1020000033971A
Other languages
Korean (ko)
Other versions
KR20020000045A (en
Inventor
김경민
조광준
정경철
송한상
김동준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000033971A priority Critical patent/KR100673187B1/en
Publication of KR20020000045A publication Critical patent/KR20020000045A/en
Application granted granted Critical
Publication of KR100673187B1 publication Critical patent/KR100673187B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 커패시터 제조 방법에 관한 것으로, 루테늄을 이용하여 하부 전극을 형성한 후 하부 전극의 표면을 플라즈마 처리하여 유효 산화막 두께를 낮추고, Ta2O5 유전체막을 2회에 걸쳐 증착하되 제 1 Ta2O5막 증착 후 플라즈마 처리하여 상기 제 1 Ta2O5막 내의 탄소를 제거하고 산소 결핍을 억제하므로써 커패시터의 전기적 특성을 향상시킬 수 있는 커패시터 제조 방법이 개시된다.
The present invention relates to a capacitor manufacturing method, after forming the lower electrode by using a ruthenium and plasma treating the surface of the lower electrode reduces the effective oxide thickness, Ta 2 O 5 dielectric film but deposited twice claim 1 Ta 2 Disclosed is a capacitor manufacturing method capable of improving the electrical characteristics of a capacitor by removing carbon in the first Ta 2 O 5 film by suppressing oxygen deficiency by plasma treatment after O 5 film deposition.

커패시터, Ru 하부 전극, Ta2O5 유전체막Capacitor, Ru Bottom Electrode, Ta2O5 Dielectric Film

Description

커패시터 제조 방법{Method of manufacturing a capacitor} Method of manufacturing a capacitor             

도 1a 내지 도 1e는 본 발명에 따른 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도.1A to 1E are cross-sectional views sequentially illustrating the method of manufacturing a capacitor according to the present invention.

도 2는 본 발명의 커패시터 제조 방법에 따라 제조된 커패시터와 종래 커패시터의 누설 전류 특성을 비교한 그래프.Figure 2 is a graph comparing the leakage current characteristics of a capacitor manufactured according to the capacitor manufacturing method of the present invention and a conventional capacitor.

도 3은 본 발명의 커패시터 제조 방법에 따라 제조된 커패시터와 종래 커패시터의 I-V 특성을 비교한 그래프.
Figure 3 is a graph comparing the IV characteristics of the capacitor and the capacitor manufactured according to the capacitor manufacturing method of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 반도체 기판 20 : Ru 하부 전극10 semiconductor substrate 20 Ru lower electrode

30a : 제 1 Ta2O5막 30b : 제 2 Ta2O5막30a: first Ta 2 O 5 film 30b: second Ta 2 O 5 film

30 : Ta2O5 유전체막 40 : TiN 상부 전극30 Ta 2 O 5 dielectric film 40 TiN upper electrode

A : 종래의 누설전류 특성곡선 B : 본발명에 따른 누설전류 특성곡선A: Conventional Leakage Current Characteristic Curve B: Leakage Current Characteristic Curve According to the Present Invention

C : 종래의 I-V 특성곡선 D : 본발명에 따른 I-V 특성곡선
C: Conventional IV Characteristic Curve D: IV Characteristic Curve According to the Present Invention

본 발명은 커패시터 제조 방법에 관한 것으로, 특히 MIM(Metal-Insulator-Metal) 구조의 Ta2O5 커패시터 제조시 하부 전극을 Ru로 사용하는 경우, Ru 하부 전극 표면 처리와 2단계 Ta2O5 증착을 통해 Ta2O5 커패시터의 전기적 특성을 향상시킬 수 있는 커패시터 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor manufacturing method. In particular, when a lower electrode is used as Ru in the manufacture of a Ta 2 O 5 capacitor having a metal-insulator-metal (MIM) structure, the Ru lower electrode surface treatment and two-step Ta 2 O 5 deposition are performed. Through a capacitor manufacturing method that can improve the electrical characteristics of the Ta 2 O 5 capacitor.

최근에는 소자가 점점 고집적화 됨에 따라 커패시터의 사이즈는 줄어드는 반면 안정된 소자동작을 위해서는 셀의 커패시턴스(Capacitance)는 그대로 유지해야 하는 어려움이 있다. In recent years, as the device becomes more and more integrated, the size of the capacitor decreases, but there is a difficulty in maintaining the capacitance of the cell for stable device operation.

일반적으로 커패시터는 다결정 실리콘 콘택 플러그, 확산 방지막, 하부 전극, 유전체막 그리고 상부 전극으로 구성된다. 커패시턴스에 영향을 미치는 요인 중 중요한 것은 하부 전극의 유효 산화막 두께(Tox)를 낮추는 것과 유전체막의 유전 특성을 향상시키는 것이다. Generally, a capacitor is composed of a polycrystalline silicon contact plug, a diffusion barrier, a lower electrode, a dielectric film, and an upper electrode. Important factors affecting the capacitance are to lower the effective oxide thickness (Tox) of the lower electrode and to improve the dielectric properties of the dielectric film.

종래에는 Ta2O5 커패시터의 하부 전극을 RTN 표면 처리된 폴리실리콘으로 사용해 왔다. 그러나 유효산화막의 두께인 30Å 정도의 폴리실리콘을 하부 전극으로 이용하는 Ta2O5 커패시터 구조는 유효 산화막 두께로 인한 Ta2O5 유전체막의 유전 특성 저하로 한계에 도달하게 된다.
Conventionally, the bottom electrode of a Ta 2 O 5 capacitor has been used as RTN surface treated polysilicon. However, the Ta 2 O 5 capacitor structure using polysilicon having a thickness of about 30 kHz as the lower electrode reaches a limit due to a decrease in the dielectric properties of the Ta 2 O 5 dielectric film due to the effective oxide thickness.

따라서, 본 발명은 루테늄(Ru)을 이용하여 하부 전극을 형성한 후 표면을 플라즈마 처리하고 Ta2O5 유전체막을 2 단계에 걸쳐 증착하되 중간에 열처리로 여기 과정을 실시하여 Ta2O5 유전체막 내의 탄소를 제거하고 산소 결핍을 방지하므로써 유효 산화막 두께를 낮추고 유전 특성을 향상시켜 커패시터의 전기적 특성을 향상시킬 수 있는 커패시터 제조 방법을 제공하는데 그 목적이 있다.
Therefore, in the present invention, after the lower electrode is formed using ruthenium (Ru), the surface is plasma treated and a Ta 2 O 5 dielectric film is deposited in two steps, but the Ta 2 O 5 dielectric film is subjected to an excitation process by heat treatment in the middle. An object of the present invention is to provide a capacitor manufacturing method capable of improving the electrical characteristics of a capacitor by removing the carbon therein and preventing oxygen deficiency, thereby lowering the effective oxide thickness and improving dielectric properties.

이러한 목적을 달성하기 위한 본 발명에 따른 커패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 가지 요소가 형성된 반도체 기판 상에 루테늄 하부 전극을 형성하는 단계; 상기 루테늄 하부 전극을 표면 처리하는 단계; 상기 루테늄 하부 전극 상에 제 1 Ta2O5막을 증착하는 단계; 상기 제 1 Ta2O5막을 표면 처리하는 단계; 상기 제 1 Ta2O5막 상에 제 2 Ta2O5막을 형성하여 Ta 2O5 유전체막을 형성하는 단계; 상기 Ta2O5 유전체막을 열처리하는 단계; 및 상기 Ta2O5 유전체막 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a capacitor manufacturing method including: forming a ruthenium lower electrode on a semiconductor substrate on which various elements for forming a semiconductor device are formed; Surface treating the ruthenium lower electrode; Depositing a first Ta 2 O 5 film on the ruthenium bottom electrode; Surface treating the first Ta 2 O 5 film; Forming on the first 1 Ta 2 O 5 film of claim 2 Ta 2 O 5 Ta 2 O 5 dielectric film formed by a film; Heat treating the Ta 2 O 5 dielectric film; And forming an upper electrode on the Ta 2 O 5 dielectric film.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.                     

도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(10) 상에 100 내지 500Å의 두께로 루테늄(Ru)층을 형성하고 패터닝하여 Ru 하부 전극(20)을 형성한다. Ru 하부 전극(20)은 200 내지 400℃의 온도 범위, 500 내지 1000Watt의 직류 전력(D.C Power) 및 0.2 내지 1 Torr의 압력에서 100 내지 1000sccm의 아르곤 가스를 운송 가스로 이용하여 물리적 기상증착법(PVD)으로 증착한다. 이후, Ru 하부 전극(20)을 표면 처리한다. 표면 처리는 0.1 내지 2Torr의 압력 및 300 내지 400℃의 온도범위에서 10 내지 500Watt의 R.F 전력으로 10 내지 500sccm의 N2+O2 플라즈마, O2 플라즈마, N2O 플라즈마, O3 플라즈마 및 UV/O3 중 어느 한 분위기에서 10 내지 500초 동안 실시한다. 커패시터를 제조하기 위해서는 고온의 산소 분위기에서 공정이 진행되는데 이러한 공정에서 Ru 하부 전극(20)으로 산소가 침투하여 유효 산화막 두께(Tox)가 높아지는 것을 방지하기 위하여 표면 처리를 한다. Referring to FIG. 1A, a Ru lower electrode 20 is formed by forming and patterning a ruthenium (Ru) layer on a semiconductor substrate 10 having various elements for forming a semiconductor device with a thickness of 100 to 500 Å. The Ru lower electrode 20 is a physical vapor deposition method (PVD) using argon gas of 100 to 1000 sccm at a temperature range of 200 to 400 ° C, a DC power of 500 to 1000 Watts, and a pressure of 0.2 to 1 Torr. To be deposited). Thereafter, the Ru lower electrode 20 is surface treated. The surface treatment is 10 to 500 sccm of N 2 + O 2 plasma, O 2 plasma, N 2 O plasma, O 3 plasma and UV // at a pressure of 0.1 to 2 Torr and an RF power of 10 to 500 Watts at a temperature range of 300 to 400 ° C. It is performed for 10 to 500 seconds in either O 3 atmosphere. In order to manufacture the capacitor, a process is performed in a high temperature oxygen atmosphere. In this process, surface treatment is performed to prevent oxygen from penetrating into the Ru lower electrode 20 and increasing the effective oxide film thickness Tox.

도 1b를 참조하면, Ru 하부 전극(20) 상에 제 1 Ta2O5막(30a)을 저압 화학기상 증착법(LPCVD)으로 증착한다. 제 1 Ta2O5막(30a)은 증착 소오스 물질로 탄탈륨 에칠레이트(Ta(OC2H5)5)를 이용하여 170 내지 190℃로 유지되는 기화기에서 기상상태로 만들고, 10 내지 1000sccm의 산소(O2) 가스를 반응가스로 이용하여 형성한다. 이때, 반응로 내의 압력은 0.1 내지 1.2Torr의 범위로 하고 반도체 기판(10)은 300 내지 400℃의 온도범위로 가열한다. NH3 가스를 활성화 가스로 이용하기도 하는데 유량은 10 내지 1000sccm의 범위로 한다. Referring to FIG. 1B, a first Ta 2 O 5 film 30a is deposited on the Ru lower electrode 20 by low pressure chemical vapor deposition (LPCVD). The first Ta 2 O 5 film 30a is made into a gaseous state in a vaporizer maintained at 170 to 190 ° C using tantalum acrylate (Ta (OC 2 H 5 ) 5 ) as a deposition source material, and oxygen of 10 to 1000 sccm. It is formed using (O2) gas as the reaction gas. At this time, the pressure in the reactor is in the range of 0.1 to 1.2 Torr and the semiconductor substrate 10 is heated to a temperature range of 300 to 400 ℃. NH 3 gas is also used as the activating gas, but the flow rate is in the range of 10 to 1000 sccm.

도 1c를 참조하면, 제 1 Ta2O5막(30a)을 형성한 후 10 내지 500sccm의 N2+O 2 플라즈마, O2 플라즈마, N2O 플라즈마, O3 플라즈마 및 UV/O3 중 어느 한 분위기에서 인-시튜(In-Situ)로 제 1 Ta2O5막(30a)을 표면 처리한다. 이러한 표면 처리는 제 1 Ta2O5 유전체막(30a) 내의 탄소를 제거하고 산소 결핍을 억제하기 위하여 실시한다. 예를 들면, 플라즈마 처리 중 N2+O2 플라즈마 처리는 0.1 내지 2Torr의 압력 및 300 내지 400℃의 온도범위에서 10 내지 500Watt의 R.F 전력으로 10 내지 500sccm의 N2+O2 가스를 이용하여 10 내지 500초 동안 실시한다.Referring to FIG. 1C, after forming the first Ta 2 O 5 film 30a, any one of 10 to 500 sccm of N 2 + O 2 plasma, O 2 plasma, N 2 O plasma, O 3 plasma, and UV / O 3 may be used . The first Ta 2 O 5 film 30a is surface treated with In-Situ in one atmosphere. This surface treatment is performed to remove carbon in the first Ta 2 O 5 dielectric film 30a and to suppress oxygen deficiency. For example, the plasma treatment of N 2 + O 2 plasma using 10 to 500 sccm N 2 + O 2 gas at a pressure of 0.1 to 2 Torr and RF power of 10 to 500 Watts at a temperature range of 300 to 400 ℃ 10 To 500 seconds.

도 1d를 참조하면, 제 1 Ta2O5막(30a) 상에 제 2 Ta2O5막(30b)을 증착하여 Ta2O5 유전체막(30)을 형성한다. 제 2 Ta2O5막(30b)을 증착하는 공정 조건은 제 1 Ta2O5막(30a)을 증착하는 공정조건과 동일하다. 유전체막(30)이 형성된 후에 후속 열처리 공정을 실시하는데, 500 내지 650℃의 온도범위에서 N2 분위기로 10 내지 30분동안 반응로 열처리를 실시하거나, 300 내지 500℃의 온도범위에서 N2O 플라즈마 또는 UV/O3 중 어느 한 분위기로 1 내지 5분동안 열처리를 실시한다.Referring to FIG. 1D, a Ta 2 O 5 film 30b is deposited on the first Ta 2 O 5 film 30a to form a Ta 2 O 5 dielectric film 30. Process conditions for depositing the second Ta 2 O 5 film 30b are the same as process conditions for depositing the first Ta 2 O 5 film 30a. After the dielectric film 30 is formed, a subsequent heat treatment process is performed. The heat treatment is performed for 10 to 30 minutes in an N 2 atmosphere at a temperature range of 500 to 650 ° C., or N 2 O at a temperature range of 300 to 500 ° C. Heat treatment is performed for 1 to 5 minutes in either plasma or UV / O 3 atmosphere.

도 1e를 참조하면, Ta2O5 유전체막(30) 상에 100 내지 500Å의 두께로 상부 전극(40)을 형성하여 본 발명의 MIM 구조의 Ta2O5 커패시터가 제조된다. 상부 전극(40)은 TiN 등과 같은 금속을 이용한다.
Referring to FIG. 1E, the Ta 2 O 5 capacitor having the MIM structure of the present invention is manufactured by forming the upper electrode 40 on the Ta 2 O 5 dielectric film 30 with a thickness of 100 to 500 Å. The upper electrode 40 uses a metal such as TiN.

도 2는 본 발명의 커패시터 제조 방법에 따라 제조된 커패시터와 종래 커패시터의 누설 전류 특성을 비교한 그래프이다. 도면 부호 A는 종래의 방법에 따라 제조된 커패시터의 누설 전류 특성 곡선이고, 도면 부호 B는 본 발명에 따라 제조된 커패시터의 누설 전류 특성 곡선이다. 도시한 바와 같이, 종래 폴리실리콘 하부 전극에서의 유효 산화막 두께(약 30Å)보다 낮은 본 발명의 Ru 하부 전극의 유효 산화막 두께(12.68Å)에서 더 우수한 누설 전류 특성을 나타내고 있다.2 is a graph comparing leakage current characteristics of a capacitor manufactured according to the capacitor manufacturing method of the present invention and a conventional capacitor. A is a leakage current characteristic curve of a capacitor manufactured according to the conventional method, and B is a leakage current characteristic curve of a capacitor manufactured according to the present invention. As shown, better leakage current characteristics are exhibited at the effective oxide film thickness (12.68 mA) of the Ru bottom electrode of the present invention, which is lower than the effective oxide film thickness (about 30 mA) in the conventional polysilicon bottom electrode.

도 3은 본 발명의 커패시터 제조 방법에 따라 제조된 커패시터와 종래 커패시터의 I-V 특성을 비교한 그래프이다. 도시한 바와 같이, 종래 폴리실리콘 하부 전극에서의 유효 산화막 두께(약 30Å)보다 낮은 본 발명의 Ru 하부 전극의 유효 산화막 두께(12.68Å)에서 동일한 I-V 특성을 나타내고 있다.
3 is a graph comparing IV characteristics of a capacitor manufactured according to the capacitor manufacturing method of the present invention and a conventional capacitor. As shown, the same IV characteristics are exhibited in the effective oxide film thickness (12.68 ms) of the Ru bottom electrode of the present invention which is lower than the effective oxide film thickness (about 30 ms) in the conventional polysilicon bottom electrode.

상기한 바와 같이, 본 발명은 루테늄 하부 전극의 표면을 플라즈마 처리하고 Ta2O5 유전체막의 불순물 제거 및 산소 결핍을 억제하므로써 커패시터의 전기적 특성을 향상시키는 효과가 있다.
As described above, the present invention has the effect of improving the electrical characteristics of the capacitor by plasma-processing the surface of the ruthenium lower electrode and suppressing impurities removal and oxygen deficiency of the Ta 2 O 5 dielectric film.

Claims (9)

반도체 소자를 형성하기 위한 여러 가지 요소가 형성된 반도체 기판 상에 루테늄 하부 전극을 형성하는 단계;Forming a ruthenium lower electrode on a semiconductor substrate on which various elements for forming a semiconductor device are formed; 상기 루테늄 하부 전극으로 산소가 침투되는 것을 방지할 수 있도록 상기 루테늄 하부 전극을 표면 처리하는 단계;Surface treating the ruthenium lower electrode to prevent oxygen from penetrating into the ruthenium lower electrode; 상기 루테늄 하부 전극 상에 제 1 Ta2O5막을 증착하는 단계;Depositing a first Ta 2 O 5 film on the ruthenium bottom electrode; 상기 제 1 Ta2O5막 내의 탄소를 제거하고 산소 결핍을 억제할 수 있도록 상기 제 1 Ta2O5막을 표면 처리하는 단계;Surface treating the first Ta 2 O 5 film to remove carbon in the first Ta 2 O 5 film and to suppress oxygen starvation; 표면처리된 상기 제 1 Ta2O5막 상에 제 2 Ta2O5막을 형성하여 Ta2O5 유전체막을 형성하는 단계;Forming a Ta 2 O 5 dielectric film by forming a second Ta 2 O 5 film on the surface-treated first Ta 2 O 5 film; 상기 Ta2O5 유전체막을 열처리하는 단계; 및 Heat treating the Ta 2 O 5 dielectric film; And 상기 Ta2O5 유전체막 상에 상부 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 커패시터 제조 방법.And forming an upper electrode on the Ta 2 O 5 dielectric film. 제 1 항에 있어서,The method of claim 1, 상기 루테늄 하부 전극은 200 내지 400℃의 온도 범위, 500 내지 1000Watt의 전력 및 0.2 내지 1 Torr의 압력에서 100 내지 1000sccm의 아르곤 가스를 운송가스로 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법. The ruthenium lower electrode is a capacitor manufacturing method, characterized in that formed using a argon gas of 100 to 1000sccm in the temperature range of 200 to 400 ℃, power of 500 to 1000Watt and pressure of 0.2 to 1 Torr as the transport gas. 제 1 항에 있어서,The method of claim 1, 상기 루테늄 하부 전극 및 상기 제 1 Ta2O5막의 표면 처리는 300 내지 400℃의 온도 범위, 10 내지 500Watt의 전력 및 0.1 내지 2 Torr의 압력에서 10 내지 500초 동안 플라즈마 처리하는 것을 특징으로 하는 커패시터 제조 방법.Surface treatment of the ruthenium lower electrode and the first Ta 2 O 5 film is a capacitor characterized in that the plasma treatment for 10 to 500 seconds at a temperature range of 300 to 400 ℃, power of 10 to 500 Watts and pressure of 0.1 to 2 Torr Manufacturing method. 제 1 항에 있어서, The method of claim 1, 상기 루테늄 하부 전극 및 상기 제 1 Ta2O5막의 표면 처리는 10 내지 500sccm의 N2+O2 플라즈마, O2 플라즈마, N2O 플라즈마, O3 플라즈마 및 UV/O3 중 어느 한 분위기에서 실시하는 것을 특징으로 하는 커패시터 제조 방법.Surface treatment of the ruthenium lower electrode and the first Ta 2 O 5 film is carried out in an atmosphere of N 2 + O 2 plasma, O 2 plasma, N 2 O plasma, O 3 plasma and UV / O 3 of 10 to 500sccm. Capacitor manufacturing method characterized in that. 제 1 항에 있어서, The method of claim 1, 상기 제 1 및 제 2 Ta2O5막은 Ta(OC2H5)5를 증착 소오스 물질로 이용하는 것을 특징으로 하는 커패시터 제조 방법.And the first and second Ta 2 O 5 films use Ta (OC 2 H 5 ) 5 as the deposition source material. 제 1 항에 있어서, The method of claim 1, 상기 제 1 및 제 2 Ta2O5막은 상기 반도체 기판의 온도는 300 내지 400℃로 유지하고, 0.1 내지 2Torr의 압력에서 10 내지 1000sccm의 NH3를 활성화 가스로 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법.The first and second Ta 2 O 5 film is a capacitor characterized in that the semiconductor substrate is maintained at a temperature of 300 to 400 ℃, using a NH 3 of 10 to 1000 sccm at a pressure of 0.1 to 2 Torr as an activation gas Manufacturing method. 제 1 항에 있어서, The method of claim 1, 상기 Ta2O5 유전체막 열처리는 500 내지 650℃의 온도범위에서 질소 분위기로 10 내지 30분동안 실시하는 것을 특징으로 하는 커패시터 제조 방법.The Ta 2 O 5 dielectric film heat treatment is performed for 10 to 30 minutes in a nitrogen atmosphere in the temperature range of 500 to 650 ℃. 제 1 항에 있어서, The method of claim 1, 상기 Ta2O5 유전체막 열처리는 300 내지 500℃의 온도범위에서 N2O 플라즈마 및 자외선 오존 중 어느 한 분위기로 1 내지 5분동안 실시하는 것을 특징으로 하는 커패시터 제조 방법.The Ta 2 O 5 dielectric film heat treatment is performed for 1 to 5 minutes in any one atmosphere of N 2 O plasma and ultraviolet ozone in the temperature range of 300 to 500 ℃. 제 1 항에 있어서, The method of claim 1, 상기 제 1 Ta2O5막 증착, 상기 제 1 Ta2O5 막 표면 처리 및 상기 제 2 Ta2O5막의 증착은 인-시튜로 실시하는 것을 특징으로 하는 커패시터 제조 방법.The method for manufacturing a capacitor characterized in that it carried out in situ, wherein the Ta 2 O 5 film deposited claim 1, wherein the Ta 2 O 5 film surface treatment 1 and the first Ta 2 O 5 film deposited is 2 a.
KR1020000033971A 2000-06-20 2000-06-20 Method of manufacturing a capacitor KR100673187B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000033971A KR100673187B1 (en) 2000-06-20 2000-06-20 Method of manufacturing a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033971A KR100673187B1 (en) 2000-06-20 2000-06-20 Method of manufacturing a capacitor

Publications (2)

Publication Number Publication Date
KR20020000045A KR20020000045A (en) 2002-01-04
KR100673187B1 true KR100673187B1 (en) 2007-01-22

Family

ID=19672815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033971A KR100673187B1 (en) 2000-06-20 2000-06-20 Method of manufacturing a capacitor

Country Status (1)

Country Link
KR (1) KR100673187B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247723A (en) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd Manufacture of semiconductor device capacitor
KR0172727B1 (en) * 1995-12-30 1999-03-30 김주용 Method for manufacturing semiconductor device
KR19990044807A (en) * 1997-11-25 1999-06-25 황철주 Semiconductor device manufacturing method
KR19990050864A (en) * 1997-12-17 1999-07-05 구본준 Capacitor Manufacturing Method
KR20000024715A (en) * 1998-10-01 2000-05-06 김영환 Method for fabricating tantalum oxidation film and method for fabricating capacitor of semiconductor device using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172727B1 (en) * 1995-12-30 1999-03-30 김주용 Method for manufacturing semiconductor device
JPH10247723A (en) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd Manufacture of semiconductor device capacitor
KR19990044807A (en) * 1997-11-25 1999-06-25 황철주 Semiconductor device manufacturing method
KR19990050864A (en) * 1997-12-17 1999-07-05 구본준 Capacitor Manufacturing Method
KR20000024715A (en) * 1998-10-01 2000-05-06 김영환 Method for fabricating tantalum oxidation film and method for fabricating capacitor of semiconductor device using the same

Also Published As

Publication number Publication date
KR20020000045A (en) 2002-01-04

Similar Documents

Publication Publication Date Title
KR19980070086A (en) Capacitor Manufacturing Method of Semiconductor Device Using Plasma Treatment
KR100507860B1 (en) Capacitor having oxidation barrier and method for fabricating the same
KR100390938B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20020083772A (en) capacitor of semiconductor device and method for fabricating the same
KR100387264B1 (en) Method for manufacturing a capacitor in a semiconductor device
KR100415516B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100588888B1 (en) Method of manufacturing a capacitor having tantalum oxide film as an insulating film
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
KR100673187B1 (en) Method of manufacturing a capacitor
KR100406546B1 (en) Method for fabricating capacitor
KR100646921B1 (en) Method of manufacturing a capacitor
KR100422596B1 (en) Method for fabricating capacitor
KR100882090B1 (en) Method for fabricating capacitor of semiconductor device
KR100379546B1 (en) Capacitor in semiconductor device and method of making the same
KR100761406B1 (en) Method for fabricating capacitor with tantalum oxide
KR100231604B1 (en) Manufacturing method of capacitor of semiconductor device
KR100219518B1 (en) Method of fabricating a capacitor of semiconductor device
KR100347534B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100414868B1 (en) Method for fabricating capacitor
KR20020002722A (en) Method of manufacturing a capacitor in a semiconductor device
KR100618682B1 (en) Method for manufacturing capacitor in semiconductor memory divice
KR100384868B1 (en) Method for fabricating capacitor
KR20010027459A (en) Method of manufacturing a capacitor in a semiconductor device
KR100404481B1 (en) Method for manufacturing capacitor semiconductor device
KR101016952B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee