KR100219518B1 - Method of fabricating a capacitor of semiconductor device - Google Patents

Method of fabricating a capacitor of semiconductor device Download PDF

Info

Publication number
KR100219518B1
KR100219518B1 KR1019970000518A KR19970000518A KR100219518B1 KR 100219518 B1 KR100219518 B1 KR 100219518B1 KR 1019970000518 A KR1019970000518 A KR 1019970000518A KR 19970000518 A KR19970000518 A KR 19970000518A KR 100219518 B1 KR100219518 B1 KR 100219518B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
lower electrode
group
dielectric film
Prior art date
Application number
KR1019970000518A
Other languages
Korean (ko)
Other versions
KR19980065495A (en
Inventor
원석준
김경훈
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970000518A priority Critical patent/KR100219518B1/en
Publication of KR19980065495A publication Critical patent/KR19980065495A/en
Application granted granted Critical
Publication of KR100219518B1 publication Critical patent/KR100219518B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 기판 상에 하부 전극을 형성하고, 산화성 가스 분위기의 열처리(heat treatment)를 실시함으로써 상기 하부 전극의 상부 및 측면에 산화막을 형성하고, 상기 결과물상에 고유전막을 증착하고, 저온에서 상기 결과물에 대해서 산소 분위기의 어닐링을 실시하고, 상기 결과물상에 상부 전극을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법이 개시된다.By forming a lower electrode on the semiconductor substrate, heat treatment of an oxidizing gas atmosphere to form an oxide film on the upper and side surfaces of the lower electrode, depositing a high-k dielectric film on the resultant, at a low temperature to the resultant A method of manufacturing a semiconductor device capacitor is disclosed, comprising the step of annealing an oxygen atmosphere and depositing an upper electrode on the resultant.

따라서, 상기 하부 전극과 상기 고유전막 사이에 스트레스 및 결함이 적은 산화막이 형성되므로, 커패시터의 누설 전류량을 줄이고 정전 용량을 증가시킬 수 있다.Therefore, since the oxide film having less stress and defects is formed between the lower electrode and the high dielectric film, the amount of leakage current of the capacitor can be reduced and the capacitance can be increased.

Description

반도체 장치 커패시터의 제조방법.Method of manufacturing a semiconductor device capacitor.

본 발명은 반도체 장치 커패시터의 제조방법에 관한 것으로, 특히 하부 전극과 유전막의 계면에 스트레스 및 결함이 적은 산화막을 구비하는 반도체 장치 커패시터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device capacitor, and more particularly, to a method of manufacturing a semiconductor device capacitor having an oxide film having less stress and defects at an interface between a lower electrode and a dielectric film.

반도체 장치, 예컨대 DRAM의 고 집적화에 따라 메모리 소자를 구성하는 메모리 셀의 크기도 작아지고 있다. 이에 따라 메모리 셀의 기본 구성 요소인 트랜지스터 및 커패시터의 형성 영역도 작아지고 있다. 특히, 커패시터의 경우, 데이터 저장 수단으로서 일정한 전하 수용 능력을 갖고 있어야 함에도 불구하고 고 집적화에 따른 커패시터 형성 영역의 감소는 커패시터의 정전 용량 감소를 초래한다.As the integration of semiconductor devices, for example, DRAMs, the size of memory cells constituting memory elements is also decreasing. As a result, the formation regions of transistors and capacitors, which are basic components of the memory cell, are also reduced. In particular, in the case of a capacitor, although the capacitor must have a constant charge capacity as a data storage means, the reduction of the capacitor formation area due to the high integration results in a decrease in the capacitance of the capacitor.

이러한 셀 정전 용량의 감소는 메모리 셀의 독출 능력을 저하시키고 소프트 에러율(soft error rate)을 증가시킬 뿐 만 아니라 저 전압에서 소자 동작을 어렵게 만든다. 따라서 DRAM의 고집적화를 위해서는 셀 정전 용량의 감소는 반드시 해결되어야 할 문제이다.This reduction in cell capacitance not only degrades the readability of the memory cell and increases the soft error rate, but also makes device operation difficult at low voltages. Therefore, the reduction of cell capacitance is a problem that must be solved for high integration of DRAM.

커패시터의 전하량(Q)은 커패시터의 정전 용량(Capacitance; C)과 동작 전압(V)의 곱으로 정해진다. 즉 Q = C × V 이다. 따라서 동작 전압이 낮아지고 있는 추세에서 특정량 이상의 전하량을 얻기 위해서는 정전 용량을 크게 할 수밖에 없다. 정전 용량은 커패시터의 전극의 유효면적이 클수록, 유전체의 유전율이 클수록, 그리고 유전체의 두께가 얇을수록 커진다.The charge amount Q of the capacitor is determined by the product of the capacitor's capacitance C and the operating voltage V. That is Q = C × V. Therefore, in order to obtain a specific amount of charge in the trend that the operating voltage is lowered, the capacitance must be increased. The capacitance increases as the effective area of the electrode of the capacitor is larger, as the dielectric constant of the dielectric is larger, and as the thickness of the dielectric is thinner.

이들 방법 중에서 유전막의 유전율을 높이기 위해서는 커패시터를 제조할 때 유전 상수가 높은 유전막을 사용해야 한다. 최근에는 기존에 널리 사용되던 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4) 대신 오산화이탄탈륨(Ta2O5)막이 각광받고 있다. 오산화이탄탈륨막은 실리콘 산화막(SiO2)이나 질화막(Si3N4)에 비해 큰 유전 상수를 갖고 있다. 즉, 실리콘 산화막이나 실리콘 질화막의 유전 상수는 각각 3.9와 7.8정도인데, 오산화이탄탈륨막의 경우는 24정도로서 실리콘 산화막보다는 6배 정도 높고 질화막보다는 3배 이상 높다. 따라서 오산화이탄탈륨막을 유전막으로 사용할 경우 커패시터의 유전막의 등가 산화막 두께(equivalent oxide thickness)를 줄일 수 있다. 그러나, 오산화이탄탈륨막을 비롯한 고유전막은 실리콘 산화막이나 질화막에 비해 누설 전류가 높은 특성을 가지므로 오산화이탄탈륨막을 유전막으로 사용하기 위해서는 이러한 누설 전류 특성을 해소할 수 있어야 한다.Among these methods, in order to increase the dielectric constant of a dielectric film, a dielectric film having a high dielectric constant should be used when manufacturing a capacitor. Recently, a tantalum pentoxide (Ta 2 O 5 ) film is in the spotlight instead of the silicon oxide film (SiO 2 ) or the silicon nitride film (Si 3 N 4 ), which is widely used. The peat tantalum pentoxide film has a larger dielectric constant than the silicon oxide film (SiO 2 ) or the nitride film (Si 3 N 4 ). In other words, the dielectric constants of the silicon oxide film and the silicon nitride film are about 3.9 and 7.8, respectively, and in the case of the peat tantalum pentoxide film, which is about 24, about six times higher than the silicon oxide film and three times higher than the nitride film. Therefore, when the tantalum pentoxide pentoxide film is used as the dielectric film, the equivalent oxide thickness of the dielectric film of the capacitor can be reduced. However, the high-k dielectric film, including the peat pentoxide pentoxide film, has a higher leakage current than that of the silicon oxide film or the nitride film. Therefore, the leakage current characteristics should be solved in order to use the octa-taltal pentoxide film as the dielectric film.

현재까지 알려진 바에 의하면, 오산화이탄탈륨막(Ta2O5)을 사용할 경우 누설 전류가 증가하는 원인은 첫째가 오산화이탄탈륨막의 증착 불균일로 인해 계면에 형성되는 결함으로 인한 것이며, 둘째가 오산화이탄탈륨막의 산소 결핍으로 인한 것이며, 셋째가 오산화이탄탈륨막 내에 존재하는 불순물로 인한 것이다.As known to date, the cause of the increase in leakage current when using a tantalum pentoxide pentoxide (Ta 2 O 5 ) is firstly due to defects formed at the interface due to uneven deposition of the tantalum pentoxide pentoxide layer, and secondly, oxygen deficiency of the tantalum pentoxide pentoxide layer. The third is due to impurities present in the tantalum pentoxide pentoxide film.

첫째 요인인 유전체막의 취약 부분은 화학 기상 증착법(Chemical Vapor Deposition)을 이용함으로써 해결할 수 있다. 즉, 화학 기상 증착법(Chemical Vapor Deposition)에 의해 유전체막을 증착하는 경우에는 비교적 균일한 유전막이 형성되므로 유전체막의 취약 부분이 크게 개선될 수 있다.The first factor, the weak part of the dielectric film, can be solved by using chemical vapor deposition (Chemical Vapor Deposition). That is, when the dielectric film is deposited by chemical vapor deposition (Chemical Vapor Deposition), since a relatively uniform dielectric film is formed, the weak portion of the dielectric film can be greatly improved.

둘째 및 셋째 요인을 고찰해 보면, 오산화이탄탈륨막은 탄탈륨 소오스(source)로서 탄소와 수소의 화합물인 액상 탄탈륨 에톡사이드(Ta(OC2H5)5)를 사용하여 형성한다. 이러한 액상의 탄탈륨 소오스로 오산화이탄탈륨막을 형성할 경우, 유전체막 내에 탄소 및 수소 원소들이 잔류할 가능성이 크다. 이들 원소들은 불순물로 작용하여 유전체막의 누설 전류 특성을 열화시키므로 소자의 신뢰성을 위하여 제거되어야 한다. 따라서, 이들 불순물들을 제거하고 오산화이탄탈륨막 내의 산소 결핍을 해결하기 위해, 오산화이탄탈륨막을 증착한 후 산소 분위기에서 열처리를 행한다.Considering the second and third factors, the tantalum pentoxide film is formed using a liquid tantalum ethoxide (Ta (OC 2 H 5 ) 5 ), which is a compound of carbon and hydrogen, as a tantalum source. When forming the tantalum pentoxide film with such a liquid tantalum source, carbon and hydrogen elements are likely to remain in the dielectric film. These elements act as impurities and deteriorate the leakage current characteristics of the dielectric film, so they must be removed for reliability of the device. Therefore, in order to remove these impurities and to solve the oxygen deficiency in the peat talum pentoxide film, a heat treatment is performed in an oxygen atmosphere after the deposition of the peat tallium pentoxide film.

이하에서는, 도 1의 공정 흐름도를 참조하여, 종래 기술에 따른 반도체 장치의 커패시터 제조방법을 설명한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the prior art will be described with reference to the process flowchart of FIG. 1.

1a는 하부 전극을 형성하는 단계를 나타낸다.1a represents a step of forming the lower electrode.

하부 전극 형성 단계는 소정의 하부 구조를 갖는 반도체 기판상에 실리콘 산화막을 증착하고 이를 평탄화하여 층간 절연막을 형성하는 제1 공정, 상기 층간 절연막상에 포토레지스트를 증착하고 이를 패터닝하여 포토레지스트 패턴을 형성하는 제2 공정, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 층간 절연막을 식각함으로써 콘택홀을 형성하는 제3 공정, 상기 포토레지스트 패턴을 제거하는 제4 공정 및 상기 결과물상에 폴리실리콘을 매립하고 이를 패터닝하여 하부 전극을 형성하는 제5 공정으로 이루어진다.The lower electrode forming step is a first step of depositing and planarizing a silicon oxide film on a semiconductor substrate having a predetermined lower structure to form an interlayer insulating film, by depositing and patterning a photoresist on the interlayer insulating film to form a photoresist pattern A second step of forming a contact hole by etching the interlayer insulating layer using the photoresist pattern as an etching mask, a fourth step of removing the photoresist pattern, and embedding polysilicon on the resultant And a fifth process of patterning to form a lower electrode.

1b는 질화성 가스 분위기에서 수행되는 전처리 단계를 나타낸다.1b represents a pretreatment step carried out in a nitriding gas atmosphere.

상기 결과물을 질화성 가스 분위기에서 급속 고온 열처리 (RTN: Rapid Thermal Nitridation:이하, RTN이라 한다)하여 상기 하부 전극상에 질화막을 형성한다.The resultant is subjected to rapid high temperature heat treatment (RTN: RTN) in a nitriding gas atmosphere to form a nitride film on the lower electrode.

1c는 오산화이탄탈륨(Ta2O5) 등으로 고유전막을 형성하는 단계를 나타낸다.1c represents a step of forming a high dielectric film with tantalum pentoxide (Ta 2 O 5 ) or the like.

1d 는 산화성 가스 분위기에서 수행되는 어닐링 단계를 나타낸다.1d represents an annealing step performed in an oxidizing gas atmosphere.

상기 결과물을 고온 산소 분위기에서 열처리함으로써 상기 고유전막내에 산소를 충분히 공급하며 상기 고유전막을 안정화시킨다. 이때, 상기 고유전막과 하부 전극 사이에 위치한 상기 질화막이 산화되어 누설 전류 방지층인 질화 산화막이 형성된다.The resultant is heat-treated in a high temperature oxygen atmosphere to sufficiently supply oxygen into the high dielectric film and to stabilize the high dielectric film. At this time, the nitride film positioned between the high dielectric film and the lower electrode is oxidized to form a nitride oxide film that is a leakage current prevention layer.

그런데, 이러한 질화 산화막은 고온의 산화성 가스 분위기에 의해 이미 형성된 두 막질 즉, 상기 하부 전극과 상기 고유전막 사이에서 형성되는 것이므로 스트레스와 결함이 발생되며 고유전막의 열화를 수반한다.However, since the nitride oxide film is formed between two films that are already formed by a high temperature oxidizing gas atmosphere, that is, between the lower electrode and the high dielectric film, stress and defects are generated and deterioration of the high dielectric film is accompanied.

1e 단계는 상부 전극을 형성하는 단계를 나타낸다.Step 1e represents the step of forming the upper electrode.

상기한 바와 같이, 종래의 반도체 커패시터 형성 방법은 고유전막을 증착한 후에 상기 고유전막의 막질 특성을 개선시키기 위한 고온 열처리 공정을 수반하는데, 이러한 열처리 공정은 의해 상기 하부 전극과 상기 고유전막의 계면에 스트레스 및 결함이 많은 질화 산화막이 형성되어 반도체 커패시터의 신뢰성이 저하된다.As described above, the conventional method of forming a semiconductor capacitor involves a high temperature heat treatment process for improving the film quality of the high dielectric film after depositing the high dielectric film, which is performed at an interface between the lower electrode and the high dielectric film. A nitride oxide film with many stresses and defects is formed, which lowers the reliability of the semiconductor capacitor.

본 발명의 기술적 과제는 하부 전극과 고유전막 사이에 스트레스 및 결함이 적은 산화막을 형성함으로써 전기적 특성이 개선된 반도체 장치 커패시터의 제조 방법을 제공하는 것이다.An object of the present invention is to provide a method for manufacturing a semiconductor device capacitor having improved electrical characteristics by forming an oxide film with less stress and defects between the lower electrode and the high dielectric film.

도 1은 종래 기술에 따른 반도체 장치 커패시터의 제조방법을 도시하는 공정 흐름도이다.1 is a process flowchart showing a method of manufacturing a semiconductor device capacitor according to the prior art.

도 2는 본 발명에 따르는 반도체 장치 커패시터를 도시한다.2 shows a semiconductor device capacitor according to the invention.

도 3은 본 발명에 따르는 반도체 장치 커패시터의 제조방법을 도시하는 공정 흐름도이다.3 is a process flowchart showing a method of manufacturing a semiconductor device capacitor according to the present invention.

본 발명의 기술적 과제를 해결하기 위하여, 반도체 기판 상에 하부 전극을 형성하고, 산화성 가스 분위기의 열처리(heat treatment)를 실시함으로써 상기 하부 전극의 상부 및 측면에 산화막을 형성하고, 상기 결과물상에 고유전막을 증착하고, 저온에서 상기 결과물에 대해서 산소 분위기의 어닐링을 실시하고, 상기 결과물상에 상부 전극을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법이 제공된다.In order to solve the technical problem of the present invention, by forming a lower electrode on the semiconductor substrate, and heat treatment of the oxidizing gas atmosphere (oxidation gas) to form an oxide film on the upper and side surfaces of the lower electrode, inherent on the resultant And depositing an entire film, performing annealing of an oxygen atmosphere on the resultant at low temperature, and depositing an upper electrode on the resultant.

즉, 고유전막의 증착전에 산화막을 미리 증착하고, 후속되는 산소 분위기의 열처리 공정을 저온에서 수행함으로써 스트레스 및 결함이 적은 계면 산화막을 형성하여 고유전막의 막질이 열화되는 것을 방지한다.That is, by depositing an oxide film before deposition of the high dielectric film and performing a heat treatment process in an oxygen atmosphere at a low temperature, an interfacial oxide film having less stress and defects is formed to prevent deterioration of the film quality of the high dielectric film.

이하, 첨부한 도면을 참조하여, 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

도 2를 참조하면, 본 발명에 의한 반도체 장치의 커패시터는 반도체 기판(100)상에 형성되고 콘택홀을 구비하는 층간 절연막(102), 상기 결과물상에 형성된 하부 전극(104), 상기 하부 전극(104)의 상부 및 측면에 형성된 질화 산화막(106), 상기 질화 산화막(106)상에 형성된 고유전막(108) 및 상기 고유전막(108)상에 형성된 상부 전극(110)으로 구성된다.Referring to FIG. 2, a capacitor of a semiconductor device according to the present invention includes an interlayer insulating film 102 formed on a semiconductor substrate 100 and having a contact hole, a lower electrode 104 formed on the resultant product, and a lower electrode ( A nitride oxide film 106 formed on the top and side surfaces of the 104, a high dielectric film 108 formed on the nitride oxide film 106, and an upper electrode 110 formed on the high dielectric film 108.

이하에서는 도 3의 공정 흐름도를 참조하여 본 발명에 의한 반도체 장치의 커패시터의 제조방법을 설명한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described with reference to the process flowchart of FIG. 3.

3a는 하부 전극(104)을 형성하는 단계를 나타낸다.3a illustrates forming the lower electrode 104.

하부 전극(104)을 형성하는 단계는 소정의 반도체 기판(100)상에 실리콘 산화막을 증착하고 이를 평탄화하여 층간 절연막(102)을 형성하는 제1 공정, 상기 층간 절연막(102)상에 포토레지스트를 증착하고 이를 패터닝하여 소정 영역이 개구된 포토레지스트 패턴을 형성하는 제2 공정, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 층간 절연막(102)을 선택적으로 식각함으로써 콘택홀을 형성하는 제3 공정, 상기 포토레지스트 패턴을 제거하는 제4 공정, 상기 결과물상에 폴리실리콘을 증착하고 이를 패터닝하여 하부 전극(104)을 형성하는 제5 공정으로 이루어진다.The forming of the lower electrode 104 may be performed by depositing a silicon oxide film on a predetermined semiconductor substrate 100 and planarizing the silicon oxide film to form an interlayer insulating film 102. The photoresist may be formed on the interlayer insulating film 102. A second process of forming a photoresist pattern having a predetermined region by depositing and patterning the same, a third process of forming a contact hole by selectively etching the interlayer insulating layer 102 using the photoresist pattern as an etching mask, and A fourth process of removing the photoresist pattern, and a fifth process of depositing and patterning polysilicon on the resultant to form a lower electrode 104.

3b는 질화성 가스 분위기에서 수행되는 제1 전처리 단계를 나타낸다.3b represents a first pretreatment step carried out in a nitriding gas atmosphere.

상기 결과물을 질화성 가스 분위기 하에서 500∼600℃로 열처리(heat treatment)하여 상기 하부 전극(104)상에 질화막(미도시)을 형성한다. 이때, 질화성 가스로는 N2, NH3, 또는 이들의 혼합 가스가 이용될 수 있다.The resultant is heat treated at 500 to 600 ° C. under a nitriding gas atmosphere to form a nitride film (not shown) on the lower electrode 104. In this case, N 2 , NH 3 , or a mixed gas thereof may be used as the nitriding gas.

상기 제1 전처리 공정은 상기 하부 전극(104)상에 형성된 자연 산화막(native oxide)을 제거하여 상기 하부 전극(104)상에 결함이 발생되는 것을 방지하고, 후속 공정에서 산화막이 급격히 성장하는 것을 방지하기 위한 것이다. 따라서, 후속 공정에서 산화막의 성장 속도를 적절히 제어할 수 있다면 상기 제1 전처리 단계는 필수적인 것은 아니다.The first pretreatment process removes a native oxide formed on the lower electrode 104 to prevent defects from occurring on the lower electrode 104 and to prevent rapid growth of the oxide film in a subsequent process. It is to. Therefore, the first pretreatment step is not essential if the growth rate of the oxide film can be properly controlled in a subsequent process.

3c는 산화성 가스 분위기에서 열처리를 수행되는 제2 전처리 단계를 도시한다.3c shows a second pretreatment step in which heat treatment is performed in an oxidizing gas atmosphere.

상기 결과물을 산화성 가스 예를 들어, 산소(O2) 가스 분위기 하에서 250∼1000℃로 열처리함으로써 상기 질화막을 산화시켜 질화 산화막(106)을 형성한다. 만약, 상기 질화막 형성 단계가 생략된 경우는 상기 하부 전극(104)을 구성하는 실리콘과 산화성 가스가 반응하여 산화막이 형성한다.The nitride film is oxidized by oxidizing the resultant at 250 to 1000 ° C. under an oxidizing gas, for example, an oxygen (O 2 ) gas atmosphere, to form a nitride oxide film 106. If the nitride film forming step is omitted, an oxide film is formed by reacting silicon forming the lower electrode 104 with an oxidizing gas.

이때, 상기 산화성 가스로는 산소(O2), 일산화이질소(N2O), OH기를 함유하는 가스 또는 이들의 혼합 가스가 이용될 수 있다. 상기 산화성 가스 분위기의 열처리는 로(furnace) 또는 급속 열처리(RTP: rapid thermal process)장비를 사용하여 행할 수 있다.In this case, as the oxidizing gas, oxygen (O 2 ), dinitrogen monoxide (N 2 O), a gas containing an OH group, or a mixed gas thereof may be used. The heat treatment of the oxidizing gas atmosphere may be performed using a furnace or rapid thermal process (RTP) equipment.

상기 질화 산화막(106)의 두께는 약 10Å∼40Å 정도로 얇게 형성하는 것이 바람직하다. 왜냐하면, 상기 질화 산화막(106)이 너무 두껍게 형성되면 커패시터의 정전 용량이 감소되기 때문이다.The thickness of the nitride oxide film 106 is preferably about 10 kPa to about 40 kPa. This is because the capacitance of the capacitor is reduced when the nitride oxide film 106 is formed too thick.

3d는 고유전막(108)을 형성하는 단계를 나타낸다.3d represents a step of forming the high dielectric film 108.

산소(O2) 분위기에서 탄탈륨 에톡사이드 Ta(OC2H5)5를 반응 소오스로 하여 250∼800℃에서 금속 유기 화학 기상 증착(Metal Organic Chemical Vapor Deposition: MOCVD)법으로 상기 결과물상에 오산화이탄탈륨막을 증착하여 고유전막(108)을 형성한다.Tantalum pentoxide on the resultant by metal organic chemical vapor deposition (MOCVD) at 250-800 ° C. using tantalum ethoxide Ta (OC 2 H 5 ) 5 as a reaction source in an oxygen (O 2 ) atmosphere. The film is deposited to form the high dielectric film 108.

상기 고유전막(108)은 티타늄 산화막(TiO2),이트륨(Y)산화막, 바나듐(V)산화막 또는 니오브(Nb) 산화막등의 금속 산화막으로 형성할 수도 있다. 또, SiTiO3, Ba(Sr, Ti)O3또는 Pb(Zr, Ti)O3등의 강유전체막로 형성할 수도 있다. 상기 고유전체막은 화학 기상 증착법이나, 증착 불균일로 인한 취약성이 문제되지 않는 경우에는 스퍼터링(sputtering)으로 형성될 수 있다.The high dielectric film 108 may be formed of a metal oxide film such as a titanium oxide film (TiO 2 ) , a yttrium (Y) oxide film, a vanadium (V) oxide film, or a niobium (Nb) oxide film. It is also possible to form a ferroelectric film such as SiTiO 3 , Ba (Sr, Ti) O 3, or Pb (Zr, Ti) O 3 . The high-k dielectric film may be formed by sputtering when chemical vapor deposition or vulnerability due to uneven deposition is not a problem.

3e는 상기 고유전막(108)의 막질을 개선하기 위하여 어닐링을 실시하는 단계를 나타낸다.3e illustrates annealing to improve the film quality of the high-k dielectric layer 108.

상기 결과물에 대해 저온 산소 분위기에서 어닐링을 행한다.The resultant is annealed in a low temperature oxygen atmosphere.

산화성 가스 분위기에서 약 200∼650℃의 저온으로 열처리를 수행하여 상기 고유전막(108)에 산소를 공급함으로써 상기 고유전막(108)의 막질을 향상시킨다. 상기 산화성 가스로는 O2가스, UV-O3가스, 산소 플라즈마 가스(O2plasma) 또는 산화이질소 플라즈마 가스(N2O plasma)등이 이용될 수 있다. 이러한 산화성 가스 분위기의 어닐링은 저온에서 수행되므로 상기 질화 산화막(106)이 후속 공정에서 과도하게 성장되어 스트레스 및 결함이 큰 산화막이 형성되는 것을 방지할 수 있다.The heat treatment is performed at a low temperature of about 200 to 650 ° C. in an oxidizing gas atmosphere to supply oxygen to the high dielectric film 108 to improve the film quality of the high dielectric film 108. As the oxidizing gas, an O 2 gas, a UV-O 3 gas, an oxygen plasma gas (O 2 plasma), a dinitrogen oxide plasma gas (N 2 O plasma), or the like may be used. Since the annealing of the oxidizing gas atmosphere is performed at a low temperature, the nitride oxide film 106 may be excessively grown in a subsequent process to prevent formation of an oxide film having high stress and defects.

그리고, 상기 고유전막(108)의 막질을 보다 치밀하게 하기 위해, 또는 상기 고유전막을 결정화시켜 유전상수를 크게 하기 위하여 추가로 고온, 비산소 분위기의 어닐링을 실시할 수 있다.Further, annealing of a high temperature and non-oxygen atmosphere may be further performed to make the film quality of the high dielectric film 108 more dense or to increase the dielectric constant by crystallizing the high dielectric film.

이때 분위기 가스로는 산소가 포함되지 않은 질소 가스(N2,), 암모니아 가스(NH3), 아르곤 가스(Ar) 헬륨 가스(He), 진공 또는 이들의 혼합 가스가 이용될 수 있다. 이때, 상기 고온 비산소 분위기의 어닐링은 650 ℃∼1000℃에서 수행되는 것이 바람직하다.At this time, nitrogen gas (N 2, ), ammonia gas (NH 3 ), argon gas (Ar), helium gas (He), vacuum, or a mixed gas thereof may be used as the atmosphere gas. At this time, the annealing of the high temperature non-oxygen atmosphere is preferably carried out at 650 ℃ to 1000 ℃.

상기 저온 산소 분위기의 어닐링과 상기 고온 비산소 분위기의 어닐링은 순서가 바뀌어 진행될 수도 있다.The annealing of the low temperature oxygen atmosphere and the annealing of the high temperature non-oxygen atmosphere may be performed in a reversed order.

3f는 상부 전극(110)을 형성하는 단계를 나타낸다.3f represents the step of forming the upper electrode 110.

상기 결과물상에 폴리실리콘을 증착하여 상부 전극(110)을 형성한다.Polysilicon is deposited on the resultant to form the upper electrode 110.

상기 상부 전극(110)은 탄탈륨(Ta), 티타늄(Ti), 백금(Pt), 몰리브덴(Mo), 탄탈륨 나이트라이드(TaN), 티타늄 나이트라이드(TiN), 몰리브덴 나이트라이드(MoN) 또는 이들의 조합으로 형성할 수도 있다.The upper electrode 110 may include tantalum (Ta), titanium (Ti), platinum (Pt), molybdenum (Mo), tantalum nitride (TaN), titanium nitride (TiN), molybdenum nitride (MoN), or a combination thereof. It can also form in combination.

본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당업자에 의해 변형될 수 있다.The present invention is not limited to the above embodiments, and may be modified by those skilled in the art within the scope of the technical idea of the present invention.

본 발명에 의하면, 하부 전극과 고유전막의 계면에 스트레스 및 결함이 적은 산화막을 형성할 수 있어 고유전막의 열화를 막을 수 있으며, 반도체 장치의 커패시터의 누설 전류량을 줄이고 정전 용량을 증가시킬 수 있다.According to the present invention, an oxide film having less stress and defects can be formed at the interface between the lower electrode and the high dielectric film, thereby preventing deterioration of the high dielectric film, reducing the leakage current amount of the capacitor of the semiconductor device, and increasing the capacitance.

Claims (13)

(a)반도체 기판 상에 하부 전극을 형성하는 단계;(a) forming a lower electrode on the semiconductor substrate; (b)산화성 가스 분위기의 열처리(heat treatment)를 실시함으로써 상기 하부 전극의 상부 및 측면에 산화막을 형성하는 전처리 단계;(b) a pretreatment step of forming an oxide film on the upper and side surfaces of the lower electrode by performing heat treatment of an oxidizing gas atmosphere; (c)상기 결과물상에 고유전막을 증착하는 단계;(c) depositing a high dielectric film on the resultant material; (d)상기 결과물에 대해 저온의 산소 분위기에서 어닐링을 실시하는 단계; 및(d) annealing the result in a low temperature oxygen atmosphere; And (e)상기 결과물상에 상부 전극을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.(e) depositing an upper electrode on the resultant method. 제1항에 있어서, 상기 (a)단계의 하부 전극은 폴리실리콘으로 형성됨을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein the lower electrode of step (a) is made of polysilicon. 제1항에 있어서, 상기 (b)단계의 산화성 가스 분위기는 N2O, O2및 OH기를 함유하는 가스로 이루어진 군으로부터 선택된 적어도 하나 이상으로 형성되는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein the oxidizing gas atmosphere of step (b) is formed of at least one selected from the group consisting of gases containing N 2 O, O 2, and OH groups. 제1항에 있어서, 상기 (b)단계는 250℃∼1000℃의 온도에서 수행되는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein step (b) is performed at a temperature of 250 ° C to 1000 ° C. 제1항에 있어서, 상기 (b)단계는 로(furnace) 및 급속 열처리(RTP: rapid thermal process) 장비의 어느 하나를 이용하여 수행되는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein the step (b) is performed by using any one of a furnace and a rapid thermal process (RTP) equipment. 제1항에 있어서, 상기 (c)단계의 고유전막은 탄탈륨(Ta2O5)산화막, 티타늄(TiO2)산화막,이트륨(Y)산화막, 바나듐(V)산화막 및 니오브(Nb)산화막으로 이루어진 군으로부터 선택된 어느 하나임을 특징으로 하는 반도체 장치 커패시터의 제조방법.The high dielectric film of claim 1, wherein the high dielectric film of step (c) comprises a tantalum (Ta 2 O 5 ) oxide film, a titanium (TiO 2 ) oxide film , a yttrium (Y) oxide film, a vanadium (V) oxide film, and a niobium (Nb) oxide film. A semiconductor device capacitor manufacturing method, characterized in that any one selected from the group. 제1항에 있어서, 상기 (c)단계의 고유전막은 SiTiO3, Ba(Sr, Ti)O3및 Pb(Zr, Ti)O3로 이루어진 군으로부터 선택된 어느 하나임을 특징으로 하는 반도체 장치 커패시터의 제조방법.The semiconductor device capacitor of claim 1, wherein the high dielectric film of step (c) is any one selected from the group consisting of SiTiO 3 , Ba (Sr, Ti) O 3, and Pb (Zr, Ti) O 3 . Manufacturing method. 제1항에 있어서, 상기 (d)단계에서 산화성 가스 분위기는 산소(O2) 가스, UV-O3가스, 산소 플라즈마 가스(O2plasma) 및 산화이질소 플라즈마 가스(N2O plasma)로 이루어진 군으로부터 선택된 적어도 하나 이상으로 형성되는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.According to claim 1, wherein the oxidizing gas atmosphere in step (d) is composed of oxygen (O 2 ) gas, UV-O 3 gas, oxygen plasma gas (O 2 plasma) and dinitrogen oxide plasma gas (N 2 O plasma) And at least one member selected from the group. 제1항에 있어서, 상기 (d)단계의 저온(low temperature)은 200∼650 ℃인 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein the low temperature of step (d) is in the range of 200 to 650 ° C. 3. 제1항에 있어서, 상기 (e)단계의 상부 전극은 폴리실리콘, 탄탈륨(Ta), 티타늄(Ti), 백금(Pt), 몰리브덴(Mo), 탄탈륨 나이트라이드(TaN), 티타늄 나이트라이드(TiN) 및 몰리브덴 나이트라이드(MoN)로 이루어진 군으로부터 선택된 적어도 하나 이상으로 형성되는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein the upper electrode of the step (e) is polysilicon, tantalum (Ta), titanium (Ti), platinum (Pt), molybdenum (Mo), tantalum nitride (TaN), titanium nitride (TiN) And at least one selected from the group consisting of molybdenum nitride (MoN). 제1항에 있어서, 상기 (a)와 (b)단계 사이에, 질소 가스(N2) 및 암모니아(NH3)로 이루어진 군으로부터 선택된 하나 이상으로 형성되는 질화성 가스 분위기에서 열처리를 수행함으로써, 상기 하부 전극상에 질화막을 형성하는 단계(f)를 더 포함하는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein the step (a) and (b) is carried out in a nitriding gas atmosphere formed of at least one selected from the group consisting of nitrogen gas (N 2 ) and ammonia (NH 3 ), And forming (f) a nitride film on the lower electrode. 제1항에 있어서, 상기 (c)와(d)단계 사이에 질소(N2), 아르곤(Ar), 헬륨(He) 및 진공으로 이루어진 군으로부터 선택된 적어도 하나 이상으로 형성된 분위기에서 650℃∼1000℃로 어닐링을 실시하는 단계(d')를 더 포함하는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.The method of claim 1, wherein between (c) and (d), 650 ° C to 1000 in an atmosphere formed with at least one selected from the group consisting of nitrogen (N 2 ), argon (Ar), helium (He), and vacuum. And (d ') annealing at ° C. 제1항에 있어서, 상기 (d)와(e)단계 사이에 질소(N2), 아르곤(Ar), 헬륨(He) 및 진공으로 이루어진 군으로부터 선택된 하나 이상으로 형성된 분위기에서 650℃∼1000℃로 어닐링을 실시하는 단계(d')를 더 포함하는 것을 특징으로 하는 반도체 장치 커패시터의 제조방법.According to claim 1, wherein (d) and (e) between 650 ℃ to 1000 ℃ in an atmosphere formed of one or more selected from the group consisting of nitrogen (N 2 ), argon (Ar), helium (He) and vacuum And (d ') performing annealing in the furnace.
KR1019970000518A 1997-01-10 1997-01-10 Method of fabricating a capacitor of semiconductor device KR100219518B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970000518A KR100219518B1 (en) 1997-01-10 1997-01-10 Method of fabricating a capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000518A KR100219518B1 (en) 1997-01-10 1997-01-10 Method of fabricating a capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980065495A KR19980065495A (en) 1998-10-15
KR100219518B1 true KR100219518B1 (en) 1999-09-01

Family

ID=19494433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000518A KR100219518B1 (en) 1997-01-10 1997-01-10 Method of fabricating a capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100219518B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057875A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device
KR100644410B1 (en) * 2005-08-05 2006-11-10 삼성전자주식회사 Method of forming a metal oxide layer and method of manufacturing a semiconductor capacitor using the same

Also Published As

Publication number Publication date
KR19980065495A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100360413B1 (en) Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment
KR100507860B1 (en) Capacitor having oxidation barrier and method for fabricating the same
JPH11233723A (en) Electronic element and its manufacture, and dielectric capacitor and its manufacture, and optical element and its manufacture
KR19980079665A (en) Capacitor Manufacturing Method of Semiconductor Device
US6417042B2 (en) Method of manufacturing a capacitor in a semiconductor device
JP4486735B2 (en) Manufacturing method of capacitor of semiconductor memory device
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US6531372B2 (en) Method of manufacturing capacitor of semiconductor device using an amorphous TaON
KR100219518B1 (en) Method of fabricating a capacitor of semiconductor device
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
US6602722B2 (en) Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same
KR100231604B1 (en) Manufacturing method of capacitor of semiconductor device
KR100224728B1 (en) Fabrication method for Ta205 dielectric layer capacitor
KR19980060743A (en) Capacitor of Semiconductor Device and Manufacturing Method Thereof
KR100540476B1 (en) Method for fabricating capacitor in semiconductor device
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
KR100388203B1 (en) Method for manufactruing capacitor in semiconductor device
KR100321180B1 (en) Method for forming Ta2O5 capacitor of semiconductor device
KR100507865B1 (en) Method for manufacturing capacitor in semiconductor device
KR20020096129A (en) Method for forming capacitor of semiconductor device
KR100646921B1 (en) Method of manufacturing a capacitor
KR100671605B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20050019304A (en) Semiconductor capacitor and manufacutring method therefor
KR100347534B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR20010065179A (en) Method of manufacturing a capacitor in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee