KR100384868B1 - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR100384868B1
KR100384868B1 KR10-2001-0038647A KR20010038647A KR100384868B1 KR 100384868 B1 KR100384868 B1 KR 100384868B1 KR 20010038647 A KR20010038647 A KR 20010038647A KR 100384868 B1 KR100384868 B1 KR 100384868B1
Authority
KR
South Korea
Prior art keywords
capacitor
film
oxide film
ruthenium
lower electrode
Prior art date
Application number
KR10-2001-0038647A
Other languages
Korean (ko)
Other versions
KR20030003326A (en
Inventor
송한상
김경민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038647A priority Critical patent/KR100384868B1/en
Publication of KR20030003326A publication Critical patent/KR20030003326A/en
Application granted granted Critical
Publication of KR100384868B1 publication Critical patent/KR100384868B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 이웃한 셀간 금속 하부전극을 격리시킨 후 하부전극의 표면에 잔류하는 산화물 또는 유기물로 인한 캐패시터의 유효산화막 두께 증가 및 누설전류 특성 저하를 억제하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 소정 공정이 완료된 반도체기판상에 캐패시터산화막을 증착하는 단계, 상기 캐패시터산화막을 선택적으로 식각하여 하부전극이 형성될 오목부를 형성하는 단계, 상기 오목부를 포함한 전면에 루테늄막을 증착하는 단계, 상기 캐패시터산화막이 드러날때까지 상기 루테늄막을 식각하여 상기 오목부내에만 상기 루테늄막을 잔류시키는 단계, 상기 루테늄막 식각후 잔류하는 부산물을 제거하기 위해 세정하는 단계, 및 상기 세정된 루테늄막상에 유전막, 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어진다.The present invention is to provide a method of manufacturing a capacitor suitable for suppressing the increase in the effective oxide film thickness of the capacitor due to the oxide or organic matter remaining on the surface of the lower electrode after the isolation between the neighboring metal lower electrode between the cells, and the degradation of the leakage current characteristics. Depositing a capacitor oxide film on a semiconductor substrate having a predetermined process, selectively etching the capacitor oxide film to form a recess to form a lower electrode, depositing a ruthenium film on the entire surface including the recess, and depositing the capacitor oxide film Etching the ruthenium film until it is exposed, leaving the ruthenium film only in the recess, cleaning to remove the by-products remaining after etching the ruthenium film, and sequentially forming a dielectric film and an upper electrode on the cleaned ruthenium film. Including the steps .

Description

캐패시터의 제조 방법{METHOD FOR FABRICATING CAPACITOR}Manufacturing method of a capacitor {METHOD FOR FABRICATING CAPACITOR}

본 발명은 반도체소자의 캐패시터 제조 방법에 관한 것으로, 특히 MIM 구조의 탄탈륨산화막을 이용한 캐패시터의 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor using a tantalum oxide film having a MIM structure.

반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 전하저장 면적을 증가시키거나, SiO2나 Si3N4에 비해 유전상수가 큰 Ta2O5, TiO2, SrTiO3, (Ba,Sr)TiO등의 고유전물질에 대한 연구가 활발히 진행되고 있다.As semiconductor devices are highly integrated, the capacitor structure is formed into a complex structure such as cylinder, pin, stack, or hemispherical silicon (HSG) to secure sufficient capacitance, thereby increasing the charge storage area. In addition, studies on high dielectric materials such as Ta 2 O 5 , TiO 2 , SrTiO 3 , and (Ba, Sr) TiO, which have a higher dielectric constant than SiO 2 or Si 3 N 4 , are being actively conducted.

특히, 저압화학적기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용한 탄탈륨산화막(Ta2O5)은 비교적 유전율이 높아 적용 가능성이 높은 것으로 알려졌다.In particular, a tantalum oxide film (Ta 2 O 5 ) using Low Pressure Chemical Vapor Deposition (LPCVD) has a relatively high dielectric constant and is known to have high applicability.

최근에, 소자의 집적화에 의해 소자 크기가 감소함에 따라 유효산화막두께의 감소가 요구되며, 보다 신뢰성있는 소자를 제조하기 위해서는 바이어스전압(Bias voltage)에 따른 ΔC의 감소 및 누설전류와 같은 전기적 특성을 개선시키는 것이 필요하다.Recently, as the device size decreases due to the integration of devices, the effective oxide film thickness is required to be reduced, and in order to manufacture a more reliable device, electrical characteristics such as a decrease in ΔC and a leakage current according to a bias voltage are required. It is necessary to improve.

이러한 특성 개선을 위해서 통상 폴리실리콘대신 금속막을 상하부전극으로 이용하는 MIM(Metal-Insulator-Metal) 캐패시터가 연구되고 있으며, MIM 캐패시터 제조시 캐패시터의 유효산화막두께(Tox), 누설전류 특성이 개선된 신뢰성 있는 소자를 제조하기 위해서는 양질의 캐패시터 유전막을 증착하는 공정이 매우 중요하다 할 것이다.In order to improve these characteristics, MIM (Metal-Insulator-Metal) capacitors, which use metal films instead of polysilicon as upper and lower electrodes, have been studied.In the manufacture of MIM capacitors, the effective oxide film thickness (T ox ) and reliability of leakage current characteristics are improved. The process of depositing a high quality capacitor dielectric film will be very important to fabricate the device.

특히, 탄탈륨산화막을 유전막으로 이용하는 MIM 캐패시터 제조시, 금속전극의 배향성에 따라 탄탈륨산화막이 방향성을 나타내어 유전상수가 증가하며, 금속전극은 폴리실리콘과의 전기적 에너지장벽(Energy barrier)(또는 일함수)이 크므로 유효산화막두께(Tox)를 감소시킬 수 있어 동일한 유효산화막 두께에서의 누설전류를 감소시키는 장점이 있다.In particular, when manufacturing a MIM capacitor using a tantalum oxide film as a dielectric film, the tantalum oxide film has a directionality according to the orientation of the metal electrode, and the dielectric constant increases, and the metal electrode has an electrical energy barrier (or work function) with polysilicon. Since the effective oxide film thickness (T ox ) can be reduced because of this large, there is an advantage of reducing the leakage current at the same effective oxide film thickness.

도 1은 종래기술에 따라 제조된 MIM구조의 탄탈륨산화막 캐패시터를 도시한 도면이다.1 is a view showing a tantalum oxide film capacitor of the MIM structure manufactured according to the prior art.

도 1을 참조하면, 소스/드레인(12)을 포함한 트랜지스터 제조 공정이 완료된 반도체기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(13)을 형성한 다음, 층간절연막(13)을 선택적으로 식각하여 소스/드레인(12)의 소정 부분이 노출되는 콘택홀을 형성한다.Referring to FIG. 1, an interlayer dielectric (ILD) 13 is formed on a semiconductor substrate 11 on which a transistor manufacturing process including a source / drain 12 is completed, and then an interlayer dielectric 13 is selectively selected. Etching to form a contact hole through which a predetermined portion of the source / drain 12 is exposed.

계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백(Etch back)공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(14)를 형성한 다음, 폴리실리콘플러그(14)상에 티타늄실리사이드(15)와 티타늄나이트라이드(16)의 적층막을 형성한다.Subsequently, after the polysilicon is formed on the entire surface including the contact hole, the polysilicon plug 14 embedded in the predetermined portion of the contact hole is formed by recessing the substrate to a predetermined depth by an etch back process. On the plug 14, a laminated film of titanium silicide 15 and titanium nitride 16 is formed.

이 때, 티타늄실리사이드(15)는 폴리실리콘플러그(14)와 후속 하부전극과의 오믹 콘택(Ohmic contact)을 형성해 주고, 티타늄나이트라이드(16)는 후속 탄탈륨산화막의 열처리공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(14) 또는 반도체기판(11)으로 확산하는 것을 방지하는 확산배리어막의 역할을 한다.At this time, the titanium silicide 15 forms an ohmic contact between the polysilicon plug 14 and the subsequent lower electrode, and the titanium nitride 16 remains in the lower electrode during the subsequent heat treatment of the tantalum oxide film. It serves as a diffusion barrier film that prevents oxygen from diffusing into the polysilicon plug 14 or the semiconductor substrate 11.

다음으로, 티타늄나이트라이드(16)를 포함한 층간절연막(13)상에 질화물계 식각정지막(17)과 캐패시터산화막(18)을 형성한 후, 스토리지노드마스크로 캐패시터산화막(18)과 식각정지막(17)을 순차적으로 식각하여 폴리실리콘플러그(14)에 정렬되는 하부전극영역(이하 '오목부'라 약칭함)을 형성한다.Next, the nitride-based etch stop film 17 and the capacitor oxide film 18 are formed on the interlayer insulating film 13 including titanium nitride 16, and then the capacitor oxide film 18 and the etch stop film are formed as storage node masks. (17) is sequentially etched to form a lower electrode region (hereinafter abbreviated as 'concave portion') aligned with the polysilicon plug 14.

계속해서, 오픈된 오목부를 포함한 캐패시터산화막(18)의 표면을 따라 루테늄막을 증착한 다음, 에치백 또는 화학적기계적연마를 통해 오목부내에만 루테늄막을 잔류시켜 이웃한 셀간 서로 격리되는 루테늄-하부전극(19)을 형성한다.Subsequently, a ruthenium film is deposited along the surface of the capacitor oxide film 18 including the open recesses, and then the ruthenium lower electrode 19 is isolated from each other between neighboring cells by leaving the ruthenium film only in the recesses through etch back or chemical mechanical polishing. ).

계속해서, 루테늄-하부전극(19)을 포함한 전면에 탄탈륨산화막(21)을 증착한 후, 산소결핍을 제거하기 위한 열처리와 탄탈륨산화막(21)내 잔류하는 불순물을 제거하기 위한 열처리를 순차적으로 진행한다.Subsequently, after the tantalum oxide film 21 is deposited on the entire surface including the ruthenium-lower electrode 19, a heat treatment for removing oxygen deficiency and a heat treatment for removing impurities remaining in the tantalum oxide film 21 are sequentially performed. do.

다음으로, 탄탈륨산화막(21)상에 상부전극(22)으로서 CVD에 의한 티타늄나이트라이드(이하 'CVD-TiN'이라 약칭함) 또는 루테늄막을 증착한다.Next, a titanium nitride (hereinafter abbreviated as 'CVD-TiN') or ruthenium film by CVD is deposited as the upper electrode 22 on the tantalum oxide film 21.

그러나, 종래기술은 에치백 또는 화학적기계적연마를 통해 이웃한 셀간 루테늄 하부전극을 격리시킬 때, 루테늄이 산화물(20)을 형성하며 식각되는데, 격리공정후 하부전극의 표면에 산화물(20)이 존재하면, 유전막 증착 및 열처리 공정후에 유전막과 하부전극 사이의 산화물에 의해 유효산화막두께(Tox)가 증가하게 되며, 동일한 열처리 온도에서도 산화물의 산소확산에 의해 하부전극의 산화가 발생하여 캐패시터의 누설전류 특성이 열화되는 문제점이 있다. 또한, 하부전극 표면에 유기물이 존재하는 경우에도 전기적 특성 열화가 초래되는 문제점이 있다.However, in the related art, when the ruthenium lower electrode between adjacent cells is separated by etch back or chemical mechanical polishing, ruthenium forms an oxide 20 and is etched. After the isolation process, the oxide 20 is present on the surface of the lower electrode. After the deposition and heat treatment of the dielectric film, the effective oxide film thickness (T ox ) is increased by the oxide between the dielectric film and the lower electrode, and oxidation of the lower electrode occurs due to oxygen diffusion of the oxide even at the same heat treatment temperature. There is a problem that the characteristics are deteriorated. In addition, even when an organic material is present on the lower electrode surface, there is a problem that the electrical characteristics are deteriorated.

따라서, 유전막을 증착하기에 앞서 하부전극 표면의 산화물 또는 유기물 등의 세정 공정이 반드시 필요하다.Therefore, prior to depositing the dielectric film, a cleaning process such as an oxide or an organic material on the lower electrode surface is necessary.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 이웃한 셀간 금속 하부전극을 격리시킨 후 하부전극의 표면에 잔류하는 산화물 또는 유기물로 인한 캐패시터의 유효산화막 두께 증가 및 누설전류 특성 저하를 억제하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems of the prior art, the isolation of the metal lower electrode between the neighboring cells after the increase in the effective oxide film thickness and the leakage current characteristics of the capacitor due to the oxide or organic residue remaining on the surface of the lower electrode It is an object of the present invention to provide a method for manufacturing a capacitor suitable for suppressing the problem.

도 1은 종래기술에 따라 제조된 MIM 구조의 탄탈륨산화막 캐패시터를 도시한 도면,1 is a view showing a tantalum oxide capacitor of the MIM structure manufactured according to the prior art,

도 2a 내지 도 2d는 본 발명의 실시예에 따른 MIM 구조의 탄탈륨산화막 캐패시터의 제조 방법을 도시한 공정 단면도,2A to 2D are cross-sectional views illustrating a method of manufacturing a tantalum oxide film capacitor having a MIM structure according to an embodiment of the present invention;

도 3은 루테늄막의 SC-1 세정 유/무에 따른 누설전류특성을 비교한 도면.3 is a view comparing the leakage current characteristics of the ruthenium film with or without the SC-1 cleaning.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체기판 34 : 폴리실리콘플러그31 semiconductor substrate 34 polysilicon plug

35 : 티타늄실리사이드 36 : 티타늄나이트라이드35: titanium silicide 36: titanium nitride

38 : 캐패시터산화막 39 : 루테늄-하부전극38 capacitor oxide film 39 ruthenium-lower electrode

41 : 탄탈륨산화막 42 : 상부전극41 tantalum oxide film 42 upper electrode

상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 소정 공정이 완료된 반도체기판상에 캐패시터산화막을 증착하는 단계, 상기 캐패시터산화막을 선택적으로 식각하여 하부전극이 형성될 오목부를 형성하는 단계, 상기 오목부를 포함한 전면에 루테늄막을 증착하는 단계, 상기 캐패시터산화막이 드러날때까지 상기 루테늄막을 식각하여 상기 오목부내에만 상기 루테늄막을 잔류시키는 단계, 상기 루테늄막 식각후 잔류하는 부산물을 제거하기 위해 세정하는 단계, 및 상기 세정된 루테늄막상에 유전막, 상부전극을 순차적으로 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor, the method comprising: depositing a capacitor oxide film on a semiconductor substrate on which a predetermined process is completed, and selectively etching the capacitor oxide film to form a recess to form a lower electrode; Depositing a ruthenium film on the entire surface including a recess, etching the ruthenium film until the capacitor oxide film is exposed, leaving the ruthenium film only in the recess, and cleaning to remove by-products remaining after the ruthenium film is etched, And sequentially forming a dielectric film and an upper electrode on the cleaned ruthenium film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2a 내지 도 2d는 본 발명의 실시예에 따른 MIM 구조의 탄탈륨산화막 캐패시터의 제조 방법을 도시한 공정 단면도로서, 캐패시터의 유전막으로 탄탈륨산화막을 이용하고, 하부전극으로 루테늄막을, 상부전극으로 TiN 또는 루테늄막을 이용한 경우를 도시하고 있다.2A to 2D are cross-sectional views illustrating a method of manufacturing a tantalum oxide film capacitor having a MIM structure according to an embodiment of the present invention, wherein a tantalum oxide film is used as a dielectric film of a capacitor, a ruthenium film is used as a lower electrode, and a TiN or The case where a ruthenium film is used is shown.

도 2a에 도시된 바와 같이, 소스/드레인(32)을 포함한 트랜지스터 제조 공정이 완료된 반도체기판(31)상에 층간절연막(ILD)(33)을 형성한다.As shown in FIG. 2A, an interlayer insulating film (ILD) 33 is formed on the semiconductor substrate 31 on which the transistor manufacturing process including the source / drain 32 is completed.

그리고, 층간절연막(33)상에 통상의 노광 및 현상을 통해 콘택마스크를 형성한 후, 콘택마스크로 층간절연막(33)을 식각하여 소스/드레인(32)의 소정 부분이 노출되는 콘택홀을 형성하고, 콘택마스크를 제거한다.After forming a contact mask on the interlayer insulating layer 33 through normal exposure and development, the interlayer insulating layer 33 is etched using the contact mask to form a contact hole through which a predetermined portion of the source / drain 32 is exposed. And remove the contact mask.

계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(34)를 형성한다.Subsequently, after the polysilicon is formed on the entire surface including the contact hole, the polysilicon plug 34 embedded in the predetermined portion of the contact hole is formed by recessing it by a predetermined depth by an etch back process.

그리고, 전면에 티타늄(Ti)을 증착한 후, 급속열처리(RTP)하여 폴리실리콘 플러그(34)의 실리콘(Si) 원자와 티타늄(Ti)의 반응을 유발시켜 폴리실리콘플러그 (34)상에 티타늄실리사이드(35)를 형성한다. 이 때, 티타늄실리사이드(35)는 폴리실리콘플러그(34)와 후속 하부전극과의 접촉저항을 개선시키기 위한 오믹 콘택층이다.After depositing titanium (Ti) on the entire surface, rapid thermal treatment (RTP) causes a reaction between the silicon (Si) atoms of the polysilicon plug 34 and the titanium (Ti) to cause the titanium on the polysilicon plug 34. The silicide 35 is formed. At this time, the titanium silicide 35 is an ohmic contact layer for improving the contact resistance between the polysilicon plug 34 and the subsequent lower electrode.

계속해서, 티타늄실리사이드(35)상에 티타늄나이트라이드(TiN)(36)를 형성한 후, 층간절연막(33)의 표면이 노출될때까지 티타늄나이트라이드(36)를 화학적기계적연마(CMP) 또는 에치백하여 콘택홀내에 매립시킨다.Subsequently, after the titanium nitride (TiN) 36 is formed on the titanium silicide 35, the titanium nitride 36 is subjected to chemical mechanical polishing (CMP) or etching until the surface of the interlayer insulating film 33 is exposed. It is refilled and embedded in the contact hole.

여기서, 티타늄나이트라이드(36)는 후속 탄탈륨산화막의 열처리공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(34) 또는 반도체기판(31)으로 확산하는 것을 방지하는 확산배리어막의 역할을 한다.Here, the titanium nitride 36 serves as a diffusion barrier film that prevents oxygen remaining in the lower electrode from diffusing into the polysilicon plug 34 or the semiconductor substrate 31 during the subsequent heat treatment of the tantalum oxide film.

도 2b에 도시된 바와 같이, 티타늄나이트라이드(36)를 포함한 층간절연막(33)상에 질화물계 식각정지막(37)과 캐패시터산화막(38)을 형성한 후, 스토리지노드마스크로 캐패시터산화막(38)과 식각정지막(37)을 순차적으로 식각하여 폴리실리콘플러그(34)에 정렬되는 오목부를 오픈시킨다.As shown in FIG. 2B, after the nitride-based etch stop layer 37 and the capacitor oxide layer 38 are formed on the interlayer dielectric layer 33 including titanium nitride 36, the capacitor oxide layer 38 is formed as a storage node mask. ) And the etch stop layer 37 are sequentially etched to open the recesses aligned with the polysilicon plug 34.

계속해서, 오목부가 오픈된 캐패시터산화막(38)의 표면을 따라저압화학기상증착법(LPCVD)을 이용하여 루테늄막, 예컨대 루테늄-하부전극(39)을 증착한다.Subsequently, a ruthenium film, such as ruthenium-lower electrode 39, is deposited using low pressure chemical vapor deposition (LPCVD) along the surface of the capacitor oxide film 38 having the recesses open.

상기한 루테늄-하부전극(39)의 저압화학기상증착법에 대해 설명하면 다음과 같으며, 루테늄-하부전극(39)을 루테늄막으로 약칭하여 설명한다.The low pressure chemical vapor deposition method of the ruthenium-lower electrode 39 is as follows. The ruthenium-lower electrode 39 is abbreviated as a ruthenium film.

먼저, 루테늄막의 소스물질로는 디사이클로펜타디엔루테늄[Ru(Cp)2], 트리옥타네디오네이트[이하 'Ru(od)3'라 약칭함], 디에틸사이클로펜타디엔루테늄[이하 'Ru(EtCp)2'라 약칭함], 디메틸사이클로펜타디엔루테늄[Ru(MeCp)2]을 이용하는데, 바람직하게는 경제적으로 저렴한 Ru(od)3또는 Ru(EtCp)2중 어느 하나를 사용하고 기화기(Vaporizer)를 이용하여 소스물질을 기상상태로 만든다.First, as a source material of the ruthenium film, dicyclopentadiene ruthenium [Ru (Cp) 2 ], trioctane dionate (hereinafter abbreviated as 'Ru (od) 3 '), and diethylcyclopentadiene ruthenium [hereinafter referred to as 'Ru' (EtCp) 2 'abbreviated as', dimethylcyclopentadieneruthenium [Ru (MeCp) 2 ], preferably using either of the economically inexpensive Ru (od) 3 or Ru (EtCp) 2 and vaporizing Vaporizer is used to bring the source material into the vapor phase.

이처럼 기상의 루테늄 소스물질을 반응챔버내로 플로우시키기 위해 아르곤가스를 운반가스(carrier gas)로 이용하며, 이 때 아르곤 가스의 유량은50sccm∼200sccm을 유지한다.As such, argon gas is used as a carrier gas to flow the ruthenium source material into the reaction chamber, and the flow rate of argon gas is maintained at 50 sccm to 200 sccm.

다음으로, 반응챔버내에 반응가스인 산소가스를 플로우시켜 루테늄 소스물질을 열분해시키므로써 순수한 루테늄막만을 증착시킨다.Next, only the pure ruthenium film is deposited by pyrolysing the ruthenium source material by flowing oxygen gas which is a reaction gas into the reaction chamber.

이 때, 산소가스의 유량은 50sccm∼400sccm을 유지하며, 반응챔버의 압력은 0.1torr∼10torr를 유지하고, 루테늄막이 증착되는 기판은 230℃∼350℃를 유지한다.At this time, the flow rate of the oxygen gas is maintained at 50sccm to 400sccm, the pressure of the reaction chamber is maintained at 0.1torr to 10torr, and the substrate on which the ruthenium film is deposited is maintained at 230 ° C to 350 ° C.

다음으로, 산소가스 및 반응부산물을 제거하기 위해 희석가스로서 아르곤을 플로우시키는데, 이 때 아르곤가스의 유량은 400sccm∼800sccm를 유지한다.Next, argon is flowed as a diluent gas to remove oxygen gas and reaction byproducts, and the flow rate of argon gas is maintained at 400 sccm to 800 sccm.

이와 같은 저압화학기상증착에 의해 100Å∼300Å의 두께를 갖는 루테늄막(39)을 증착시킨다.By such low pressure chemical vapor deposition, a ruthenium film 39 having a thickness of 100 kPa to 300 kPa is deposited.

다음으로, 에치백 또는 화학적기계적연마를 통해 오목부내에만 루테늄-하부전극(39)를 잔류시킨다. 즉, 이웃한 셀간 서로 격리되는 루테늄-하부전극(39)을 형성한다.Next, the ruthenium-lower electrode 39 is left only in the recess through etch back or chemical mechanical polishing. That is, the ruthenium-lower electrode 39 is isolated from neighboring cells.

이 때, 루테늄-하부전극(39)의 격리시 루테늄-하부전극(39)의 표면에 산화물 또는 유기물이 잔류하는데, 이를 제거하기 위해 세정공정을 진행한다.At this time, an oxide or organic material remains on the surface of the ruthenium-lower electrode 39 when the ruthenium-lower electrode 39 is isolated, and a cleaning process is performed to remove the ruthenium-lower electrode 39.

상기한 세정공정은 SC-1 용액, 예컨대 NH4OH:4H2O2:2OH2O가 혼합된 용액으로 5분∼10분동안 실시된다.The above washing process is performed for 5 minutes to 10 minutes with a solution containing an SC-1 solution, such as NH 4 OH: 4H 2 O 2 : 2OH 2 O.

도 2c에 도시된 바와 같이, 표면 세정 공정이 이루어진 루테늄-하부전극(39)을 포함한 전면에 탄탈륨산화막(41)을 저압화학기상증착법으로 증착한다.As illustrated in FIG. 2C, a tantalum oxide film 41 is deposited on the entire surface including the ruthenium-lower electrode 39 on which the surface cleaning process is performed by low pressure chemical vapor deposition.

탄탈륨산화막(41)의 저압화학기상증착법에 대해 설명하면 다음과 같다.The low pressure chemical vapor deposition method of the tantalum oxide film 41 is described as follows.

먼저 반응챔버내에 원료물질로서 탄탈륨에칠레이트[Ta(OC2H5)5]를 운반가스인 질소(N2)를 통해 플로우시킨다. 이 때, 질소의 유량은 350sccm∼450sccm을 유지한다.First, tantalum ethylene [Ta (OC 2 H 5 ) 5 ] is flowed through nitrogen (N 2 ), which is a carrier gas, as a raw material in the reaction chamber. At this time, the flow rate of nitrogen is maintained at 350 sccm to 450 sccm.

그리고, 반응챔버내에 반응가스(또는 산화제)로서 산소를 20sccm∼50sccm의 유량으로 플로우시킨 후, 300℃∼450℃의 온도로 가열된 기판상에서 공급된 탄탈륨에칠레이트를 열분해시켜 기판상에 탄탈륨산화막을 증착한다. 이 때, 반응챔버는 0.1torr∼2torr의 압력을 유지한다.Then, oxygen is flowed into the reaction chamber as a reaction gas (or an oxidant) at a flow rate of 20 sccm to 50 sccm, and then a tantalum oxide film is thermally decomposed on the substrate to be thermally decomposed on the substrate heated at a temperature of 300 ° C to 450 ° C. Deposit. At this time, the reaction chamber maintains a pressure of 0.1torr to 2torr.

한편, 탄탈륨산화막을 형성하기 위한 소스로 널리 사용되는 탄탈륨에칠레이트는 실온에서 액체 상태이며, 145℃ 온도에서 기화하는 특성을 가지고 있으므로, 탄탈륨에칠레이트를 용이하게 반응시키기 위하여 액상인 소스를 기상으로 만들어야 한다. 예컨대, 탄탈륨에칠레이트를 170℃∼190℃로 유지되는 기화기에서 기상상태로 변화시킨 후, 질소가스에 실어 반응챔버내로 공급시킨다.On the other hand, since tantalum ethylene is widely used as a source for forming a tantalum oxide film, it is liquid at room temperature and has a property of vaporizing at 145 ° C. Should be made. For example, tantalum ethylene is changed into a gaseous state in a vaporizer maintained at 170 ° C to 190 ° C, and then loaded into nitrogen gas and supplied into the reaction chamber.

상기한 바와 같이 탄탈륨산화막(40)을 증착한 후, 탄탈륨산화막내 산소 공공을 제거하기 위해 저온에서 플라즈마 열처리 또는 UV/O3열처리를 실시한다.As described above, after the tantalum oxide film 40 is deposited, plasma heat treatment or UV / O 3 heat treatment is performed at low temperature to remove oxygen vacancies in the tantalum oxide film.

이 때, 플라즈마열처리는 산소(O2), N2O 또는 N2+O2의 혼합 가스분위기에서 300℃∼500℃의 온도로 30초∼120초동안 200W∼500W의 파워로 진행된다.At this time, the plasma heat treatment proceeds at a power of 200W to 500W for 30 seconds to 120 seconds at a temperature of 300 ° C to 500 ° C in a mixed gas atmosphere of oxygen (O 2 ), N 2 O or N 2 + O 2 .

그리고, UV/O3열처리는 300℃∼500℃의 온도로 2분∼10분동안 램프의 강도를 15㎽/cm2∼30㎽/cm2로 유지하면서 진행된다.And, UV / O 3 thermal treatment is conducted while maintaining the strength of the lamp during 2-10 minutes at a temperature of 300 ℃ ~500 ℃ to 15㎽ / cm 2 ~30㎽ / cm 2 .

이와 같이, 탄탈륨산화막(40)을 저온(300℃∼500℃)에서 플라즈마열처리하거나 또는 UV/O3열처리하면, 탄탈륨산화막내 산소결핍을 충분히 제거할 수 있다.As described above, when the tantalum oxide film 40 is subjected to plasma heat treatment or UV / O 3 heat treatment at low temperature (300 ° C. to 500 ° C.), oxygen deficiency in the tantalum oxide film can be sufficiently removed.

다음으로, 탄탈륨산화막(40)내 산소결핍을 제거한 후, 유전특성을 얻기 위해 고온에서 급속열처리(RTP) 또는 노열처리(Furnace anneal)를 실시한다.Next, after the oxygen deficiency in the tantalum oxide film 40 is removed, rapid thermal treatment (RTP) or furnace anneal is performed at high temperature to obtain dielectric characteristics.

이 때, 급속열처리는 질소(N2), 아르곤(Ar) 또는 헬륨(He) 중 어느 하나의 비활성가스와 산소가스의 혼합 가스분위기에서 500℃∼650℃의 온도로 30초∼60초 동안 진행된다.At this time, rapid heat treatment is performed for 30 seconds to 60 seconds at a temperature of 500 ° C to 650 ° C in a mixed gas atmosphere of nitrogen (N 2 ), argon (Ar) or helium (He) in an inert gas and oxygen gas. do.

그리고, 노열처리는 질소(N2), 아르곤(Ar) 또는 헬륨(He) 중 어느 하나의 비활성가스와 산소가스의 혼합 분위기에서 500℃∼600℃의 온도로 10분∼30분동안 진행된다.The heat treatment is performed for 10 minutes to 30 minutes at a temperature of 500 ° C to 600 ° C in a mixed atmosphere of inert gas and oxygen gas of nitrogen (N 2 ), argon (Ar) or helium (He).

상기한 급속열처리 및 노열처리 공정시, 산소와 비활성가스의 혼합비는 1:10∼10:10으로 유지한다.In the rapid heat treatment and furnace treatment processes, the mixing ratio of oxygen and inert gas is maintained at 1:10 to 10:10.

이와 같이, 탄탈륨산화막(41)내 산소결핍을 제거한 후, 고온(500℃∼700℃)에서 열처리를 실시하면, 탄탈륨산화막(41)내에 잔류하는 탄소, 수소 등의 불순물을 제거할 수 있다.In this manner, after the oxygen deficiency in the tantalum oxide film 41 is removed, heat treatment is performed at a high temperature (500 ° C to 700 ° C), whereby impurities such as carbon and hydrogen remaining in the tantalum oxide film 41 can be removed.

도 2d에 도시된 바와 같이, 탄탈륨산화막(41)상에 상부전극(42)으로서 티타늄나이트라이드 또는 루테늄막을 증착한다.As shown in FIG. 2D, a titanium nitride or ruthenium film is deposited as the upper electrode 42 on the tantalum oxide film 41.

전술한 공정을 완료하면 오목(Concave) 구조의 캐패시터가 형성되며, 캐패시터산화막을 딥아웃(dip out)하여 실린더형(Cylinder) 캐패시터를 형성할 수도 있다.When the above-described process is completed, a capacitor having a concave structure is formed, and the capacitor oxide film may be diped out to form a cylindrical capacitor.

도 3은 루테늄막의 SC-1 세정 유/무에 따른 탄탈륨 캐패시터의 누설전류 특성을 비교한 도면으로서, SC-1 세정 유/무에 따라 캐패시터의 유효산화막두께(Tox)가 차이가 나기 때문에 전계(Electric field, mV/cm)로 환산하여 누설전류특성을 도시하였다.3 is a view comparing the leakage current characteristics of tantalum capacitors with and without SC-1 cleaning of ruthenium films, and the effective oxide film thickness (T ox ) of the capacitors is different depending on the presence or absence of SC-1 cleaning. The leakage current characteristics are shown in terms of (Electric field, mV / cm).

도 3을 참조하면, 유효산화막두께는 루테늄막을 세정하지 않은 경우 16.51Å이고 세정후 18.67Å으로 증가하였으나, 0.9V에서의 누설전류는 7.98×10-9A/cm2에서 4.28×10-9A/cm2로 감소됨을 알 수 있다.Referring to FIG. 3, the effective oxide film thickness was 16.51 경우 when the ruthenium film was not cleaned and increased to 18.67 후 after cleaning, but the leakage current at 0.9 V was 4.28 × 10 -9 A at 7.98 × 10 -9 A / cm 2 . It can be seen that it is reduced to / cm 2 .

결국, 동일한 유효산화막두께에서 비교해보면, 세정공정을 실시하는 경우 누설전류가 더욱 작을 것으로 예상된다.As a result, when compared with the same effective oxide film thickness, the leakage current is expected to be smaller when the cleaning process is performed.

도 3은 루테늄막의 에치백공정을 진행하기전 세정공정만을 실시한 경우를 도시한 도면이기 때문에, 에치백후 세정공정을 실시한다면 에치백후 세정 공정을 실시하지 않은 경우에 비해 캐패시터의 전기적 특성이 더욱 개선될 것이다.3 is a view illustrating a case where only the cleaning process is performed before the etchback process of the ruthenium film, the electrical characteristics of the capacitor may be further improved when the post-etchback cleaning process is performed when the post-etchback cleaning process is performed. will be.

본 발명은 탄탈륨산화막을 유전막으로 이용하고, 상하부전극으로 금속을 이용하는 캐패시터에 적용가능하며, 아울러 BST[(BaxSr1-x)TiO3]와 같은 고유전체를 유전막으로 사용하는 모든 DRAM 및 PZT와 같은 강유전체를 유전막으로 사용하는 모든 강유전체 메모리(FeRAM)에 적용가능하다.The present invention is applicable to a capacitor using a tantalum oxide film as a dielectric film and a metal using an upper and lower electrode, and all DRAM and PZT using a high-k dielectric such as BST [(Ba x Sr 1-x ) TiO 3 ] as a dielectric film. It is applicable to all ferroelectric memories (FeRAM) using ferroelectrics as dielectric films.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은 하부전극으로 이용되는 루테늄막의 에치백후 루테늄막의 표면에 잔류하는 산화물 또는 유기물을 세정하므로써 유효산화막두께(Tox)을 감소시킴과 동시에 캐패시터의 누설전류 특성을 개선시킬 수 있는 효과가 있다.The present invention as described above can reduce the effective oxide thickness (T ox ) and improve the leakage current characteristics of the capacitor by cleaning the oxide or organic matter remaining on the surface of the ruthenium film after the etch back of the ruthenium film used as the lower electrode. It works.

Claims (2)

캐패시터의 제조 방법에 있어서,In the manufacturing method of a capacitor, 소정 공정이 완료된 반도체기판상에 캐패시터산화막을 증착하는 단계;Depositing a capacitor oxide film on a semiconductor substrate on which a predetermined process is completed; 상기 캐패시터산화막을 선택적으로 식각하여 하부전극이 형성될 오목부를 형성하는 단계;Selectively etching the capacitor oxide layer to form a recess in which a lower electrode is to be formed; 상기 오목부를 포함한 전면에 루테늄막을 증착하는 단계;Depositing a ruthenium film on the entire surface including the concave portion; 상기 캐패시터산화막이 드러날때까지 상기 루테늄막을 식각하여 상기 오목부내에만 상기 루테늄막을 잔류시키는 단계;Etching the ruthenium film until the capacitor oxide film is exposed and leaving the ruthenium film only in the recess; 상기 루테늄막 식각후 잔류하는 부산물을 제거하기 위해 세정하는 단계; 및Washing to remove by-products remaining after etching the ruthenium film; And 상기 세정된 루테늄막상에 유전막, 상부전극을 순차적으로 형성하는 단계Sequentially forming a dielectric film and an upper electrode on the cleaned ruthenium film 를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.Method for producing a capacitor, characterized in that comprises a. 제 1 항에 있어서,The method of claim 1, 상기 세정하는 단계는,The cleaning step, NH4OH:4H2O2:2OH2O가 혼합된 용액을 이용하여 5분∼10분동안 진행됨을 특징으로 하는 캐패시터의 제조 방법.Method for producing a capacitor, characterized in that for 5 minutes to 10 minutes using a solution mixed with NH 4 OH: 4H 2 O 2 : 2OH 2 O.
KR10-2001-0038647A 2001-06-30 2001-06-30 Method for fabricating capacitor KR100384868B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038647A KR100384868B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038647A KR100384868B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Publications (2)

Publication Number Publication Date
KR20030003326A KR20030003326A (en) 2003-01-10
KR100384868B1 true KR100384868B1 (en) 2003-05-23

Family

ID=27712578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038647A KR100384868B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Country Status (1)

Country Link
KR (1) KR100384868B1 (en)

Also Published As

Publication number Publication date
KR20030003326A (en) 2003-01-10

Similar Documents

Publication Publication Date Title
US6849505B2 (en) Semiconductor device and method for fabricating the same
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
US20010005612A1 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
US6486022B2 (en) Method of fabricating capacitors
KR100464650B1 (en) Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same
KR100406546B1 (en) Method for fabricating capacitor
KR100772531B1 (en) Method for fabricating capacitor
KR100818652B1 (en) Capacitor with oxygen capture layer and method for manufacturing the same
KR100942958B1 (en) Method for forming thin film and method for forming capacitor of semiconductor device using the same
KR100395507B1 (en) Semiconductor device and the method of fabricating same
KR100422596B1 (en) Method for fabricating capacitor
KR100384868B1 (en) Method for fabricating capacitor
KR100761406B1 (en) Method for fabricating capacitor with tantalum oxide
KR100414868B1 (en) Method for fabricating capacitor
KR100780631B1 (en) Method for deposition titanium oxide and method for manufacturing capacitor using the same
KR100454256B1 (en) Method for fabricating capacitor having ruthenium bottom-electrode
KR20030003353A (en) Method for fabricating capacitor in semiconductor memory device
KR100925028B1 (en) A dielectric layer, forming method thereof and a capacitor of semiconductor device and forming method thereof using the same
KR100351247B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100772685B1 (en) A fabricating method of capacitor
KR20040059783A (en) Method of manufacturing capacitor for semiconductor device
KR100538808B1 (en) Method for fabricating capacitor with metal bottom electrode
KR20020002722A (en) Method of manufacturing a capacitor in a semiconductor device
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR20020032696A (en) Method of manufacturing a capacitor in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee