KR100672781B1 - 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법 - Google Patents

결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법 Download PDF

Info

Publication number
KR100672781B1
KR100672781B1 KR1020040087713A KR20040087713A KR100672781B1 KR 100672781 B1 KR100672781 B1 KR 100672781B1 KR 1020040087713 A KR1020040087713 A KR 1020040087713A KR 20040087713 A KR20040087713 A KR 20040087713A KR 100672781 B1 KR100672781 B1 KR 100672781B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
defect
test pattern
detecting
Prior art date
Application number
KR1020040087713A
Other languages
English (en)
Other versions
KR20060038617A (ko
Inventor
전제하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087713A priority Critical patent/KR100672781B1/ko
Publication of KR20060038617A publication Critical patent/KR20060038617A/ko
Application granted granted Critical
Publication of KR100672781B1 publication Critical patent/KR100672781B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 광학검사장비(Optical Inspection)의 결함패턴 검출 비율을 향상시킬 수 있는 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법에 관한 것으로, 기판; 상기 기판에 정의된 섬 형상의 복수의 활성 영역; 상기 활성 영역을 제외한 상기 기판이 식각되어 트렌치를 이루는 필드영역; 및 상기 활성 영역과 그 일부가 중첩되도록 게이트전극 형성 라인을 따라 상기 기판 상에 배치되는 결함패턴 검출을 위한 복수의 더미패턴을 포함하는 결함패턴 검출을 위한 테스트 패턴을 제공한다.
광학검사장비(Optical Inspection), 토폴로지, 게이트전극

Description

결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법{TEST PATTERN FOR ABNORMAL PATTERNING DETCTION AND ABNORMAL PATTERNING DETECTING METHOD USING THE SAME}
도 1a는 종래기술에 따른 결함패턴이 형성된 경우를 나타낸 TEM 사진.
도 1b는 트렌치가 형성된 후의 단면도.
도 2a는 게이트전극 패턴이 형성된 후의 평면 TEM 사진.
도 2b는 게이트전극패턴이 형성된 후의 단면도.
도 3은 게이트전극 패턴 형성후, 콘택단선이 발생한 모습을 보여주는 TEM사진도.
도 4a는 본 발명의 바람직한 실시예에 따라 제조된 결함패턴 검출을 위한 테스트 패턴을 나타내는 평면도.
도 4b는 도 4a의 A-A'선을 따라 절단한 단면도.
도 5a 내지 도 5d 는 본 발명의 바람직한 실시예에 따른 결함패턴 검출을 위한 테스트 패턴 제조 방법.
도 6은 완성된 결함패턴 검출을 위한 테스트 패턴의 평면도.
*도면의 주요 부분에 대한 부호의 설명*
40 : 기판 41 : 더미패턴
B : 활성 영역 F : 필드영역
본 발명은 비정상패턴 검출을 위한 테스트 패턴에 관한 것으로, 특히 결함 패턴 검출 비율을 향상시킬 수 있는 결함 패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함 패턴 검출 방법에 관한 것이다.
반도체 소자의 디자인룰이 지속적으로 감소함에 따라 활성영역을 정의하기 위한 소자분리막 형성 과정에서 활성영역의 크기가 달라지게 되는 결함 패턴(Abnormal Pattern)이 형성되며, 이러한 결함 패턴(Abnormal Pattern)은 현 광학검사(Optical Inspection) 장비로는 검출비율(Detection Rate)이 현저하게 저하된다. 특히, 소자제조공정 완료 후의 테스트에서 스크린(Screen)되는 경우가 있어 디바이스의 품질과 레티클(Reticle) 정품여부를 판단하기 난이하다.
도 1a는 종래기술에 따른 결함패턴이 형성된 경우를 나타낸 TEM 사진이다. 도 1b 내지 도 2b는 종래기술에 따른 기판 상에 게이트전극 패턴이 형성되는 과정을 설명하기 위한 도면으로, 도 1b는 트렌치가 형성된 후의 단면도이고, 도 2b는 게이트전극패턴이 형성된 후의 단면도이며, 도 2a는 게이트전극 패턴이 형성된 후의 평면 TEM 사진이다. 도 1b와 도 2b는 도 2a의 A-A'선을 따라 절단한 단면도이다.
도 1b를 참조하면, 기판(10)을 선택적으로 식각하여 필드영역이 형성될 트렌치(F)를 형성하여 활성영역(10A)을 정의한다. 이어서, 도 2b에 도시된 바와 같이, 트렌치(F)를 실리콘산화물등으로 채워 소자분리막(11)을 형성한다. 이어서, 기판(10) 상에 게이트전극 패턴(G)을 형성한다.
게이트전극 패턴(G)이 완성되면, 광학검사(Optical Inspection) 장비를 이용하여 활성영역 및 필드영역과 정렬 정도를 측정한다.
도 3은 게이트전극 패턴 형성후, 콘택단선(Contact shortening)이 발생한 모습을 보여주는 TEM사진도이다. 여기서, 콘택단선은 활성영역의 크기가 짧아진 결함 패턴에 의해 발생한다.
만일 도 1a에 나타난 결함 패턴(Abnormal Pattern; 100), 즉 정상적으로 패터닝된 활성영역(101)에 비해 그 크기가 짧은 결함 패턴이 형성된 상태로 게이트전극 패턴(G)을 형성하게 되면, 도 3의 'C'에서와 같이 콘택이 활성영역과 완전히 콘택되지 않고 일부가 오정렬되는 콘택단선이 발생함을 알수 있다. 이러한 콘택단선은 게이트전극 패턴 형성 후 토폴로지(Topology)차를 발생시켜(활성영역이 형성되어야 할 부분에 소자분리막이 형성되고, 이 소자분리막 상부에서 게이트전극 패턴 형성을 위한 식각이 진행됨에 따라 소자분리막의 표면 높이가 낮아지고, 이로써 후속 이웃한 콘택간의 토폴로지 차이가 발생함) 광학검사장비의 분해능(Resolution, 영상을 인식하는 분해능)의 저하, 숏트-DOF(Short Depth of Focus) 및 노이즈(Noise)를 유발하여 실제적인 결함패턴 검출을 어렵게 만들어 품질이 낮은 소자생산에 따른 수율감소 및 원가를 증가 시키는 문제점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로 광학검사장비(Optical Inspection)의 결함 패턴의 검출 비율을 향상시킬 수 있는 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함 패턴 검출 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은 기판; 상기 기판에 정의된 섬 형상의 복수의 활성 영역; 상기 활성 영역을 제외한 상기 기판이 식각되어 트렌치를 이루는 필드영역; 및 상기 활성 영역과 교차하여 그 일부가 중첩되도록 게이트전극 형성 라인을 따라 상기 기판 상에 배치되는 결함패턴 검출을 위한 복수의 더미패턴을 포함하는 테스트 패턴을 제공한다.
또한, 본 발명은 제1항 내지 제5항에 의해 제조된 테스트 패턴을 이용한 결함패턴 검출 방법에 있어서, 광학검사장비를 이용하여 상기 더미패턴, 상기 기판, 상기 복수의 활성 영역 및 상기 필드영역의 수직 토폴로지 차이에 의한 색깔차이를 측정하여 결함패턴 형성여부를 검출하는 결함패턴 검출 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 4a는 본 발명의 바람직한 실시예에 따라 제조된 결함패턴 검출을 위한 테스트 패턴을 나타내는 평면도이고, 도 4b는 도 4a의 A-A'선을 따라 절단한 단면도이다.
도 4a 및 도 4b를 참조하면, 기판(40)을 선택적으로 식각하여 필드영역이 형성될 트렌치(F)를 형성한다. 이때, 트렌치(F)에 의해 기판(40)에는 섬 형상의 복수의 활성영역(B)이 형성된다. 그리고, 활성영역(B)과 교차하여 그 일부가 중첩되도록 기판(40) 상부에 게이트전극이 형성될 라인을 따라 결함패턴 검출을 위한 복수의 더미패턴(41)이 형성되어 있다.
상기와 같은 본 발명의 바람직한 실시예에 따라 제조된 테스트 패턴을 광학검사(Optical Inspection)를 이용하여 활성영역(B) 및 필드영역이 될 트렌치(F)의 정렬(Align) 정도를 측정하여 결함패턴 여부를 측정한다.
구체적으로, 비정상적으로 패터닝되어 결함패턴이 발생된 경우는 활성영역이 형성될 부분에서 트렌치가 형성되며, 이처럼 트렌치가 형성되면 이웃하는 더미패턴 사이에서 트렌치가 형성되게 되고 이 상태에서 광학검사장비를 이용하면 정상적인 패턴과 비교하여 테스트패턴에서는 트렌치에 의해 정렬 정도 차이가 발생하여 결함패턴임을 검출할 수 있다.
도 5a 내지 도 5d 는 본 발명의 바람직한 실시예에 따른 결함패턴 검출을 위한 테스트 패턴의 제조 방법을 도시한 공정단면도이다.
도 5a를 참조하면, 기판(50) 상에 산화막(51)을 기판(50)과 색깔구별이 가능한 두께로 형성한다. 바람직한 두께는 50Å 내지 150Å이다.
이어서, 도 5b에 도시된 바와 같이, 산화막(51) 상에 제1포토레지스트패턴(52)을 형성한 후, 제1포토레지스트패턴(52)을 이용하여 산화막(51)을 선택적으로 식각하여 게이트전극 패턴이 형성되는 라인을 따라 더미패턴(51a)을 형성한다. 즉, 산화막(51)의 선택적 식각은 게이트 패터닝 방법을 따르고, 이로써 더미패턴(51a)은 게이트전극패턴과 동일한 형태로 형성된다.
이어서, 도 5c에 도시된 바와 같이, 제1포토레지스트 패턴(52)의 제거 및 세정공정을 진행한다. 이어서, 잔류하는 더미패턴(51a)을 포함한 기판(50) 상에 필드영역 형성을 위한 제2포토레지스트 패턴(53)을 형성한다. 이때, 제2포토레지스트패턴(53)은 더미패턴(51a) 사이의 기판(50)의 상부를 덮고, 양측 최외각의 더미패턴(51a)의 상부를 노출시킨다.
이어서, 도 5d에 도시된 바와 같이, 제2포토레지스트 패턴(53)을 식각마스크로 노출되어 있는 기판(50)을 선택적으로 식각하여 필드영역이 될 트렌치(F)를 형성한다.
이때, 더미패턴(51a)에는 정렬도(Overlay)를 확인할 수 있는 패턴이 있어 중첩(Overlap) 보정을 할 수 있도록 한다. 이어서, 제2포토레지스트 패턴(53)을 제거하여 결함패턴 검출을 위한 테스트 패턴을 완성한다. 트렌치(F)는 250Å 내지 350Å 깊이로 형성하는 것이 바람직하다.
도 6은 완성된 결함패턴 검출을 위한 테스트 패턴의 평면도로, 도 6의 (a)는 정상적으로 활성영역이 패터닝된 경우의 도면이고, 도 6의 (b)는 활성영역이 짧아져 비정상적으로 패터닝된 결함패턴의 도면이다. 도 6의 (a)에서 도면부호 B10은 정상적으로 패터닝된 활성영역을 나타내고, 도 6의 (b)에서 도면부호 B11은 비정상적으로 패터닝되어 짧아진 활성영역, 즉 결함패턴을 나타낸다. 그리고, 도면부호 '51a'는 더미패턴이다.
상기의 공정을 거쳐 완성된 테스트 패턴이 정확한 중첩이 되도록 웨이퍼를 일정방향으로 이동시켜 정렬도를 일치시킨 후, 광학검사(Optical Inspection)를 이용하여 결함패턴을 검사한다.
만일 도 6의 (b)와 같이 결함패턴이 포함된 경우 정상적인 패턴이 형성된 경우(도 6의(a))와 다른 색깔이 나타나며(더미 패턴 사이에 트렌치가 형성됨에 따라 색깔 차이 발생) 이러한 색깔 차이를 측정하므로써 결함패턴 형성여부를 검출할 수 있다.
전술한 바와 같이 이루어지는 본 발명은, 기판 상에 복수의 더미 패턴을 형성하여 수직의 토폴로지 차이(기판, 더미패턴 및 트렌치 간 토폴로지 차이)를 유발함으로써, 광학검사(Optical Inspection) 장비를 이용한 결함패턴의 검출비율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은, 더미패턴의 적용으로 결함 패턴 및 소자의 제조 공정에서 야기되는 결함을 조기에 검출하게 하여 원가감소 및 수율을 향상시킬 수 있다.

Claims (6)

  1. 기판;
    상기 기판에 정의된 섬 형상의 복수의 활성 영역;
    상기 활성 영역을 제외한 상기 기판이 식각되어 트렌치를 이루는 필드영역; 및
    상기 활성 영역과 교차하여 그 일부가 중첩되도록 게이트전극 형성 라인을 따라 상기 기판 상에 배치되는 결함패턴 검출을 위한 복수의 더미패턴
    을 포함하는 테스트 패턴.
  2. 제1항에 있어서,
    광학검사장비로 측정시 상기 더미패턴, 복수의 활성 영역, 상기 필드영역 및 상기 기판의 수직 토폴로지 차이에 의한 색깔차이를 이용하여 결함패턴을 검출하는 테스트 패턴.
  3. 제1항에 있어서,
    상기 더미 패턴은 산화막을 포함하는 테스트 패턴.
  4. 제3항에 있어서,
    상기 더미패턴은 50Å 내지 150Å의 두께로 형성된 테스트 패턴.
  5. 제1항에 있어서,
    상기 트렌치는 250Å 내지 350Å 깊이로 형성된 테스트 패턴.
  6. 제1항 내지 제5항에 의해 제조된 테스트 패턴을 이용한 결함패턴 검출 방법에 있어서,
    광학검사장비를 이용하여 상기 더미패턴, 상기 기판, 상기 복수의 활성 영역 및 상기 필드영역의 수직 토폴로지 차이에 의한 색깔차이를 측정하여 결함패턴 형성여부를 검출하는 결함패턴 검출 방법.
KR1020040087713A 2004-10-30 2004-10-30 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법 KR100672781B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087713A KR100672781B1 (ko) 2004-10-30 2004-10-30 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087713A KR100672781B1 (ko) 2004-10-30 2004-10-30 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법

Publications (2)

Publication Number Publication Date
KR20060038617A KR20060038617A (ko) 2006-05-04
KR100672781B1 true KR100672781B1 (ko) 2007-01-22

Family

ID=37146091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087713A KR100672781B1 (ko) 2004-10-30 2004-10-30 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법

Country Status (1)

Country Link
KR (1) KR100672781B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238949B1 (ko) * 2011-03-29 2013-03-04 안영진 검사용 더미 기판
KR102374176B1 (ko) 2021-08-31 2022-03-14 (주)신광냉열기산업 대형 양어장에 적용되는 해수전용 히트펌프 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204311A (ja) * 1992-12-28 1994-07-22 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH10135284A (ja) 1996-10-29 1998-05-22 Matsushita Electron Corp 半導体装置の製造方法
KR20000041877A (ko) * 1998-12-23 2000-07-15 김영환 반도체소자의 테스트 패턴
KR20010001448A (ko) * 1999-06-04 2001-01-05 김영환 반도체소자의 제조방법
KR20040080716A (ko) * 2003-03-13 2004-09-20 주식회사 하이닉스반도체 테스트 패턴을 구비한 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204311A (ja) * 1992-12-28 1994-07-22 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH10135284A (ja) 1996-10-29 1998-05-22 Matsushita Electron Corp 半導体装置の製造方法
KR20000041877A (ko) * 1998-12-23 2000-07-15 김영환 반도체소자의 테스트 패턴
KR20010001448A (ko) * 1999-06-04 2001-01-05 김영환 반도체소자의 제조방법
KR20040080716A (ko) * 2003-03-13 2004-09-20 주식회사 하이닉스반도체 테스트 패턴을 구비한 반도체 소자

Also Published As

Publication number Publication date
KR20060038617A (ko) 2006-05-04

Similar Documents

Publication Publication Date Title
KR20110057600A (ko) 반도체 소자 및 이의 제조 방법
US8022560B2 (en) Overlay mark
US9355923B2 (en) Semiconductor device with an overlay mark including segment regions surrounded by a pool region
US7432605B2 (en) Overlay mark, method for forming the same and application thereof
KR100672781B1 (ko) 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US7684040B2 (en) Overlay mark and application thereof
JP2007184345A (ja) 半導体装置及びその製造方法、合わせ検査マーク
KR20090044409A (ko) 스페이서 패터닝을 이용한 패턴 형성방법
KR100680936B1 (ko) 반도체소자의 중첩도 검사방법
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
KR100233270B1 (ko) 반도체 소자의 중첩도 측정용 패턴 형성 방법
JP4441915B2 (ja) 素子の製造方法
KR101031396B1 (ko) 반도체소자의 중첩마크 형성방법
TWI424466B (zh) 疊合標記及其製作方法
KR100687398B1 (ko) 반도체 장치의 오버레이 측정 방법
JP2006165222A (ja) 配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법
KR20080000838A (ko) 반도체 소자 및 그 제조 방법
KR100232216B1 (ko) 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법
KR20060136058A (ko) 도트 타입의 오버레이 마크 및 웨이퍼 얼라인 마크
KR20070038627A (ko) 반도체 소자의 오버레이 모니터링 패턴
KR20070077987A (ko) 플래쉬 메모리 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee