KR100671667B1 - Method of forming an isolation layer in a semiconductor device - Google Patents

Method of forming an isolation layer in a semiconductor device Download PDF

Info

Publication number
KR100671667B1
KR100671667B1 KR1020040043606A KR20040043606A KR100671667B1 KR 100671667 B1 KR100671667 B1 KR 100671667B1 KR 1020040043606 A KR1020040043606 A KR 1020040043606A KR 20040043606 A KR20040043606 A KR 20040043606A KR 100671667 B1 KR100671667 B1 KR 100671667B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
forming
film
etching
Prior art date
Application number
KR1020040043606A
Other languages
Korean (ko)
Other versions
KR20050118475A (en
Inventor
송필근
이승철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040043606A priority Critical patent/KR100671667B1/en
Publication of KR20050118475A publication Critical patent/KR20050118475A/en
Application granted granted Critical
Publication of KR100671667B1 publication Critical patent/KR100671667B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판 상부에 패드 산화막 및 질화막을 형성하는 단계와, 상기 질화막 및 상기 패드 산화막의 소정 영역을 식각한 후 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 산화막을 형성하는 단계와, 상기 산화막을 연마한 후 상기 질화막을 제거하는 단계와, 상기 산화막과 경계를 이루는 상기 반도체 기판의 모서리를 산화시키는 단계와, 상기 산화된 반도체 기판의 모서리를 식각하는 단계를 포함함으로써 액티브 영역과 소자 분리막의 경계에 발생되는 모우트를 제거할 수 있어 워드라인을 형성하기 위한 공정을 실시할 때 폴리실리콘이 잔류하지 않아 워드라인 브리지로 인한 소자의 불량을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법이 제시된다.
The present invention relates to a method for forming a device isolation layer of a semiconductor device, the method comprising: forming a pad oxide film and a nitride film on an upper surface of a semiconductor substrate, etching a predetermined region of the nitride film and the pad oxide film, and then etching the semiconductor substrate to a predetermined depth; Forming a trench, forming an oxide film to fill the trench, removing the nitride film after polishing the oxide film, oxidizing an edge of the semiconductor substrate bordering the oxide film; Etching the edges of the oxidized semiconductor substrate to remove the motes generated at the boundary between the active region and the device isolation layer so that the polysilicon does not remain when the process for forming the word line is performed. Device isolation film of semiconductor device to prevent device defects caused by bridge Formation methods are presented.

소자 분리막, 모우트, 액티브 모서리 산화, 모서리 식각Device Isolation, Moments, Active Edge Oxidation, Edge Etching

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming an isolation layer in a semiconductor device} Method of forming an isolation layer in a semiconductor device             

도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
1 (a) to 1 (d) are cross-sectional views of devices sequentially shown to explain a method of forming a device isolation film of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

11 : 반도체 기판 12 : 패드 산화막11 semiconductor substrate 12 pad oxide film

13 : 질화막 14 : 산화막13 nitride film 14 oxide film

15 : 소자 분리막 16 : 산화 영역
15 device isolation layer 16 oxide region

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 소자 분리막과 경계를 이루는 액티브 영역의 반도체 기판 모서리를 산화시킨 후 식각함 으로써 액티브 영역과 소자 분리막의 경계에 발생되는 모우트를 제거할 수 있어 워드라인 브리지로 인한 소자의 불량을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
The present invention relates to a method of forming a device isolation layer of a semiconductor device, and in particular, by oxidizing and etching edges of a semiconductor substrate in an active region that forms a boundary with the device isolation layer, it is possible to remove a moat generated at the boundary between the active region and the device isolation layer. The present invention relates to a method of forming a device isolation layer of a semiconductor device capable of preventing device defects caused by word line bridges.

일반적인 반도체 소자의 소자 분리막 형성 공정을 설명하면 다음과 같다. 반도체 기판 상부에 패드 산화막 및 질화막을 형성한 후 액티브 영역과 소자 분리 영역을 확정하기 위해 소자 분리 마스크를 이용한 리소그라피 공정 및 식각 공정으로 질화막 및 패드 산화막의 소정 영역을 식각하고, 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 트렌치 내부에 라이너 산화막을 형성한 후 트렌치가 매립되도록 산화막을 형성한다. 산화막용 슬러리를 이용한 CMP 공정으로 산화막 및 라이너 산화막을 연마하여 질화막이 노출되도록 한 후 질화막을 제거하여 소자 분리막을 형성한다. 이렇게 질화막을 제거한 후에는 소자 분리막이 액티브 영역보다 높거나 동일한 높이를 갖게 된다.A device isolation film forming process of a general semiconductor device will be described below. After forming a pad oxide film and a nitride film on the semiconductor substrate, a predetermined region of the nitride film and the pad oxide film is etched by a lithography process and an etching process using an element isolation mask to determine the active region and the device isolation region, and then expose the exposed semiconductor substrate. Etch to depth to form trenches. After the liner oxide film is formed in the trench, the oxide film is formed to fill the trench. In the CMP process using the oxide film slurry, the oxide film and the liner oxide film are polished to expose the nitride film, and then the nitride film is removed to form a device isolation film. After the nitride film is removed in this manner, the device isolation layer has a height higher than or equal to the active region.

그런데, 질화막을 노출시키기 위한 연마 공정에서 상대적으로 패턴 밀도가 낮은 지역의 질화막 손실이 크게 되며, 이후 세정 공정을 실시하면 액티브 영역과 소자 분리막 경계 부근의 산화막 손실이 커짐에 따라 소자 분리막 높이에 따라 조금씩 다른 형상을 갖는 모우트(moat)가 형성된다. 이와 같이 형성된 모우트는 후속 워드라인 패터닝시 폴리실리콘이 잔류하게 되는 원인이 되고, 폴리실리콘 잔류물에 의해 워드라인간 브리지가 발생하게 되어 소자의 불량을 유발시킨다.
However, in the polishing process for exposing the nitride film, the nitride film loss in the region having a relatively low pattern density becomes large, and when the cleaning process is performed later, the oxide film loss near the boundary between the active region and the device isolation layer increases little by little depending on the height of the device isolation layer. Moats having different shapes are formed. The formed moiety causes polysilicon to remain during subsequent wordline patterning, and bridges between wordlines are caused by polysilicon residues, causing device failure.

본 발명의 목적은 모우트가 발생되지 않아 워드라인을 형성할 때 폴리실리콘이 잔류하지 않아 소자의 불량을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.An object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device that can prevent the failure of the device because the polysilicon does not remain when forming a word line because no moat occurs.

본 발명의 다른 목적은 소자 분리막과 경계를 이루는 액티브 영역의 반도체 기판 모서리를 산화시킨 후 식각함으로써 액티브 영역과 소자 분리막의 경계에 발생되는 모우트를 제거할 수 있어 워드라인을 형성하기 위한 공정을 실시할 때 폴리실리콘이 잔류하지 않아 워드라인 브리지로 인한 소자의 불량을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.
Another object of the present invention is to oxidize the edges of the semiconductor substrate of the active region bordering the device isolation layer and to etch the corners of the active region to remove the moun generated at the boundary between the active region and the device isolation layer to form a word line. The present invention provides a method of forming a device isolation layer of a semiconductor device in which polysilicon does not remain and thus prevents device defects due to a word line bridge.

본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 패드 산화막 및 질화막을 형성하는 단계와, 상기 질화막 및 상기 패드 산화막의 소정 영역을 식각한 후 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 산화막을 형성하는 단계와, 상기 산화막을 연마한 후 상기 질화막을 제거하는 단계와, 상기 산화막과 경계를 이루는 상기 반도체 기판의 모서리를 산화시키는 단계와, 상기 산화된 반도체 기판의 모서리를 식각하는 단계를 포함한다.The method of forming a device isolation layer of a semiconductor device according to the present invention includes forming a pad oxide film and a nitride film on an upper portion of the semiconductor substrate, etching a predetermined region of the nitride film and the pad oxide film, and then etching the semiconductor substrate to a predetermined depth. Forming an oxide film, forming an oxide film to fill the trench, removing the nitride film after polishing the oxide film, oxidizing an edge of the semiconductor substrate bordering the oxide film, and oxidizing the oxide film. Etching the edges of the semiconductor substrate.

상기 산화막의 연마 공정은 50 내지 300㎚ 크기의 실리카 또는 알루미나 입자가 첨가된 pH 8∼11로 유지되는 산화막용 슬러리를 이용하여 실시한다. The polishing step of the oxide film is carried out using an oxide film slurry maintained at a pH of 8 to 11 to which silica or alumina particles having a size of 50 to 300 nm are added.                     

상기 산화막을 연마한 후 희석된 HF 또는 NH4F와 혼합된 산화막 식각제를 이용하여 상기 반도체 기판 상부에 잔류하는 상기 산화막을 제거하는 단계를 더 포함한다.The method may further include removing the oxide layer remaining on the semiconductor substrate by using an oxide etchant mixed with diluted HF or NH 4 F after polishing the oxide layer.

상기 질화막의 제거 공정은 120 내지 180℃의 고온 인산 용액을 이용하여 실시한다.The removal process of the said nitride film is performed using the high temperature phosphoric acid solution of 120-180 degreeC.

상기 반도체 기판의 산화 공정은 40 내지 80℃로 유지되는 SC-1 용액, 메가소닉(megasonic)이 가능한 장치에서의 SC-1 용액을 이용하여 실시한다.Oxidation of the semiconductor substrate is carried out using an SC-1 solution maintained at 40 to 80 ° C., an SC-1 solution in a megasonic capable apparatus.

상기 반도체 기판의 산화 공정은 실리콘 산화제를 이용하여 실시한다.Oxidation of the semiconductor substrate is performed using a silicon oxidant.

상기 실리콘 산화제는 10:1 내지 300:1로 제조된 H2O-H2O2 용액을 포함한다. The silicon oxidant includes a H 2 OH 2 O 2 solution prepared from 10: 1 to 300: 1.

상기 반도체 기판의 모서리 식각 공정은 습식 식각제 또는 건식 식각제를 이용하여 실시한다.The edge etching process of the semiconductor substrate is performed using a wet etchant or a dry etchant.

상기 습식 식각제는 5:1 내지 300:1로 희석된 H2O-HF 용액, HF-NH4F 용액을 포함한다.The wet etchant includes a H 2 O—HF solution, HF-NH 4 F solution diluted to 5: 1 to 300: 1.

상기 건식 식각제는 CF4+O2, CHF3, C2F6, C3F8를 포함한다.The dry etchant includes CF 4 + O 2 , CHF 3 , C 2 F 6 , C 3 F 8 .

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방 법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of forming a device isolation film of a semiconductor device according to the present invention.

도 1(a)를 참조하면, 반도체 기판(11) 상부에 패드 산화막(12) 및 질화막(13)을 형성한다. 액티브 영역과 소자 분리 영역을 확정하기 위한 소자 분리 마스크를 이용한 리소그라피 공정 및 식각 공정으로 질화막(13) 및 패드 산화막(12)의 소정 영역을 식각하고, 노출된 반도체 기판(11)을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 트렌치 내부에 라이너 산화막(도시안됨)을 형성한 후 트렌치가 매립되도록 산화막(14)을 형성한다.Referring to FIG. 1A, a pad oxide film 12 and a nitride film 13 are formed on a semiconductor substrate 11. A predetermined region of the nitride film 13 and the pad oxide film 12 is etched by using a lithography process and an etching process using an element isolation mask to determine the active region and the device isolation region, and the exposed semiconductor substrate 11 is etched to a predetermined depth. To form a trench. After the liner oxide film (not shown) is formed in the trench, the oxide film 14 is formed to fill the trench.

도 1(b)를 참조하면, 50∼300㎚ 크기의 실리카 또는 알루미나 입자가 첨가된 pH 8∼11로 유지되는 산화막용 슬러리를 이용한 CMP 공정으로 산화막(14) 및 라이너 산화막(도시안됨)을 연마하여 질화막(13)이 노출되도록 한다. 희석된 HF 또는 NH4F와 혼합된 산화막 식각제를 이용하여 패턴 밀도가 넓은 액티브 영역의 잔류 산화막을 제거한다. 그리고, 120∼180℃의 고온 인산 용액을 이용하여 질화막(13)을 제거하여 소자 분리막(15)을 형성한다. 그런데, 이러한 공정에 의해 액티브 영역과 소자 분리 영역의 경계 지역에 소자 분리막(15)의 과잉 손실로 인한 모우트(A)가 발생된다.Referring to FIG. 1 (b), the oxide film 14 and the liner oxide film (not shown) are polished by a CMP process using an oxide film slurry maintained at a pH of 8 to 11 to which silica or alumina particles having a size of 50 to 300 nm are added. To expose the nitride film 13. An oxide etchant mixed with diluted HF or NH 4 F is used to remove the residual oxide film in the active region having a large pattern density. Then, the nitride film 13 is removed using a high temperature phosphoric acid solution at 120 to 180 ° C. to form the device isolation film 15. However, due to such a process, the moat A is generated due to the excessive loss of the device isolation film 15 at the boundary area between the active region and the device isolation region.

도 1(c)를 참조하면, 40∼80℃로 유지되는 SC-1 용액, 메가소닉(megasonic)이 가능한 장치에서의 SC-1 용액 또는 희석비가 10:1∼300:1로 제조된 H2O-H2O2 용액과 같은 실리콘 산화제를 이용하여 소자 분리막(15)과 경계를 이루는 액티브 영역의 반도체 기판(11) 모서리를 산화시킨다(16). Referring to Figure 1 (c), the SC-1 solution maintained at 40 to 80 ℃, the SC-1 solution or a dilution ratio in the megasonic capable apparatus (H 2 prepared from 10: 1 to 300: 1) A silicon oxidant such as an OH 2 O 2 solution is used to oxidize an edge of the semiconductor substrate 11 in the active region bordering the device isolation layer 15 (16).

도 1(d)를 참조하면, 5:1∼300:1로 희석된 H2O-HF 용액, 60%의 HF과 40%의 NH4F가 혼합된 용액과 같은 습식 식각제 또는 CF4+O2, CHF3, C2F6, C3F8과 같은 건식 식각제를 이용하여 산화된 반도체 기판(11)과 소자 분리막(15)의 모서리를 식각한다. 상기에서, CF4와 O2의 혼합비는 9:1로 설정할 수 있다. 이에 의해 완화된 액티브 영역와 소자 분리막의 경계 형상을 얻을 수 있다. 이후 게이트 산화막, 폴리실리콘막 또는 확산 방지막, 실리사이드막 또는 텅스텐막, 완충용 산화막 및 마스크 질화막 등의 워드라인 배선막을 형성하고 마스크 공정 및 식각 공정으로 패터닝하여 워드라인을 형성한다. 이렇게 하면 모우트가 제거되기 때문에 폴리실리콘이 잔류하지 않게 되며, 따라서 워드라인 브리지로 인한 소자의 불량을 방지할 수 있다.Referring to FIG. 1 (d), a wet etchant such as H 2 O—HF solution diluted from 5: 1 to 300: 1, a solution containing 60% HF and 40% NH 4 F or CF 4 + The edges of the oxidized semiconductor substrate 11 and the device isolation layer 15 are etched using dry etching agents such as O 2 , CHF 3 , C 2 F 6 , and C 3 F 8 . In the above, the mixing ratio of CF 4 and O 2 can be set to 9: 1. As a result, the boundary shape between the relaxed active region and the device isolation film can be obtained. Thereafter, a word line interconnection film such as a gate oxide film, a polysilicon film or a diffusion barrier film, a silicide film or a tungsten film, a buffer oxide film, and a mask nitride film is formed and patterned by a mask process and an etching process to form a word line. This eliminates the moot, so that no polysilicon remains, thus preventing device failure due to wordline bridges.

상술한 바와 같이 본 발명에 의하면, 소자 분리막과 경계를 이루는 액티브 영역의 반도체 기판 모서리를 산화시킨 후 식각함으로써 액티브 영역과 소자 분리막의 경계에 발생되는 모우트를 제거할 수 있어 워드라인을 형성하기 위한 공정을 실시할 때 폴리실리콘이 잔류하지 않아 워드라인 브리지로 인한 소자의 불량을 방지할 수 있다.As described above, according to the present invention, by oxidizing and etching the edge of the semiconductor substrate of the active region bordering the device isolation layer, it is possible to remove the moat generated at the boundary between the active region and the device isolation layer to form a word line. Polysilicon does not remain during the process to prevent device failure due to wordline bridges.

Claims (10)

반도체 기판 상부에 패드 산화막 및 질화막을 형성하는 단계;Forming a pad oxide film and a nitride film over the semiconductor substrate; 상기 질화막 및 상기 패드 산화막의 소정 영역을 식각한 후 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;Etching a predetermined region of the nitride film and the pad oxide film and then etching the semiconductor substrate to a predetermined depth to form a trench; 상기 트렌치가 매립되도록 산화막을 형성하는 단계;Forming an oxide film to fill the trench; 상기 산화막을 연마한 후 상기 질화막을 제거하는 단계;Removing the nitride film after polishing the oxide film; 40℃ 내지 80℃로 유지되는 SC-1 용액 또는 10:1 내지 300:1로 제조된 H2O-H2O2 용액을 이용하여 상기 산화막과 경계를 이루는 상기 반도체 기판의 모서리를 산화시키는 단계; 및Oxidizing an edge of the semiconductor substrate bordering the oxide film using an SC-1 solution maintained at 40 ° C. to 80 ° C. or an H 2 OH 2 O 2 solution prepared from 10: 1 to 300: 1; And 상기 산화된 반도체 기판의 모서리를 식각하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.And etching the edges of the oxidized semiconductor substrate. 제 1 항에 있어서, 상기 산화막의 연마 공정은 50 내지 300㎚ 크기의 실리카 또는 알루미나 입자가 첨가된 pH 8∼11로 유지되는 산화막용 슬러리를 이용하여 실시하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the polishing step of the oxide film is performed using an oxide film slurry maintained at a pH of 8 to 11 to which silica or alumina particles having a size of 50 to 300 nm are added. 제 1 항에 있어서, 상기 산화막을 연마한 후 희석된 HF 또는 NH4F와 혼합된 산화막 식각제를 이용하여 상기 반도체 기판 상부에 잔류하는 상기 산화막을 제거하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.The device isolation layer of claim 1, further comprising removing the oxide layer remaining on the semiconductor substrate by using an oxide etchant mixed with diluted HF or NH 4 F after polishing the oxide layer. Forming method. 제 1 항에 있어서, 상기 질화막의 제거 공정은 120 내지 180℃의 고온 인산 용액을 이용하여 실시하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the removing of the nitride film is performed using a high temperature phosphoric acid solution at 120 to 180 ° C. 3. 제 1 항에 있어서, 상기 SC-1 용액이 사용되는 경우 메가소닉(megasonic)이 가능한 장치에서 상기 반도체 기판의 모서리를 산화시키는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the edge of the semiconductor substrate is oxidized in a device capable of megasonic when the SC-1 solution is used. 삭제delete 삭제delete 제 1 항에 있어서, 상기 반도체 기판의 모서리 식각 공정은 습식 식각제 또는 건식 식각제를 이용하여 실시하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the edge etching process of the semiconductor substrate is performed using a wet etchant or a dry etchant. 제 8 항에 있어서, 상기 습식 식각제는 5:1 내지 300:1로 희석된 H2O-HF 용액, HF-NH4F 용액을 포함하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 8, wherein the wet etchant comprises H 2 O—HF solution and HF-NH 4 F solution diluted to 5: 1 to 300: 1. 제 8 항에 있어서, 상기 건식 식각제는 CF4+O2, CHF3, C2F6, C3F8를 포함하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 8, wherein the dry etching agent comprises CF 4 + O 2 , CHF 3 , C 2 F 6 , C 3 F 8 .
KR1020040043606A 2004-06-14 2004-06-14 Method of forming an isolation layer in a semiconductor device KR100671667B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040043606A KR100671667B1 (en) 2004-06-14 2004-06-14 Method of forming an isolation layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043606A KR100671667B1 (en) 2004-06-14 2004-06-14 Method of forming an isolation layer in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050118475A KR20050118475A (en) 2005-12-19
KR100671667B1 true KR100671667B1 (en) 2007-01-18

Family

ID=37291502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043606A KR100671667B1 (en) 2004-06-14 2004-06-14 Method of forming an isolation layer in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100671667B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197523A (en) 1997-07-31 1999-04-09 Lucent Technol Inc Device manufacturing process
KR20000042402A (en) * 1998-12-24 2000-07-15 김영환 Method for dividing trench device in semiconductor
KR20030057886A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method of forming a isolation layer in semiconductor device
KR20040005331A (en) * 2002-07-09 2004-01-16 삼성전자주식회사 EEPROM and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197523A (en) 1997-07-31 1999-04-09 Lucent Technol Inc Device manufacturing process
KR20000042402A (en) * 1998-12-24 2000-07-15 김영환 Method for dividing trench device in semiconductor
KR20030057886A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method of forming a isolation layer in semiconductor device
KR20040005331A (en) * 2002-07-09 2004-01-16 삼성전자주식회사 EEPROM and method for fabricating the same

Also Published As

Publication number Publication date
KR20050118475A (en) 2005-12-19

Similar Documents

Publication Publication Date Title
US6660599B2 (en) Semiconductor device having trench isolation layer and method for manufacturing the same
KR100671667B1 (en) Method of forming an isolation layer in a semiconductor device
KR100979233B1 (en) Method for forming element isolation layer of semiconductor device
KR100561524B1 (en) Method for fabricating shallow trench isolation
KR101127033B1 (en) Semiconductor Device and Method for Forming STI Type Device Isolation Film of Semiconductor Device
KR100967666B1 (en) Method for manufacturing STI of semiconductor device
KR100912987B1 (en) Method of forming trench of semiconductor device
KR100557962B1 (en) Method for fabricating isolation layer of semiconductor device
KR100576458B1 (en) Method for manufacturing semiconductor device
KR100429555B1 (en) Method for forming trench type isolation layer in semiconductor device
KR100984854B1 (en) Method for forming element isolation layer of semiconductor device
KR100973262B1 (en) Method for forming element isolation layer of semiconductor device
KR100942077B1 (en) Method of manufacturing semiconductor device
KR0150751B1 (en) Method for removing remaining polysilicon
KR100500926B1 (en) Method of forming isolation layer for semiconductor device
KR100800104B1 (en) Field region of semiconductor device and the method of thereof
KR100557562B1 (en) Method for fabricating of semiconductor device
KR100494647B1 (en) Method for forming shallow trench isolation structure
KR100569509B1 (en) Method for fabricating of semiconductor device
KR100967672B1 (en) The method for forming shall trench isolation in semiconductor device
KR100788588B1 (en) Method for forming Isolation Film of Semiconductor Device
KR100725350B1 (en) Method of forming shallow trench isolation in the semiconductor manufacturing process and semiconductor device including the shallow trench isolation
KR100922074B1 (en) Method for forming an isolation film in semiconductor device
KR100973094B1 (en) Method for forming gate of nonvolatile memory device
KR20040004883A (en) Method for forming trench type isolation layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee