KR100668812B1 - 입출력 버퍼 제어회로 - Google Patents
입출력 버퍼 제어회로 Download PDFInfo
- Publication number
- KR100668812B1 KR100668812B1 KR1020000060321A KR20000060321A KR100668812B1 KR 100668812 B1 KR100668812 B1 KR 100668812B1 KR 1020000060321 A KR1020000060321 A KR 1020000060321A KR 20000060321 A KR20000060321 A KR 20000060321A KR 100668812 B1 KR100668812 B1 KR 100668812B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- power supply
- supply voltage
- signal
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 45
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000007704 transition Effects 0.000 abstract description 3
- 230000005856 abnormality Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 2
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 2
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (5)
- 전원전압의 전위값을 검출하여 그 전위값의 기준전압에 대한 대소를 판단하여 그에 따른 출력신호를 출력하는 전원전압 레벨 검출부와; 상기 전원전압 레벨 검출부의 출력신호에 따라 상기 전원전압이 기준전압보다 낮을 경우에 풀업신호와 풀다운신호를 전원전압 또는 접지전압 값으로 하여 출력하는 제1출력제어부와; 상기 제1출력제어부의 출력신호에 따라 전원전압 또는 접지전압 값의 출력데이터를 출력하는 제1입출력버퍼와; 상기 전원전압 레벨 검출부의 출력신호에 따라 상기 전원전압이 기준전압값 이상일때 풀업신호와 풀다운신호를 감압된 전원전압 또는 접지전압값으로 하여 출력하는 제2출력제어부와; 상기 제2출력제어부의 출력신호에 따라 감압된 전원전압 또는 접지전압 값의 출력데이터를 출력하는 제2입출력버퍼와; 일측이 상기 제1 및 제2입출력버퍼의 출력단에 공통접속되고, 타측이 접지된 부하 커패시터로 구성하여 된 것을 특징으로 하는 입출력 버퍼 제어회로.
- 제 1항에 있어서, 제1출력제어부는 상기 전원전압 레벨 검출부의 출력신호와 풀업신호를 인가받아 노아조합하여 출력하는 노아게이트와; 인버터를 통해 반전된 상기 전원전압 레벨 검출부의 출력신호와 풀다운신호를 인가받아 낸드조합하여 출력하는 낸드게이트와; 각각 상기 노아게이트와 낸드게이트의 출력신호를 반전하여 전원전압 값 또는 접지전압 값의 출력신호를 출력하는 제1 및 제2인버터로 구성하여 된 것을 특징으로 하는 입출력 버퍼 제어회로.
- 제 1항에 있어서, 제2출력제어부는 제1인버터를 통해 반전된 상기 전원전압 레벨 검출부의 출력신호와 풀업신호를 노아조합하여 출력하는 노아게이트와; 상기 전원전압 레벨 검출부의 출력신호와 풀다운신호를 인가받아 낸드조합하여 출력하는 낸드게이트와; 상기 낸드게이트의 출력신호를 감압된 전원전압 또는 접지전압의 값으로 반전하여 출력하는 제2인버터로 구성하여 된 것을 특징으로 하는 입출력 버퍼 제어회로.
- 제 1항에 있어서, 제1입출력버퍼는 전원전압과 접지전압의 사이에 직렬접속되며, 상기 제1출력제어부를 통해 인가되는 풀업신호와 풀다운신호를 각각의 게이트에 인가받아 도통제어되어, 그 접속점에서 출력데이터를 출력하는 피모스 트랜지스터 및 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 입출력 버퍼 제어회로.
- 제 1항에 있어서, 제2입출력버퍼는 감압된 전원전압과 접지전압의 사이에 직렬접속되며, 상기 제2출력제어부를 통해 인가되는 풀업신호와 풀다운신호를 각각의 게이트에 인가받아 도통제어되어, 그 접속점에서 감압된 전원전압 또는 접지전압의 값을 갖는 출력데이터를 출력하는 두 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 입출력 버퍼 제어회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000060321A KR100668812B1 (ko) | 2000-10-13 | 2000-10-13 | 입출력 버퍼 제어회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000060321A KR100668812B1 (ko) | 2000-10-13 | 2000-10-13 | 입출력 버퍼 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020029701A KR20020029701A (ko) | 2002-04-19 |
KR100668812B1 true KR100668812B1 (ko) | 2007-01-17 |
Family
ID=19693358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000060321A Expired - Fee Related KR100668812B1 (ko) | 2000-10-13 | 2000-10-13 | 입출력 버퍼 제어회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100668812B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7948272B2 (en) | 2003-11-27 | 2011-05-24 | Samsung Electronics Co., Ltd. | Input buffer for detecting an input signal |
-
2000
- 2000-10-13 KR KR1020000060321A patent/KR100668812B1/ko not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20020029701A (ko) | 2002-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940008718B1 (ko) | 직류 전류를 제거한 데이타 출력버퍼 | |
EP0212584B1 (en) | Output circuit device with stabilized potential | |
KR0179793B1 (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
US4827454A (en) | Semiconductor memory device | |
KR100298182B1 (ko) | 반도체메모리소자의출력버퍼 | |
US5751160A (en) | Output buffer with improved operational speed and transitional current | |
US5173627A (en) | Circuit for outputting a data signal following an output enable command signal | |
KR100668812B1 (ko) | 입출력 버퍼 제어회로 | |
KR960016434B1 (ko) | 노이즈 경감회로를 갖는 출력버퍼회로 | |
KR100190303B1 (ko) | 반도체 메모리소자의 출력 버퍼 | |
KR100345878B1 (ko) | 저전압이피롬용개선된출력버퍼회로 | |
KR100263675B1 (ko) | 반도체메모리소자의출력버퍼 | |
KR100206963B1 (ko) | 출력버퍼회로 | |
KR0141955B1 (ko) | 메모리 셀의 비트 라인 풀업 제어 회로 | |
KR940008137B1 (ko) | 프리세트회로를 구비하는 데이타 출력버퍼 | |
KR100209747B1 (ko) | 출력버퍼회로 | |
KR0139859B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
KR200148586Y1 (ko) | 출력버퍼회로 | |
KR100205094B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
KR930007129B1 (ko) | 데이타 출력전압의 레벨 조절회로 | |
JP3639050B2 (ja) | 入力回路及び半導体装置 | |
KR100608347B1 (ko) | 데이터 출력 버퍼 제어 회로 | |
KR940008141B1 (ko) | 어드레스 버퍼 회로 | |
KR100502677B1 (ko) | 반도체 메모리 소자의 출력 버퍼 | |
KR0171949B1 (ko) | 데이타 출력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001013 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20050912 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20001013 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060727 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061120 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070108 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20070109 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20091222 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20101224 Start annual number: 5 End annual number: 5 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |