KR100663290B1 - 박막트랜지스터-액정표시장치의 제조방법 - Google Patents

박막트랜지스터-액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100663290B1
KR100663290B1 KR1020000073311A KR20000073311A KR100663290B1 KR 100663290 B1 KR100663290 B1 KR 100663290B1 KR 1020000073311 A KR1020000073311 A KR 1020000073311A KR 20000073311 A KR20000073311 A KR 20000073311A KR 100663290 B1 KR100663290 B1 KR 100663290B1
Authority
KR
South Korea
Prior art keywords
layer
gate
ixo
metal layer
gate metal
Prior art date
Application number
KR1020000073311A
Other languages
English (en)
Other versions
KR20020044286A (ko
Inventor
조향미
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000073311A priority Critical patent/KR100663290B1/ko
Publication of KR20020044286A publication Critical patent/KR20020044286A/ko
Application granted granted Critical
Publication of KR100663290B1 publication Critical patent/KR100663290B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 FFS(Fringe Field Switch)모드의 TFT(Thin Film Transistor)-액정표시장치에서 하부전극과 게이트라인을 단일의 하프-톤(Half tone)마스킹기술을 적용하여 형성함과 더불어, 그 하부전극을 IXO로 형성하여 그 IXO에칭제에 의한 게이트라인의 형성을 위한 게이트금속층이 불리한 영향(Affect)을 받지 않도록 하기 위한 박막트랜지스터-액정표시장치의 제조방법에 관한 것이다. 본 발명의 바람직한 실시예에 따른 FFS모드의 박막트랜지스터-액정표시장치은, 투명한 기판 상에 공통전극으로서의 하부금속과 그 하부금속 상측에 형성되는 화소전극으로서의 상부금속을 갖추어 구성된 FFS모드(Fringe Field Mode)의 박막트랜지스터-액정표시장치의 제조방법에 있어서, 상기 투명한 기판 상에 IXO층과 게이트금속층을 적층하는 단계; 상기 IXO층과 게이트금속층을 단일의 마스크로 마스킹하는 단계; 상기 게이트금속층과 IXO층을 패터닝하여 상기 IXO층으로 이루어진 하부전극을 형성하는 단계; 상기 게이트금속층을 에칭처리하여 게이트를 형성하는 단계; 및 상기 게이트가 형성된 기판 결과물 상에 액티브층과 소오스/드레인전극, 보호층 및 상부전극을 순차적으로 형성하는 단계;를 포함하는 것을 특징으로 한다. 여기서, 상기 게이트금속층은 단층구조의 Al으로 형성되거나 다층구조의 Al로 형성되며, 상기 IXO층을 에칭하기 위한 에칭제로서 옥살산을 포함하는 약산이 사용된다.

Description

박막트랜지스터-액정표시장치의 제조방법{METHOD FOR FABRICATING TFT LCD}
도 1은 본 발명에 따른 박막트랜지스터-액정표시장치의 제조방법에서 하프-톤 마스킹에 의한 하부전극(공통전극)과 게이트층을 적층형성하는 공정을 설명하는 도면구조도,
도 2는 도 1에 도시된 단면구조에서 게이트층의 에칭공정을 설명하는 단면구조도,
도 3은 도 2에 도시된 단면구조에서 화소전극의 에칭공정을 설명하는 단면구조도,
도 4는 도 3에 도시된 단면구조에서 게이트에칭공정을 설명하는 단면구조도이다.
*도면의 주요부분에 대한 부호의 설명*
12: IXO층(하부전극), 14: 게이트금속층,
14a: 게이트, 16: 포토레지스트막.
본 발명은 박막트랜지스터-액정표시장치의 제조방법에 관한 것으로, 보다 상 세하게는 하프-톤(Half Tone)기술을 적용하여 FFS(Fringe field Switch)모드의 TFT-LCD(Thin Film Transistor - Liquid Crystal Display)를 제조하는 경우 하부전극(공통전극; Common electrod)의 ITO에칭시에 게이트라인에 가해지는 악영향을 방지할 수 있도록 된 박막트랜지스터-액정표시장치의 제조방법에 관한 것이다.
현재, 평판표시장치로서 대표적으로 알려진 액정표시장치는 구동전압이 낮고 소비전력도 낮으면서 고해상도의 화질 재현이 가능하다는 점에서 점차 그 적용범위가 확대되는 추세에 있다.
여기서, 액정표시장치의 구조적인 분류중에서 FFS모드는 스토리지(Storage) 및 공통전극의 역할을 수행하는 하부전극(즉, 제 1의 ITO전극)의 상부에서 제 2의 ITO전극(즉, 화소전극)이 액정에 전위차를 유발하여 음의 액정이 회전하도록 해서 편광판을 통과하여 진행되어진 광이 그 액정을 통과하도록 하여 화상의 재현을 실행하도록 구성되고, 그에 따라 FFS모드의 액정표시장치는 IPS모드라든지 TN모드의 TFT-LCD에 비해 우수한 시야각을 제공하게 된다.
그러한 FFS모드의 TFT-LCD는 ITO마스크를 사용하여 하부전극을 형성하는 공정과, 그 하부전극상에 게이트마스크를 적용하여 게이트금속으로서 MoW 또는 Mo/Al/Mo를 패터닝하여 게이트를 형성하는 공정, 액티브마스크를 사용하여 액티브층(Active layer)을 패터닝형성하는 공정, 소오스/드레인마스크를 사용하여 소오스/드레인을 형성하는 공정, 접촉공마스크를 사용하여 소오스/드레인에 대한 접촉공을 형성하는 공정 및, 그 접촉공을 매개하여 상기 소오스/드레인에 접촉되도록 상부전극(화소전극; 제 2의 ITO전극)을 화소전극마스크를 사용하여 형성하는 공 정을 통해 제조된다.
그러한 FFS모드의 TFT-LCD제조공정에서 하부전극와 게이트의 형성공정에서는 우선적으로 투명기판상에 하부전극의 형성을 위한 ITO층을 형성하고나서 ITO마스크를 사용하여 그 ITO층을 패터닝하게 되고, 포토레지스트(PR)막을 형성하여 게이트를 형성하기 위한 게이트금속층을 적층하여 게이트마스크를 사용해서 그 게이트금속층을 에칭하고나서 포토레지스트막을 형성하게 된다.
그런데, TFT-LCD에 대해서는 화면의 대형화 설계가 이루어질 수록 게이트라인의 저항에 관련된 문제가 대두되는 바, 그 게이트라인의 저 저항화에 적합한 재료로서는 Al이 주목되는 한편, 전체의 제조공정수를 단축하기 위해 마스크의 수를 줄이기 위한 연구가 진행되고 있다.
그러한 점을 고려하여, FFS모드의 LCD에서는 게이트라인을 Al으로 형성하고 그 Al에 의한 게이트라인과 하부 화소를 ITO에 의해 하프-톤 마스킹(Half tone masking)기술을 적용하여 형성하게 되지만, ITO화소를 형성하기 위한 에칭시 Al이 그 ITO에칭제(즉, 염산 + 초산)에 의해 악영향(Attack)을 받게 될 가능성이 높아지게 된다.
따라서, 본 발명은 상기한 종래기술의 사정을 감안하여 이루어진 것으로, FFS모드의 제품에 하트-톤 마스킹기술을 적용하는 경우 ITO에칭제에 의한 게이트막의 불리한 영향을 방지하면서, 하부화소와 게이트막을 단일의 마스크에 의해 형성하도록 된 박막트랜지스터-액정표시장치의 제조방법을 제공함에 그 목적이 있다.
삭제
삭제
삭제
삭제
삭제
삭제
상기한 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따르면, 투명한 기판 상에 공통전극으로서의 하부금속과 그 하부금속 상측에 형성되는 화소전극으로서의 상부금속을 갖추어 구성된 FFS모드(Fringe Field Mode)의 박막트랜지스터-액정표시장치의 제조방법에 있어서, 상기 투명한 기판 상에 IXO층과 게이트금속층을 적층하는 단계; 상기 IXO층과 게이트금속층을 단일의 마스크로 마스킹하는 단계; 상기 게이트금속층과 IXO층을 패터닝하여 상기 IXO층으로 이루어진 하부전극을 형성하는 단계; 상기 게이트금속층을 에칭처리하여 게이트를 형성하는 단계; 및 상기 게이트가 형성된 기판 결과물 상에 액티브층과 소오스/드레인전극, 보호층 및 상부전극을 순차적으로 형성하는 단계;를 포함하는 박막트랜지스터-액정표시장치의 제조방법이 제공된다.
본 발명에 따르면 상기 IXO층과 상기 게이트금속층을 위한 마스크는 하프-톤(Half tone)마스크로 이루어진다.
상기 게이트를 형성하기 위한 상기 게이트금속층은 단층구조의 Al으로 형성되거나 다층구조의 Al로 형성된다.
상기 소오스/드레인전극은 Al으로 형성되고, 상기 상부전극은 IXO로 형성된다.
상기 IXO층을 에칭하기 위한 에칭제로서 옥살산을 포함하는 약산이 사용된다.
본 발명에 따르면, 투명한 기판 상에 IXO층으로 이루어진 하부전극과 Al로 이루어진 게이트가 하프-톤마스킹 기술에 의해 형성됨에 따라 그 전체적인 마스크 공정수의 단축이 달성되고, 상기 IXO층의 에칭이 옥살산을 포함하는 약산에 의해 이루어지므로, 게이트금속층에 대한 악영향이 방지된다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명에 따른 박막트랜지스터-액정표시장치의 제조방법에서 하프-톤 마스킹에 의한 하부전극(공통전극)과 게이트층을 적층형성하는 공정을 설명하는 도면구조도를 나타내고, 도 2는 도 1에 도시된 단면구조에서 게이트층의 에칭공정을 설명하는 단면구조도를 나타내며, 도 3은 도 2에 도시된 단면구조에서 화소전극의 에칭공정을 설명하는 단면구조도를 나타내고, 도 4는 도 3에 도시된 단면구조에서 게이트에칭공정을 설명하는 단면구조도를 나타낸다.
도면을 참조하면, 투명기판상에 하부전극(즉, 공통전극)을 형성하기 위한 하부전극형성층으로서의 IXO층(12)과 게이트를 형성하기 위한 게이트금속층(14)이 하프-톤 마스킹기술에 의해 단일의 마스크를 사용하여 형성된다.
즉, 투명기판상에 하부전극을 형성하기 위한 IXO층(12)과 게이트를 형성하기 위한 게이트금속층(예컨대, Al을 포함하는 단층 또는 다층의 형태로; 14)을 적층하게 된다(도 1 참조).
그 후, 하프-톤 마스크를 사용하여 상기 게이트금속층(14)을 에칭(도 2 참조)하게 되는 바, 에칭이 건식에칭(Dry etching)일 경우에는 포토레지스트막(16)이 동시에 애싱(Ashing)처리되는 반면, 습식에칭(Wet etching)인 경우에는 포토레지스트막(16)의 애싱공정이 추가되게 된다,
이어, 상기 하부전극의 패터닝을 위한 IXO층(12)의 에칭(도 3 참조)이 실행되는 바, 그 IXO층(12)의 에칭에는 게이트금속층(14)에 대한 악영향을 억제하기 위해 그 IXO 에칭제로서 옥살산이 바람직하게 사용된다.
그 후, 게이트(14a)의 형성을 위한 에칭처리가 실행(도 4 참조)되는 바, 그 에칭이 건식에칭일 경우에는 포토레지스트막이 동시에 애싱(Ashing)처리되는 반면, 습식에칭인 경우에는 포토레지스트막의 애싱공정이 추가되게 된다,
그리고나서, 주지의 액정표시장치의 제조공정과 동일하게 활성층(Active layer)과, 소오스/드레인전극 및, 보호층(PVX층), 상부전극(즉, 화소전극)을 순차적으로 형성하게 된다. 여기서, 상기 소오스/드레인전극의 경우에는 Al에 의해 형성되고, 상기 상부전극은 IXO로 형성된다.
한편, 본 발명은 상기한 적용예로 한정되지는 않고 Al층이 노출되는 영역에서 IXO층을 형성하려는 공정순서 및 적용 층에는 어떠한 제약을 받지 않고 적용될 수 있음은 물론이다.
상기한 바와 같이, 본 발명에 따른 박막트랜지스터-액정표시장치의 제조방법에 의하면, FFS모드의 제품에서 IXO에 의한 하부전극과 Al에 의한 게이트막을 단일의 하프-톤 마스크를 적용하여 형성함으로써 공정수의 단축이 가능하게 되는 한편, 하부전극이 IXO에 의해 형성됨에 따라 IXO에칭제로서 옥살산을 적용할 수 있게 됨에 따라 게이트막을 형성하는 Al이 불리한 영향을 받지 않게 된다.

Claims (6)

  1. 투명한 기판 상에 공통전극으로서의 하부금속과 그 하부금속 상측에 형성되는 화소전극으로서의 상부금속을 갖추어 구성된 FFS모드(Fringe Field Mode)의 박막트랜지스터-액정표시장치의 제조방법에 있어서,
    상기 투명한 기판 상에 IXO층과 게이트금속층을 적층하는 단계;
    상기 IXO층과 게이트금속층을 단일의 마스크로 마스킹하는 단계;
    상기 게이트금속층과 IXO층을 패터닝하여 상기 IXO층으로 이루어진 하부전극을 형성하는 단계;
    상기 게이트금속층을 에칭처리하여 게이트를 형성하는 단계; 및
    상기 게이트가 형성된 기판 결과물 상에 액티브층과 소오스/드레인전극, 보호층 및 상부전극을 순차적으로 형성하는 단계;
    를 포함하는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  2. 제 1항에 있어서, 상기 IXO층과 상기 게이트금속층을 위한 마스크는 하프-톤(Half tone)마스크인 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  3. 제 1항에 있어서, 상기 게이트를 형성하기 위한 상기 게이트금속층은 단층구조의 Al으로 형성되는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  4. 제 1항에 있어서, 상기 게이트를 형성하기 위한 상기 게이트금속층은 다층구조의 Al으로 형성되는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  5. 제 1항에 있어서, 상기 소오스/드레인전극은 Al으로 형성되고, 상기 상부화소전극은 IXO로 형성되는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
  6. 제 1항 내지 제 5항중 어느 한항에 있어서, 상기 IXO층을 에칭하기 위한 에칭제로서 옥살산을 포함하는 약산이 사용되는 것을 특징으로 하는 박막트랜지스터-액정표시장치의 제조방법.
KR1020000073311A 2000-12-05 2000-12-05 박막트랜지스터-액정표시장치의 제조방법 KR100663290B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073311A KR100663290B1 (ko) 2000-12-05 2000-12-05 박막트랜지스터-액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073311A KR100663290B1 (ko) 2000-12-05 2000-12-05 박막트랜지스터-액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20020044286A KR20020044286A (ko) 2002-06-15
KR100663290B1 true KR100663290B1 (ko) 2007-01-02

Family

ID=27679613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073311A KR100663290B1 (ko) 2000-12-05 2000-12-05 박막트랜지스터-액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100663290B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891997B1 (ko) * 2002-11-20 2009-04-07 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치의 제조방법
KR100744396B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 어레이기판의 제조방법

Also Published As

Publication number Publication date
KR20020044286A (ko) 2002-06-15

Similar Documents

Publication Publication Date Title
US8465995B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
JP3977099B2 (ja) 液晶表示装置及びその製造方法
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
JP4452453B2 (ja) 液晶表示装置の製造方法
US20090294781A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
KR101357042B1 (ko) 액정표시장치의 제조방법
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
JP2008145578A (ja) 表示装置及びその製造方法
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
KR20180010655A (ko) 박막트랜지스터를 이용한 평판표시장치 제조방법
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
JP2006154127A (ja) 表示装置の製造方法及びパターン形成方法
KR100663290B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
JP2009054836A (ja) Ｔｆｔ基板及びその製造方法
KR101560414B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP2737982B2 (ja) 薄膜トランジスタの製造方法
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
JP2003031780A (ja) 薄膜トランジスタパネルの製造方法
KR100870659B1 (ko) 액정표시소자 제조방법
KR100613767B1 (ko) 박막 트랜지스터 액정 표시소자의 제조방법
JP2009210681A (ja) 表示装置及びその製造方法
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 13