KR100658169B1 - Ｃｍｏｓ 이미지 센서 및 그 제조방법 - Google Patents
Ｃｍｏｓ 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100658169B1 KR100658169B1 KR1020050116021A KR20050116021A KR100658169B1 KR 100658169 B1 KR100658169 B1 KR 100658169B1 KR 1020050116021 A KR1020050116021 A KR 1020050116021A KR 20050116021 A KR20050116021 A KR 20050116021A KR 100658169 B1 KR100658169 B1 KR 100658169B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- film
- floating diffusion
- diffusion region
- conductive
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 41
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 206010034960 Photophobia Diseases 0.000 description 5
- 208000013469 light sensitivity Diseases 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 플로팅 확산 영역(floating diffusion)과 게이트 전극을 폴리실리콘 재질의 도전 스페이서를 이용하여 연결하여, 필 팩터(fill factor)를 확보할 수 있는 효과가 있다.
이를 위한 본 발명에 의한 CMOS 이미지 센서는, 실리콘 기판 상에 형성된 게이트 전극; 상기 게이트 전극 일측의 기판 내에 형성된 플로팅 확산 영역; 상기 게이트 전극의 일측벽에 형성되어, 상기 게이트 전극 및 플로팅 확산영역을 연결하는 도전 스페이서; 및 상기 게이트 전극 및 도전 스페이서를 포함하는 전체 구조상에 형성된 층간절연막을 포함한다.
스페이서, 플로팅 확산(floating diffusion) 영역, 필 팩터(fill factor)
Description
도 1은 종래기술에 따른 CMOS 이미지 센서를 나타내는 단면도.
도 2는 본 발명의 실시예에 따른 CMOS 이미지 센서를 나타내는 단면도.
도 3a 내지 도3i는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도.
<도면의 주요부분에 대한 부호의 설명>
200: 실리콘 기판 201: 소자분리막
202: 플로팅 확산영역 203: 게이트 산화막
204: 폴리실리콘막 204a: 게이트 전극
205: 제 1 감광막 패턴 206: 스페이서 형성용 도전막
206a: 도전 스페이서 207: 제 2 감광막 패턴
208: 층간절연막
본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 플로팅 확산 영역(floating diffusion)과 게이트 전극을 폴리실리콘 재질의 도전 스페이서를 이용하여 연결하여, 필 팩터(fill factor)를 확보할 수 있는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.
CMOS 이미지 센서는 CMOS 제조기술을 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 빛에 반응하여 생성된 신호전자를 전압으로 변환하고 신호처리 과정을 거쳐 화상정보를 재현한다. CMOS 이미지 센서는 각종 카메라, 의료장비, 감시용 카메라, 위치확인 및 감지를 위한 각종 산업장비, 장난감 등 화상신호를 재현하는 모든 분야에 이용 가능하며, 저전압 구동과 단일 칩화가 가능하여 점점 활용범위가 확대되고 있는 추세이다.
이하, 종래기술에 따른 CMOS 이미지 센서의 구조를 첨부한 도면을 참조하여 설명하기로 한다.
도 1은 종래기술에 따른 CMOS 이미지 센서의 구조를 나타내는 단면도이다.
종래기술에 따른 CMOS 이미지 센서는, 도 1에 도시한 바와 같이, 소자분리막(101)이 구비된 실리콘 기판(100)상에 형성된 게이트 전극(102)과, 상기 게이트 전극(102) 일측의 기판(100) 내에 형성된 플로팅 확산영역(floating diffusion; 104)과, 상기 게이트전극(102)의 양측벽에 형성된 게이트 스페이서(103)와, 상기 게이 트전극(102) 및 상기 플로팅 확산 영역(104) 표면의 일부분에 형성된 실리사이드막(105)과, 상기 각각의 실리사이드막(105)을 노출시키는 콘택홀(106)을 갖는 제 1 층간절연막(108)과, 상기 콘택홀(106)을 매립하는 도전 플러그(107)와, 상기 도전 플러그(107)와 전기적으로 연결되도록 상기 제 1 층간절연막(108) 상에 형성된 금속배선(109), 및 상기 금속배선(109)을 덮도록 상기 제 1 층간절연막 상에 형성된 제 2 층간절연막(110)을 포함한다.
이와 같은, 종래기술에 따른 CMOS 이미지 센서는, 일반적으로, 다음과 같은 방법으로 형성될 수 있다.
먼저, 상기 소자분리막(101)이 구비된 실리콘 기판(100)상에 게이트 전극 형성용 폴리 실리콘막을 증착한 후, 식각 공정을 수행하여, 게이트 전극(102)을 형성한다. 그런 다음, 이온 주입 공정을 통해 상기 게이트 전극(102)의 일측의 기판(100)내에 플로팅 확산영역(104)을 형성한다.
그런 후에, 상기 게이트 전극(102)을 포함한 실리콘 기판(100) 상에 게이트 스페이서 형성용 절연막을 형성한 후, 이를 식각하여, 상기 게이트(102)의 양측벽에 게이트 스페이서(103)를 형성한다.
그런 다음, 상기 게이트 전극(102) 및 플로팅 확산영역(104) 표면에 실리사이드막(105)을 선택적으로 형성하고 나서, 그로부터 얻어지는 전체 구조상에 제 1 층간절연막(108)을 증착한다. 그 다음, 상기 제 1 층간절연막(108)을 선택적으로 식각하여, 상기 게이트전극(102) 및 플로팅 확산 영역(104) 표면에 형성된 각각의 실리사이드막(105)을 노출시키는 콘택홀(106)을 형성한다. 다음으로, 상기 콘택홀 (106)을 매립하는 도전 플러그(107)를 형성한다.
그 다음, 상기 제 1 층간절연막(108) 상에, 상기 도전 플러그(107)와 전기적으로 연결되는 금속배선(109)을 형성한 후, 상기 금속배선(109)을 포함한 제 1 층간절연막(108) 상에, 상기 금속배선(109)을 덮는 제 2 층간절연막(110)을 형성한다.
상술한 바와 같이, 종래기술에 따라 형성된 CMOS 이미지 센서는, 플로팅 확산영역(104)과 게이트 전극(102)을 연결하기 위하여, 금속배선(109)과 콘택홀(106)을 이용하고 있다. 그러나, 소자가 점차 고집적화되어가고 소형화되어 감에 따라, 상기 플로팅 확산영역(104)이 점차 좁아지고 있지만, 금속배선(109)과 콘택홀(106)은 그 디자인 룰을 준수해야 한다.
이에 따라, 전체 단위 셀(cell)영역에서 플로팅 확산영역이 차지하는 비율 즉, 플로팅 확산영역의 필 팩터(fill factor)가 점차 감소하고 있으며, 이로 인해 이미지 센서의 광감도가 저하되는 문제가 발생한다. 또한, 상기 콘택홀 형성을 위한 식각공정시, 플로팅 확산영역이 과도식각되는 등의 손상을 입는 콘택불량(fail)이 발생될 수 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 플로팅 확산영역의 필 팩터를 확보하여, 이미지 센서의 광감도를 향상시킬 수 있는 CMOS 이미지 센서 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 CMOS 이미지 센서는, 실리콘 기판 상에 형성된 게이트 전극; 상기 게이트 전극 일측의 기판 내에 형성된 플로팅 확산 영역; 상기 게이트 전극의 일측벽에 형성되어, 상기 게이트 전극 및 플로팅 확산영역을 연결하는 도전 스페이서; 및 상기 게이트 전극 및 도전 스페이서를 포함하는 전체 구조상에 형성된 층간절연막을 포함한다.
또한, 상기 도전 스페이서는, 폴리실리콘막으로 이루어진 것을 특징으로 한다.
그리고, 상기 목적을 달성하기 위한 본 발명에 의한 CMOS 이미지 센서의 제조방법은, 플로팅 확산영역이 형성된 실리콘 기판을 제공하는 단계; 상기 실리콘 기판상에 게이트 산화막 및 폴리실리콘막을 증착하는 단계; 상기 플로팅 확산영역을 노출시키도록 상기 폴리실리콘막 및 게이트 산화막을 선택적으로 1차 식각하는 단계; 상기 노출된 플로팅 확산영역과 상기 1차 식각된 폴리실리콘막이 전기적으로 연결되도록, 상기 1차 식각된 폴리실리콘막의 일측벽에 스페이서를 형성하는 단계; 및 상기 1차 식각된 폴리실리콘막 및 게이트 산화막을 선택적으로 2차 식각하여 게이트 전극을 형성하는 단계를 포함한다.
또한, 상기 도전 스페이서를 형성하는 단계는; 상기 1차 식각된 폴리실리콘막 및 게이트 산화막을 포함한 전체 구조상에 스페이서 형성용 도전막을 증착하는 단계; 및 상기 스페이서 형성용 도전막을 전면식각하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 스페이서 형성용 도전막은 폴리실리콘막을 이용하여 증착하는 것을 특징으로 한다.
또한, 상기 스페이서 형성용 도전막은 LPCVD 방식을 이용하여 증착하는 것을 특징으로 한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
CMOS
이미지 센서
도 2는 본 발명의 실시예에 따른 CMOS 이미지 센서를 나타내는 단면도이다.
본 발명의 실시예에 따른 CMOS 이미지 센서는, 도 2에 도시한 바와 같이, 소자분리막(201)이 구비된 실리콘 기판(200) 상에 차례로 형성된 게이트 산화막(203) 및 게이트 전극(204)과, 상기 게이트 전극(204) 일측의 기판(200) 내에 형성된 플로팅 확산 영역(202) 및 상기 게이트 전극(204)과 플로팅 확산영역(202)을 서로 전기적으로 연결하도록, 상기 게이트 전극(204)의 일측벽에 형성된 도전 스페이서(206a)를 포함한다. 그리고, 상기 게이트 전극(204) 및 도전 스페이서(206a)를 포함하는 전체 구조상에는 층간절연막(208)이 형성되어 있다. 상기 게이트 전극(204) 및 도전 스페이서(206a)는 폴리실리콘막으로 형성할 수 있다.
이와 같은, 본 발명의 실시예에 따른 CMOS 이미지 센서는, 상기 게이트 전극(204)의 일측벽에 도전 스페이서(206a)가 형성되어, 상기 게이트 전극(204) 및 플로팅 확산영역(202)이 상기 도전 스페이서(206a)에 의해, 서로 전기적으로 연결되므로써, 종래기술에서와 같이 게이트 전극과 플로팅 확산영역을 연결하기 위해 형성되는 콘택홀을 형성할 필요가 없다.
따라서, 디자인 룰 상의 문제를 해결하고, 필 팩터를 확보하여, 이미지 센서의 광감도를 향상시킬 수 있으며, 고집적 소자 형성을 가능케 할 수 있다.
CMOS
이미지 센서의 제조방법
도 3a 내지 도 3i는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a에 도시한 바와 같이, 먼저, 실리콘 기판(200)의 소정부분에 STI(Shallow Trench Isolation) 공정을 수행하여 단위 화소간 격리를 위한 소자분리막(201)을 형성한다. 이어서, 상기 실리콘 기판(200) 내에 이온주입을 통해 상기 소자분리막(201)의 일측에 플로팅 확산영역(202)을 형성한다. 이어서, 상기 실리콘 기판(200)상에 게이트 산화막(203) 및 게이트 전극 형성용 폴리실리콘막(204)을 증착한다.
그런 다음, 도 3b에 도시한 바와 같이, 상기 폴리실리콘막(204) 상에, 상기 플로팅 확산영역(202)과 대응하는 부분을 노출시키는 감광막 패턴(205)을 형성한 다.
다음, 도 3c에 도시한 바와 같이, 상기 감광막 패턴(205)을 식각마스크로 이용하여, 상기 폴리실리콘막(204) 및 게이트 산화막(203)을 선택적으로 1차 식각하고, 이를 통해, 상기 플로팅 확산영역(202)을 노출시킨다.
그런 다음, 도 3d에 도시한 바와 같이, 상기 감광막 패턴(205)을, 스트립(strip)공정을 수행하여 제거한다.
그 다음에, 도 3e에 도시한 바와 같이, 상기 1차 식각된 폴리실리콘막(204) 및 게이트 산화막(203)을 포함한 전체 구조상에 스페이서 형성용 도전막(206)을 증착한다. 여기서, 상기 스페이서 형성용 도전막(206)은, 폴리실리콘막을 이용하여, LPCVD(low pressure chemical vapor deposition) 방식으로 증착하는 것이 바람직하다. 여기서, 상기 폴리실리콘막은, 플로팅 확산 영역(202)에 손상이 없도록 동시 도핑(dopping)을 수행하여 증착하는 것이 바람직하다.
그런 다음, 도 3f에 도시한 바와 같이, 상기 스페이서 형성용 도전막(206)을 식각하여, 상기 1차 식각된 게이트 산화막(203)을 포함한 폴리실리콘막(204)의 일측벽에 도전 스페이서(206a)를 형성한다. 상기 도전 스페이서(206a)를 형성하기 위한 식각공정은, 식각마스크를 이용하지 않고 전면식각공정을 적용하여 수행할 수 있다.
여기서, 상기 도전 스페이서(206a)는, 후속적으로 형성되는 게이트 전극(204a)과 플로팅 확산영역(202)을 서로 전기적으로 연결시키게 된다. 따라서, 종래기술에서와 같이, 게이트 전극과 플로팅 확산영역을 연결해주는 콘택홀을 형성할 필요가 없으므로, 상기 콘택홀로 인한 디자인 룰 상의 문제를 해결하여, 플로팅 확산영역의 필팩터를 확보할 수 있다. 이로 인해, 이미지 센서의 광감도를 향상시킬 수 있으며, 고집적 소자 형성이 가능해 질 수 있다. 또한, 본 발명에 의하면, 콘택홀을 형성할 필요가 없어지므로, 콘택홀 식각공정시 발생하는 손상을 방지하여, 콘택불량의 발생을 차단할 수 있다.
그런 후에, 도 3g에 도시한 바와 같이, 상기 폴리실리콘막(204) 및 스페이서(206a)를 포함한 전체 구조상에, 게이트 전극을 형성하기 위한 영역을 한정하는 제 2 감광막 패턴(207)을 형성한다.
그 다음에, 도 3h에 도시한 바와 같이, 상기 제 2 감광막 패턴(207)을 식각마스크로 이용하여, 상기 폴리실리콘막(204) 및 게이트 산화막(203)을 선택적으로 2차 식각하여, 게이트 전극(204a)을 형성한다. 이어서, 상기 제 2 감광막 패턴(207)을, 스트립 공정을 수행하여 제거한다.
그런 다음, 도 3i에 도시한 바와 같이, 상기 게이트 전극(204a) 및 스페이서(206a)를 포함한 전체 구조상에 층간절연막(208)을 형성한다.
이상의 본 발명은 사기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
앞에서 설명한 바와 같이, 본 발명에 따른 CMOS 이미지 센서 및 그 제조방법에 의하면, 게이트 전극의 일측벽에 도전 스페이서를 형성하여, 상기 게이트 전극 및 플로팅 확산영역을 서로 전기적으로 연결함으로써, 종래기술에서와 같이 게이트 전극과 플로팅 확산영역을 연결하기 위해 형성되는 콘택홀을 형성할 필요가 없다.
따라서, 디자인 룰 상의 문제를 해결하고, 필 팩터를 확보할 수 있는 효과가 있다. 이로 인해, 이미지 센서의 광감도를 향상시킬 수 있으며, 고집적 소자 형성이 가능해 질 수 있다.
그리고, 콘택홀을 형성할 필요가 없으므로, 콘택홀 식각공정시 발생하는 손상를 방지하여, 콘택 불량의 발생을 차단할 수 있다.
Claims (6)
- 실리콘 기판 상에 형성된 게이트 전극;상기 게이트 전극 일측의 기판 내에 형성된 플로팅 확산 영역;상기 게이트 전극의 일측벽에 형성되어, 상기 게이트 전극 및 플로팅 확산영역을 연결하는 도전 스페이서; 및상기 게이트 전극 및 도전 스페이서를 포함하는 전체 구조상에 형성된 층간절연막을 포함하는 CMOS 이미지 센서.
- 제 1 항에 있어서,상기 도전 스페이서는 폴리실리콘막으로 이루어진 것을 특징으로 하는 CMOS 이미지 센서.
- 플로팅 확산영역이 형성된 실리콘 기판을 제공하는 단계;상기 실리콘 기판상에 게이트 산화막 및 폴리실리콘막을 증착하는 단계;상기 플로팅 확산영역을 노출시키도록, 상기 폴리실리콘막 및 게이트 산화막을 선택적으로 1차 식각하는 단계;상기 노출된 플로팅 확산영역과 상기 1차 식각된 폴리실리콘막이 전기적으로 연결되도록, 상기 1차 식각된 폴리실리콘막의 일측벽에 도전 스페이서를 형성하는 단계; 및상기 1차 식각된 폴리실리콘막 및 게이트 산화막을 선택적으로 2차 식각하여 게이트 전극을 형성하는 단계를 포함하는 CMOS 이미지 센서의 제조방법.
- 제 3 항에 있어서,상기 도전 스페이서를 형성하는 단계는;상기 1차 식각된 폴리실리콘막 및 게이트 산화막을 포함한 전체 구조상에 스페이서 형성용 도전막을 증착하는 단계; 및상기 스페이서 형성용 도전막을 전면식각하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 4 항에 있어서,상기 스페이서 형성용 도전막은 폴리실리콘막을 이용하여 증착하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 4 항에 있어서,상기 스페이서 형성용 도전막은 LPCVD 방식을 이용하여 증착하는 것을 특징으로 하는 CMOS 이미지 센서의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050116021A KR100658169B1 (ko) | 2005-11-30 | 2005-11-30 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050116021A KR100658169B1 (ko) | 2005-11-30 | 2005-11-30 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100658169B1 true KR100658169B1 (ko) | 2006-12-15 |
Family
ID=37733477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050116021A KR100658169B1 (ko) | 2005-11-30 | 2005-11-30 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100658169B1 (ko) |
-
2005
- 2005-11-30 KR KR1020050116021A patent/KR100658169B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009117681A (ja) | 半導体装置の製造方法および固体撮像装置の製造方法 | |
| US7556990B2 (en) | CMOS image sensor having improved signal efficiency and method for manufacturing the same | |
| KR100979001B1 (ko) | 커패시터 및 커패시터 제조 방법 | |
| JP2004128188A (ja) | 半導体装置の製造方法 | |
| KR100759215B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR100658169B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조방법 | |
| KR20100030216A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2010165907A (ja) | 半導体装置の製造方法 | |
| JP4750391B2 (ja) | 固体撮像装置の製造方法 | |
| KR100806838B1 (ko) | 반도체소자의 콘택 및 그 형성방법 | |
| JP3592870B2 (ja) | 半導体装置の製造方法 | |
| CN110473826B (zh) | 半导体结构的制造方法 | |
| CN116314234B (zh) | 半导体器件的制作方法以及cmos图像传感器 | |
| CN114496927B (zh) | 半导体结构及其形成方法 | |
| US7517755B2 (en) | Method for fabricating semiconductor device | |
| KR100958625B1 (ko) | 반도체 소자의 모니터링 패턴 및 그의 제조방법 | |
| JPH10303297A (ja) | 半導体装置およびその製造方法 | |
| KR100672683B1 (ko) | 바이폴라트랜지스터의 제조방법 | |
| KR100396685B1 (ko) | 반도체소자의배선및그제조방법 | |
| KR100714286B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR20040008600A (ko) | 반도체 메모리 소자의 콘택홀 형성방법 | |
| KR20070046389A (ko) | 반도체 소자의 배선 및 그 형성방법 | |
| KR20020055174A (ko) | 아날로그 소자의 제조 방법 | |
| JP2004228231A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |