KR100652448B1 - 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지 - Google Patents

신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지 Download PDF

Info

Publication number
KR100652448B1
KR100652448B1 KR1020020074373A KR20020074373A KR100652448B1 KR 100652448 B1 KR100652448 B1 KR 100652448B1 KR 1020020074373 A KR1020020074373 A KR 1020020074373A KR 20020074373 A KR20020074373 A KR 20020074373A KR 100652448 B1 KR100652448 B1 KR 100652448B1
Authority
KR
South Korea
Prior art keywords
slug
semiconductor package
exposed
semiconductor chip
lead
Prior art date
Application number
KR1020020074373A
Other languages
English (en)
Other versions
KR20040046444A (ko
Inventor
최윤화
남시백
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020020074373A priority Critical patent/KR100652448B1/ko
Publication of KR20040046444A publication Critical patent/KR20040046444A/ko
Application granted granted Critical
Publication of KR100652448B1 publication Critical patent/KR100652448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 슬러그 노출형 반도체 패키지는, 상호 반대되는 제1 표면 및 제2 표면을 가지며, 제1 표면상에 복수개의 딤플들과 슬러그 그루브를 가지며, 제2 표면상에는 슬러그 스웨징 및 리벳 홀을 갖는 슬러그와, 슬러그의 제1 표면상에서 딤플들을 덮도록 부착된 반도체 칩과, 슬러그의 좌우 측면을 따라 나란하게 배치되되, 일부 면적이 슬러그와 중첩되도록 배치된 내부 신호 리드와, 내부 신호 리드에 연속되어 배치된 외부 신호 리드와, 반도체 칩 및 내부 신호 리드를 전기적으로 연결하는 와이어, 및 슬러그의 리벳 홀을 포함하는 제2 표면의 일부 및 외부 신호 리드만 노출되도록, 슬러그의 일부, 반도체 칩, 내부 신호 리드 및 와이어를 덮는 몰딩재를 구비한다.

Description

신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형 반도체 패키지{Slug exposing-typed semiconductor package for good reliability and thermal performance}
도 1은 열 방출 능력을 개선하기 위한 종래의 반도체 패키지의 일 예를 나타내 보인 단면도이다.
도 2는 열 방출 능력을 개선하기 위한 종래의 반도체 패키지의 다른 예를 나타내 보인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 슬러그 노출형 반도체 패키지의 바닥면을 나타내 보인 평면도이다.
도 4는 도 3의 슬러그 노출형 반도체 패키지를 선 IV-IV'을 따라 절단하여 나타내 보인 단면도이다.
도 5는 도 3의 슬러그 노출형 반도체 패키지를 선 V-V'를 따라 절단하여 나타내 보인 단면도이다.
도 6a, 도 6b 및 도 6c는 각각 도 4의 6A, 6B 및 6C 부분을 확대하여 나타내 보인 도면들이다.
도 7은 도 3의 슬러그 노출형 반도체 패키지의 슬러그 그루브 형상의 다른 예를 나타내 보인 도면이다.
도 8a 내지 도 8c는 도 3의 슬러그 노출형 반도체 패키지의 슬러그 스웨징 형상의 다른 예들을 나타내 보인 도면들이다.
도 9는 도 3의 슬러그 노출형 반도체 패키지를 보드에 실장시킨 형태를 나타내 보인 단면도이다.
도 10은 도 3의 슬러그 노출형 반도체 패키지에서 사용된 슬러그가 부착된 리드 프레임을 위에서 바라본 형상을 나타내 보인 평면도이다.
도 11은 도 3의 슬러그 노출형 반도체 패키지에서 사용된 슬러그가 부착된 리드 프레임을 아래에서 바라본 형상을 나타내 보인 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 슬러그 노출형 반도체 패키지의 바닥면을 나타내 보인 평면도이다.
도 13은 도 12의 슬러그 노출형 반도체 패키지를 선 XIII-XIII'을 따라 절단하여 나타내 보인 단면도이다.
도 14는 도 12의 슬러그 노출형 반도체 패키지를 선 XIIII-XIIII'를 따라 절단하여 나타내 보인 단면도이다.
도 15는 도 12의 슬러그 노출형 반도체 패키지를 선 XV-XV'를 따라 절단하여 나타내 보인 단면도이다.
도 16은 도 12의 슬러그 노출형 반도체 패키지에서 사용된 슬러그가 부착된 리드 프레임을 위에서 바라본 형상을 나타내 보인 평면도이다.
도 17은 도 12의 슬러그 노출형 반도체 패키지가 보드 및 외부 히트 싱크에 부착된 구조를 나타내 보인 단면도이다.
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지(semiconductor package)는 반도체 칩이 리드 프레임에 장착된 패키지를 의미하며, 특히 슬러그 패키지(slug package)는 반도체 칩이 열 방열판(slug) 위에 장착된 패키지를 의미한다. 그런데 상기 반도체 칩의 내부 소자에는 일정 크기의 전압이 인가되는 경우가 대부분이며, 따라서 반도체 칩으로부터 열이 발생된다. 이와 같은 현상은 인가되는 전압의 크기가 큰 전력용 반도체 칩인 경우 더 심각해진다. 결국 반도체 패키지 내부의 반도체 칩에서 발생되는 열을 외부 보드 등을 통해 배출시킬 수 있는 능력이 반도체 패키지의 안정성 및 신뢰성에 큰 영향을 끼친다고 할 수 있다.
도 1은 열 방출 능력을 개선하기 위한 종래의 반도체 패키지의 일 예를 나타내 보인 단면도이다.
도 1을 참조하면, 마운팅 패드(mounting pad)(12)의 제1 표면 위에 반도체 칩(11)이 배치된다. 이 반도체 칩(11)은 접착제(13)에 의해 마운팅 패드(12)에 부착된다. 반도체 칩(11)은 와이어(14)를 통해 내부 리드(inner lead)(15)와 전기적으로 연결된다. 마운팅 패드(12)는 가장자리(12a)를 갖는데, 이 가장자리(12a)의 프레임-형상(frame-shaped) 구조는 몰딩재(16)의 일부에 의해 감싸져있다. 마운팅 패드(12)의 제2 표면에는 마운팅 패드(12)의 가장자리(12a)에 포함되지 않고 몰딩재(16)에 의해 덮이지 않은 중심부가 존재한다. 이 중심부는 패키지의 외부 표면으로 노출되는 노출 표면(12b)을 형성한다. 마운팅 패드(12)의 가장자리(12a)의 제2 표면상에는 딤플(12d)이 형성된다. 반도체 칩(11), 마운팅 패드(12)의 일부, 접착제(13), 와이어(14), 및 내부 리드(15)는 몰딩재(16)에 의해 감싸이고, 외부 리드(outer lead)(17) 및 마운팅 패드(12)의 노출 표면(12b)만 외부로 노출된다.
이와 같은 종래의 반도체 패키지는 마운팅 패드(12)의 노출 표면(12b)을 만듦으로써 열 방출 효율을 증대시켰으며, 또한 딤플(12d)이 존재함으로써 흡습 통로를 연장시킬 수 있다는 이점을 제공한다. 그러나 마운팅 패드(12)의 일부 표면만을 노출시킴으로써 전면 노출 패드형에 비하여 열 방출 효율이 일정 크기 이상으로 증대되지 않는다는 한계가 있다.
도 2는 열 방출 능력을 개선하기 위한 종래의 반도체 패키지의 다른 예를 나타내 보인 단면도이다.
도 2를 참조하면, 다이 패드(21)는 위 방향 및 바깥 방향으로 향하는 날개(22, 23)를 갖는다. 이 날개(22, 23) 사이의 다이 패드(21) 위에는 반도체 칩(24)이 부착된다. 날개(22, 23), 반도체 칩(24) 및 리드(25)의 일부는 몰딩재(26)에 의해 둘러싸이고, 리드(25)의 바깥 부분 및 다이 패드(21)의 하부면(21a)만이 외부로 노출된다.
이와 같은 종래의 반도체 패키지는 날개(22, 23)가 형성되어 있으므로, 흡습 통로가 길고 다이 패드(21)의 하부면(21a)이 외부로 노출되어 있으므로 열 방출 효 과가 좋다는 장점을 갖고 있다. 그러나 날개(22, 23) 부분에서 몰딩재(26)와의 흡착력이 완화된다는 단점과 함께 리드(25)를 통한 흡습에도 약하다는 단점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 신뢰성이 향상되고 열 전달을 효과적으로 수행할 수 있는 슬러그 노출형 반도체 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 슬러그 노출형 반도체 패키지는, 상호 반대되는 제1 표면 및 제2 표면을 가지며, 상기 제1 표면상에 복수개의 딤플들과 슬러그 그루브를 가지며, 상기 제2 표면상에는 슬러그 스웨징 및 리벳 홀을 갖는 슬러그; 상기 슬러그의 상기 제1 표면상에서 상기 딤플들을 덮도록 부착된 반도체 칩; 상기 슬러그의 좌우 측면을 따라 나란하게 배치되되, 일부 면적이 상기 슬러그와 중첩되도록 배치된 내부 신호 리드; 상기 내부 신호 리드에 연속되어 배치된 외부 신호 리드; 상기 반도체 칩 및 상기 내부 신호 리드를 전기적으로 연결하는 와이어; 및 상기 슬러그의 리벳 홀을 포함하는 상기 제2 표면의 일부 및 상기 외부 신호 리드만 노출되도록, 상기 슬러그의 일부, 반도체 칩, 내부 신호 리드 및 와이어를 덮는 몰딩재를 구비하는 것을 특징으로 한다.
상기 슬러그 두께는 0.6-0.9㎜인 것이 바람직하다.
상기 딤플들이 형성된 상기 슬러그의 제1 표면과 상기 반도체 칩 사이에 배치되는 접착제를 더 포함하는 것이 바람직하다.
이 경우 상기 접착제는 10-30㎛의 두께를 갖는 은이 함유된 에폭시나 실리콘 또는 솔더일 수 있다.
상기 슬러그의 좌우 측면 중심부에서 일단은 상기 슬러그와 연결되는 연결부를 포함하고 다른 일단은 상기 몰딩재 밖으로 노출되는 히트 싱크 리드를 더 포함하는 것이 바람직하다.
이 경우 상기 히트 싱크 리드의 연결부와 상기 슬러그는 리벳을 통해 상호 연결될 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명의 일 실시예에 따른 슬러그 노출형 반도체 패키지의 바닥면을 나타내 보인 평면도이다.
도 3을 참조하면, 본 발명의 일 실시례에 따른 슬러그 노출형 반도체 패키지는, 예컨대 에폭시 몰딩 화합물(EMC; Epoxy Molding Compound)과 같은 몰딩재(340)에 의해 내부 구성물들이 둘러싸이며, 단지 슬러그(310)의 바닥면인 제2 면(310b)의 일부가 외부로 노출되며, 복수개의 외부 신호 리드(360)들이 몰딩재(340)의 양 측면에서 외부를 향하여 돌출되는 구조를 갖는다. 상기 슬러그(310)는 대략 0.6-0.9㎜의 두께를 갖는 구리 합금(Cu alloy) 재질로 이루어지며, Ni/Pd로 도금될 수도 있다. 상기 몰딩재(340)는 대략 80-90%의 실리카가 함유된 물질로 이루어지며, 열 전도를 증대시키기 위하여 AlN의 필러(filler)를 포함하는 물질로 이루어질 수도 있다. 슬러그(310)의 제2 면(310b)의 양 측면에는 원통의 리벳 홀(rivet hole)(314)이 적어도 2개가 상호 일정 간격 이격되면서 배치된다. 이와 같이 상기 리벳 홀(314)이 부착될 보드 표면과 접촉되는 슬러그(310)의 제2 면(310b)에 형성되므로, 보드와 패키지의 부착을 위한 접착제, 예컨대 솔더가 리벳 홀(314) 내부를 채우게 되며, 이로 인하여 보드와 패키지 사이의 조인트 신뢰성이 향상된다.
도 4는 도 3의 슬러그 노출형 반도체 패키지를 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 그리고 도 6a, 도 6b 및 도 6c는 각각 도 4의 6A, 6B 및 6C 부분을 확대하여 나타내 보인 도면들이다.
먼저 도 4를 참조하면, 상호 반대되는 제1 면(310a) 및 제2 면(310b)을 갖는 슬러그(slug)(310)가 리드 프레임(미도시)에 부착된다. 리드 프레임과 슬러그(310)는 리드 프레임의 타이 바(tie bar)(411) 부분에서 리벳(revet)(412)에 의해 상호 부착된다. 리드 프레임의 타이 바(411)는 리드 프레임의 양 단면부에 위치하며, 도면에 나타내지는 않았지만, 리드 프레임의 나머지 다른 부분과 일정한 단차를 갖도록 구부러진 구조를 갖는다.
슬러그(310)의 제1 면(310a) 위에는 반도체 칩(320)이 부착된다. 슬러그(310)와 반도체 칩(320)을 부착시키기 위해 사용되는 접착제(330)가 슬러그(310)와 반도체 칩(320) 사이에 배치된다. 이 접착제(330)로는 은이 함유된 에폭시, 은이 함유된 실리콘, 또는 솔더를 사용할 수 있다. 반도체 칩(320)을 슬러그(310)에 부착한 후에 접착제(330)의 두께는 대략 10-30㎛가 되도록 한다.
상기 슬러그(310)의 제1 면(310a) 중에서 반도체 칩(320)이 부착되는 부분에는, 도 6a에 도시된 바와 같이, 복수개의 딤플(dimple)(311)들이 형성된다. 이 딤플(311)들이 존재함으로써, 슬러그(310)와 반도체 칩(320)을 부착시키기 위한 접착제(330)가 딤플(311)들 내부 공간을 채우게 되고, 이에 따라 슬러그(310)와 반도체 칩(320) 사이의 부착력이 증대되어 패키지의 신뢰성을 향상시킬 수 있다.
상기 슬러그(310)의 제1 면(310a) 중에서 상기 반도체 칩(320)이 부착되는 부분과 일정 간격 이격된 부분에는, 도 6b에 도시된 바와 같이, 일정 길이의 슬러그 그루브(slug groove)(312)가 배치된다. 이 슬러그 그루브(312)는 슬러그(310)의 표면을 따라 유입될 수 있는 습기의 이동 경로를 연장시켜 주는 기능을 수행한다.
상기 슬러그(310)의 제2 면(310b) 중에서 슬러그(310)의 가장자리 부분에는, 도 6c에 도시된 바와 같이, 슬러그 스웨징(slug swaging)(313)이 배치된다. 슬러그 스웨징(313)은 슬러그(310)의 가장자리를 따라서 완전히 슬러그(310)을 둘러싸도록 형성된다. 이 슬러그 스웨징(313)은, 슬러그 그루브(312)와 마찬가지로 슬러그(310)의 표면을 따라 유입될 수 있는 습기의 이동 경로를 연장시켜 주는 기능을 수행하며, 또한 슬러그(310)와 몰딩재(340)와의 부착력도 증대시켜 준다.
한편 상기 슬러그(310)의 제2 면(310b)의 일부를 제외한 나머지 부분들은 몰딩재(340)에 의해 완전히 둘러싸이는데, 이때 슬러그(310)의 노출면에는 리벳 홀(314)도 또한 포함되는 것은 당연하다. 슬러그(310) 표면상에 형성되는 딤플(311)들, 슬러그 그루브(312) 및 슬러그 스웨징(313)은 모두 몰딩재(340)에 의 해 덮인다.
도 5는 도 3의 슬러그 노출형 반도체 패키지를 선 V-V'를 따라 절단하여 나타내 보인 단면도이다.
도 5를 참조하면, 슬러그(310)의 제2 면(310b)을 제외한 나머지 부분은 모두 몰딩재(340)에 의해 둘러싸인다. 슬러그(310)의 제1 면(310a) 상에는 복수개의 딤플(311)들이 형성되며, 그 위로 접착제(330)에 의해 반도체 칩(320)이 부착된다. 슬러그(310)의 제2 면(310b) 상의 가장자리에는 슬러그 스웨징(313)이 가장자리를 따라 길게 형성된다. 내부 신호 리드(350)는 슬러그(310)의 양쪽 측면에서 슬러그(310)보다 더 높은 위치에 배치되며, 역시 몰딩재(340)에 의해 둘러싸인다. 그리고 내부 신호 리드(350)로부터 연장되는 외부 신호 리드(360)는 몰딩재(340) 밖으로 돌출된다.
상기 내부 신호 리드(350)와 슬러그(310)는 일정 크기의 단차를 가지며, 이에 따라 일정 길이(L) 만큼 중첩되게 배치될 수 있다. 이와 같이 내부 신호 리드(350)와 슬러그(310) 사이의 충첩되는 면적이 증가하게 되면, 반도체 칩(320)에서 발생하는 열이 슬러그(310)를 통해 내부 신호 리드(350)로 빠져 나갈 수 있으며, 빠져 나가는 양은 내부 신호 리드(350)와 슬러그(310) 사이의 중첩되는 면적 크기에 비례한다.
도 7은 도 3의 슬러그 노출형 반도체 패키지의 슬러그 그루브 형상의 다른 예를 나타내 보인 도면이다.
도 7에 도시된 바와 같이, 이 슬러그 그루브(312a)는 슬러그(310)의 제1 면(310a) 상에서 적어도 두 개 이상의 형상들로 이루어진 구조를 가질 수도 있다. 즉 상호 일정 간격 이격된 V자 형의 그루브들과 그 사이의 이중 요철 형상의 그루브를 모두 포함할 수 있다. 이 경우 하나의 형상으로 이루어진 슬러그 그루브 구조보다 흡습 통로 연장 효과가 더 커지므로 패키지의 신뢰성을 향상시키는데 더 큰 효과를 제공한다.
도 8a 내지 도 8c는 도 3의 슬러그 노출형 반도체 패키지의 슬러그 스웨징 형상의 다른 예들을 나타내 보인 도면들이다.
먼저 도 8a에 도시된 바와 같이, 슬러그 스웨징(313a)는 상호 일정 간격 이격된 V자 형의 그루브들과 그 사이의 이중 요철 형상의 그루브를 포함하는 구조로 이루어질 수 있다. 이 구조는 여러 형상의 그루브들을 포함하므로 흡습 통로를 충분하게 증대시킬 수 있다. 다음에 도 8b에 도시된 바와 같이, 슬러그 스웨징(313b)은 단순한 2층 계단 구조로 이루어질 수도 있다. 이와 같은 단순한 구조는, 비록 도 8a의 슬러그 스웨징(313a)에 비하여 상대적으로 더 짧은 흡습 통로를 제공하지만, 슬러그 스웨징(313b)이 차지하는 슬러그(310) 길이(L1)를 감소시킬 수 있다는 이점을 제공한다. 다음에 도 8c에 도시된 바와 같이, 슬러그 스웨징(313c)은 동일한 형상, 예컨대 2중 요철 형상의 그루브들을 적어도 2개 포함하는 구조로 이루어질 수도 있다. 이 경우 비록 도 8b의 슬러그 스웨징(313b)에 비하여 상대적으로 슬러그 스웨징(313c)이 차지하는 슬러그(310) 길이(L2)를 감소시키기가 용이하지 않지만, 더 긴 흡습 통로를 제공하며, 또한 동일한 형상의 그루브들로 이루어진 구조를 가지므로, 도 8a의 슬러그 스웨징(818a)에 비하여 형성 방 법이 보다 더 간단하다는 이점을 제공한다.
도 9는 도 3의 슬러그 노출형 반도체 패키지를 보드에 실장시킨 형태를 나타내 보인 단면도이다. 도 9에서 도 4와 동일한 참조 부호는 동일한 요소를 나타내므로 중복되는 설명은 생략하기로 한다.
도 9를 참조하면, 슬러그(310)의 제2 면(310b)과 보드(board)(900)의 상부면(900a)이 상호 부착되는데, 이때 부착 수단으로서는 접착제(910)가 사용된다. 이 접착제로는 솔더(solder)를 사용한다. 슬러그(310)와 보드(900)의 접착시에 접착제(910)는 슬러그(310)의 제2 면(310b)과 보드(900)의 상부면(900a)에 모두 부착력을 가하며, 이와 동시에 슬러그(310) 제 2면(310b)에 형성된 리봇 홀(314) 내부에도 채워지게 된다. 이와 같이 리봇 홀(314) 내부를 채우는 접착제(910)에 의해 슬러그(310)와 보드(900) 사이의 부착력의 척도가 되는 조인트 신뢰성(joint reliability)이 증대된다.
도 10 및 도 11은 도 3의 슬러그 노출형 반도체 패키지에서 사용된 슬러그가 부착된 리드 프레임을 각각 위와 아래에서 바라본 형상을 나타내 보인 평면도들이다.
먼저 도 10을 참조하면, 패드 부분이 비어있는 리드 프레임(500)과 슬러그(310)가 중첩되도록 배치된 상태에서, 리드 프레임(500)의 타이 바(411)와 슬러그(310)가 리벳(412)에 의해 고정된다. 타이 바(411)는 리드 프레임(500)의 다른 부분으로부터 슬러그(310)를 향해 구부러진 구조를 갖는다. 따라서 리드 프레임(500)의 타이 바(411) 만이 슬러그(310) 표면과 접하고, 리드 프레임(500)의 다른 부분들은 슬러그(310)보다 높게 위치한다. 슬러그(310)의 제1 면(310a) 중심부에는 복수개의 딤플(311)들이 일정 영역에 걸쳐서 형성되는데, 이 부분은 리드 프레임(500)을 통해 노출된다. 그리고 앞서 설명한 바와 같이, 이 노출된 슬러그(310) 위에 반도체 칩(미도시)이 부착된다. 상기 딤플(311)들이 형성된 일정 영역 양쪽 측면을 따라서는 슬러그 그루브(312)가 배치된다. 슬러그 그루브(312)가 존재하지 않는 양 측면에는 내부 신호 리드(350) 및 이 내부 신호 리드(350)로부터 연장되는 외부 신호 리드(360)가 배치된다. 내부 신호 리드(350)의 일부는 슬러그(310)의 노출면과 일정 면적만큼 중첩된다. 내부 신호 리드(350)는 은(Ag)으로 도금될 수도 있다.
다음에 도 11을 참조하면, 슬러그(310)의 제2 면(310b)의 가장자리를 따라 슬러그 스웨징(313)이 배치된다. 그리고 슬러그(310)의 양 단부에는 리벳 홀(314)이 위치한다. 앞서 설명한 바와 같이, 보드에 부착되는 슬러그(310)의 제2 면(310b)에 리벳 홀(314)이 위치하므로, 접착제로 사용되는 솔더가 리벳 홀(314) 내부를 완전히 채우도록 하여 보드와 슬러그(310) 사이의 조인트 신뢰성을 향상시킬 수 있다.
도 12는 본 발명의 다른 실시예에 따른 슬러그 노출형 반도체 패키지의 바닥면을 나타내 보인 평면도이다.
도 12를 참조하면, 본 발명의 다른 실시례에 따른 슬러그 노출형 반도체 패키지는, 예컨대 에폭시 몰딩 화합물(EMC; Epoxy Molding Compound)과 같은 몰딩재(640)에 의해 내부 구성물들이 둘러싸이며, 단지 슬러그(610)의 상부면인 제2 면(610b)의 일부가 외부로 노출되며, 복수개의 외부 신호 리드(660)들이 몰딩재(640)의 양 측면에서 외부를 향하여 돌출되는 구조를 갖는다. 한편 이 외부 신호 리드(660)들 외에도 히트 싱크용 리드(670)가 외부 신호 리드(660)들 사이에서 몰딩재(640)의 외부를 향하여 돌출된다. 상기 히트 싱크용 리드(670)는 발열을 위한 것으로서, 효과적인 발열을 위하여 히트 싱크용 리드(670)의 폭은 외부 신호 리드(660)의 폭보다 충분히 크게 형성된다.
도 13은 도 12의 슬러그 노출형 반도체 패키지를 선 XIII-XIII'를 따라 절단하여 나타내 보인 단면도이다.
도 13을 참조하면, 상호 반대되는 제1 면(610a) 및 제2 면(610b)을 갖는 슬러그(slug)(610)가 리드 프레임(미도시)에 부착된다. 리드 프레임과 슬러그(610)는 리드 프레임의 히트 싱크용 리드(미도시)의 연결부(711) 부분에서 리벳(revet)(712)에 의해 상호 부착된다. 슬러그(610)의 하부면인 제1 면(610a) 위에는 반도체 칩(620)이 부착된다. 슬러그(610)와 반도체 칩(620)을 부착시키기 위해 사용되는 접착제(630)가 슬러그(610)와 반도체 칩(620) 사이에 배치된다. 이 접착제(630)로는 은이 함유된 에폭시, 은이 함유된 실리콘, 또는 솔더를 사용할 수 있다.
상기 슬러그(610)의 제1 면(610a) 중에서 반도체 칩(620)이 부착되는 부분에는, 복수개의 딤플(dimple)(611)들이 형성된다. 그리고 상기 반도체 칩(620)이 부착되는 부분과 일정 간격 이격된 부분에는, 일정 길이의 슬러그 그루브(slug groove)(612)가 배치된다. 또한 상기 슬러그(610)의 상부면인 제2 면(610b) 중에 서 슬러그(610)의 가장자리 부분에는, 슬러그 스웨징(slug swaging)(613)이 배치된다. 상기 딤플(611)들, 슬러그 그루브(612) 및 슬러그 스웨징(613)의 기능은, 도 4를 참조하면서 설명한 바와 동일하다. 한편 상기 슬러그(610)의 제2 면(610b)의 일부를 제외한 나머지 부분들은 몰딩재(640)에 의해 완전히 둘러싸인다. 즉 슬러그(610) 표면상에 형성되는 딤플(611)들, 슬러그 그루브(612) 및 슬러그 스웨징(613)은 모두 몰딩재(640)에 의해 덮인다.
도 14는 도 12의 슬러그 노출형 반도체 패키지를 선 XIIII-XIIII'를 따라 절단하여 나타내 보인 단면도이다.
도 14를 참조하면, 슬러그(610)의 제2 면(610b)을 제외한 나머지 부분은 모두 몰딩재(640)에 의해 둘러싸인다. 슬러그(610)의 제1 면(610a) 상에는 복수개의 딤플(611)들이 형성되며, 그 위로 접착제(630)에 의해 반도체 칩(620)이 부착된다. 슬러그(610)의 제2 면(610b) 상의 가장자리에는 슬러그 스웨징(613)이 가장자리를 따라 길게 형성된다. 리드 프레임의 연결부(711)는 리드 프레임의 양 측면 중앙부에 위치하며, 리드 프레임의 나머지 다른과 일정한 단차를 갖도록 구부러진 구조를 갖는다. 이에 따라 히트 싱크용 리드(670)도 일정 영역(C)에서 구부러져 슬러그(610)보다 낮게 위치한다. 상기 히트 싱크용 리드(670)는 몰딩재(640) 밖으로 돌출된다.
도 15는 도 12의 슬러그 노출형 반도체 패키지를 선 XV-XV'를 따라 절단하여 나타내 보인 단면도이다.
도 15를 참조하면, 슬러그(610)의 제2 면(610b)을 제외한 나머지 부분은 모 두 몰딩재(640)에 의해 둘러싸인다. 슬러그(610)의 제1 면(610a) 상에는 복수개의 딤플(611)들이 형성되며, 그 위로 접착제(630)에 의해 반도체 칩(620)이 부착된다. 슬러그(610)의 제2 면(610b) 상의 가장자리에는 슬러그 스웨징(613)이 가장자리를 따라 길게 형성된다. 내부 신호 리드(650)는 슬러그(610)의 양쪽 측면에서 슬러그(610)보다 더 낮은 위치에 배치되며, 역시 몰딩재(640)에 의해 둘러싸인다. 반도체 칩(620)과 내부 신호 리드(650)는 와이어(680)에 의하여 상호 전기적으로 연결된다. 와이어(680)로는 금(Au) 또는 구리(Cu) 재질의 와이어를 사용할 수 있으며, 경우에 따라서는 금이나 팔라듐(Pd)이 코팅된 구리 재질의 와이어를 사용할 수도 있다. 내부 신호 리드(650)로부터 연장되는 외부 신호 리드(660)는 몰딩재(640) 밖으로 돌출된다.
상기 내부 신호 리드(650)와 슬러그(610)는 일정 크기의 단차를 가지며, 이에 따라 일정 길이 만큼 중첩되게 배치될 수 있다. 이와 같이 내부 신호 리드(650)와 슬러그(610) 사이의 충첩되는 면적이 증가하게 되면, 반도체 칩(620)에서 발생하는 열이 슬러그(610)를 통해 내부 신호 리드(650)로 빠져 나갈 수 있으며, 빠져 나가는 양은 내부 신호 리드(650)와 슬러그(610) 사이의 중첩되는 면적 크기에 비례한다.
도 16은 도 12의 슬러그 노출형 반도체 패키지에서 사용된 슬러그가 부착된 리드 프레임을 위에서 바라본 형상을 나타내 보인 평면도이다.
도 16을 참조하면, 패드 부분이 비어있는 리드 프레임(700)과 슬러그(610)가 중첩되도록 배치된 상태에서, 리드 프레임(700)의 연결부(711)와 슬러그(610)가 리 벳(712)에 의해 고정된다. 연결부(711)는 리드 프레임(700)의 다른 부분으로부터 슬러그(610)를 향해 구부러진 구조를 갖는다. 따라서 리드 프레임(700)의 연결부(711) 만이 슬러그(610) 표면과 접하고, 리드 프레임(700)의 다른 부분들은 슬러그(610)보다 높게 위치한다. 슬러그(610)의 제1 면(610a) 중심부에는 복수개의 딤플(611)들이 일정 영역에 걸쳐서 형성되는데, 이 부분은 리드 프레임(700)을 통해 노출된다. 그리고 앞서 설명한 바와 같이, 이 노출된 슬러그(610) 위에 반도체 칩(미도시)이 부착된다. 리드 프레임(700)의 양 측면에는 내부 신호 리드(650) 및 이 내부 신호 리드(650)로부터 연장되는 외부 신호 리드(660)가 배치된다. 내부 신호 리드(650)의 일부는 슬러그(610)의 노출면과 일정 면적만큼 중첩된다. 그리고 히트 싱크 리드(680)가 연결부(711)로부터 연장되어 리드 프레임(700)의 양 측면의 중앙부에 배치된다.
도 17은 도 12의 슬러그 노출형 반도체 패키지가 보드 및 외부 히트 싱크에 부착된 구조를 나타내 보인 단면도이다. 도 17에서 도 14와 동일한 참조 부호는 동일한 요소를 나타내므로 중복되는 설명은 생략하기로 한다.
도 17을 참조하면, 슬러그(610)의 노출면인 제2 면(610b) 위에 외부 히트 싱크(730)가 부착된다. 외부 히트 싱크(730) 대신에 별도의 다른 열 전달 물체를 사용할 수도 있다. 반도체 칩(620)으로부터 발생되는 열은 슬러그(610)를 통해 외부 히트 싱크(730)로 빠져 나간다. 몰딩재(640)의 양쪽으로 돌출된 히트 싱크 리드(670)는 보드(710)에 실장되는데, 히트 싱크 리드(670)와 보드(710)의 실장은 솔더와 같은 접착제(720)에 의해 이루어진다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
이상의 설명에서와 같이, 본 발명에 따른 슬러그 노출형 반도체 패키지에 의하면, 슬러그와 신호 리드를 일정 면적 중첩되도록 하고, 슬러그의 일면을 패키지 외부로 완전히 노출시키며, 그리고 별도의 히트 싱크 리드를 구비함으로써 방열 효과가 극대화될 수 있다는 효과를 제공한다. 또한 외부 보드에 부착되는 슬러그 노출면에 리벳 홀을 형성하고, 접착제를 리벳 홀 내부가 완전히 채워지도록 함으로써 보드와 슬러그 사이의 조인트 신뢰성을 증대시킬 수 있다는 효과를 제공한다. 이와 더불어 슬러그 표면에 딤플, 슬러그 그루브 및 슬러그 스웨징을 형성함으로써 흡습 경로를 연장시키고, 이에 따라 패키지의 신뢰성을 향상시킬 수 있다는 효과도 또한 제공한다.

Claims (6)

  1. 상호 반대되는 제1 표면 및 제2 표면을 가지며, 상기 제1 표면상에 복수개의 딤플들과 슬러그 그루브를 가지며, 상기 제2 표면상에는 슬러그 스웨징 및 리벳 홀을 갖는 슬러그;
    상기 슬러그의 상기 제1 표면상에서 상기 딤플들을 덮도록 부착된 반도체 칩;
    상기 슬러그의 좌우 측면을 따라 나란하게 배치되되, 일부 면적이 상기 슬러그와 중첩되도록 배치된 내부 신호 리드;
    상기 내부 신호 리드에 연속되어 배치된 외부 신호 리드;
    상기 반도체 칩 및 상기 내부 신호 리드를 전기적으로 연결하는 와이어; 및
    상기 슬러그의 리벳 홀을 포함하는 상기 제2 표면의 일부 및 상기 외부 신호 리드만 노출되도록, 상기 슬러그의 일부, 반도체 칩, 내부 신호 리드 및 와이어를 덮는 몰딩재를 구비하는 것을 특징으로 하는 슬러그 노출형 반도체 패키지.
  2. 제1항에 있어서,
    상기 슬러그 두께는 0.6-0.9㎜인 것을 특징으로 하는 슬러그 노출형 반도체 패키지.
  3. 제1항에 있어서,
    상기 딤플들이 형성된 상기 슬러그의 제1 표면과 상기 반도체 칩 사이에 배치되는 접착제를 더 포함하는 것을 특징으로 하는 슬러그 노출형 반도체 패키지.
  4. 제3항에 있어서,
    상기 접착제는 10-30㎛의 두께를 갖는 은이 함유된 에폭시나 실리콘 또는 솔더인 것을 특징으로 하는 슬러그 노출형 반도체 패키지.
  5. 제1항에 있어서,
    상기 슬러그의 좌우 측면 중심부에서 일단은 상기 슬러그와 연결되는 연결부를 포함하고 다른 일단은 상기 몰딩재 밖으로 노출되는 히트 싱크 리드를 더 포함하는 것을 특징으로 하는 슬러그 노출형 반도체 패키지.
  6. 제5항에 있어서,
    상기 히트 싱크 리드의 연결부와 상기 슬러그는 리벳을 통해 상호 연결되는 것을 특징으로 하는 슬러그 노출형 반도체 패키지.
KR1020020074373A 2002-11-27 2002-11-27 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지 KR100652448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020074373A KR100652448B1 (ko) 2002-11-27 2002-11-27 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020074373A KR100652448B1 (ko) 2002-11-27 2002-11-27 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지

Publications (2)

Publication Number Publication Date
KR20040046444A KR20040046444A (ko) 2004-06-05
KR100652448B1 true KR100652448B1 (ko) 2006-11-30

Family

ID=37341988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020074373A KR100652448B1 (ko) 2002-11-27 2002-11-27 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지

Country Status (1)

Country Link
KR (1) KR100652448B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654605B2 (en) 2015-03-04 2017-05-16 Otter Products, Llc Accessory for use with electronic device and cover
US9814289B2 (en) 2015-04-08 2017-11-14 Otter Products, Llc Protective folio case for an electronic device
US9807211B2 (en) 2015-07-19 2017-10-31 Otter Products, Llc Protective modular case for electronic device

Also Published As

Publication number Publication date
KR20040046444A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
US5859387A (en) Semiconductor device leadframe die attach pad having a raised bond pad
KR100335480B1 (ko) 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US5708567A (en) Ball grid array semiconductor package with ring-type heat sink
US5646831A (en) Electrically enhanced power quad flat pack arrangement
KR100299384B1 (ko) 볼 그리드 어레이 패키지
US7541668B2 (en) Package frame and semiconductor package using the same
JP4698234B2 (ja) 表面実装型半導体素子
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
KR100652448B1 (ko) 신뢰성 향상과 효과적인 열 전달을 위한 슬러그 노출형반도체 패키지
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
JP2570645B2 (ja) 半導体装置
JP2902918B2 (ja) 表面実装型半導体装置
JPH07147360A (ja) 表面実装型半導体装置
KR100688595B1 (ko) 양호한 열 방출을 위한 패드 노출형 반도체 패키지
JPS6097654A (ja) 封止型半導体装置
JPS634652A (ja) 半導体装置
KR100859700B1 (ko) 양호한 열방출을 위한 패드 노출형 반도체 패키지
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
KR100723453B1 (ko) 탭 본딩을 위한 반도체 패키지
JP2653504B2 (ja) 半導体装置
KR19980037349A (ko) 고 열방출용 리드 프레임 및 그를 이용한 반도체 칩 패키지
JP4019081B2 (ja) 電子部品を実装した電子装置
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지
JPH07231065A (ja) 樹脂封止型半導体装置
KR200154809Y1 (ko) 표면탄성파 필터의 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 13