KR100649998B1 - 정보 처리 시스템의 제어 방법, 정보 처리 시스템, 정보처리 시스템의 제어 프로그램을 기록한 기록매체, 복수구성 제어 장치 - Google Patents

정보 처리 시스템의 제어 방법, 정보 처리 시스템, 정보처리 시스템의 제어 프로그램을 기록한 기록매체, 복수구성 제어 장치 Download PDF

Info

Publication number
KR100649998B1
KR100649998B1 KR1020050061646A KR20050061646A KR100649998B1 KR 100649998 B1 KR100649998 B1 KR 100649998B1 KR 1020050061646 A KR1020050061646 A KR 1020050061646A KR 20050061646 A KR20050061646 A KR 20050061646A KR 100649998 B1 KR100649998 B1 KR 100649998B1
Authority
KR
South Korea
Prior art keywords
processing
power supply
error
supply voltage
information processing
Prior art date
Application number
KR1020050061646A
Other languages
English (en)
Other versions
KR20060101149A (ko
Inventor
케이지 사토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060101149A publication Critical patent/KR20060101149A/ko
Application granted granted Critical
Publication of KR100649998B1 publication Critical patent/KR100649998B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components

Abstract

본 발명은 등가의 동작을 행하는 복수(redundant) 구성의 복수의 처리 장치에 장애가 검출되지 않지만, 복수의 처리 장치의 출력 결과가 불일치하는 상황 하에서의 정보 처리 시스템의 가용성을 향상시키는 것을 목적으로 한다.
서로 등가의 동작을 행하는 0계 처리 장치(20) 및 1계 처리 장치(30)와, 이들 중 한쪽을 선택하여 주변 시스템(60)에 접속하는 복수 구성 제어 장치(40)를 구비한 정보 처리 시스템(10)에 있어서, 0계 처리 장치(20)의 전원(22) 및 1계 처리 장치(30)의 전원(32)의 전압 변동을 감시하는 전원 감시 장치(23) 및 전원 감시 장치(33)를 제공하고, 0계 처리 장치(20) 및 1계 처리 장치(30) 양쪽에 에러가 검출되지 않음에도 불구하고 양쪽의 입출력 정보(24) 및 입출력 정보(34)가 일치하지 않는 경우에, 전압 변동이 작은 쪽의 입출력 정보를 선택하여 주변 시스템(60)에 접속함으로써, 정보 처리 시스템(10)의 가동을 계속한다.
정보 처리 시스템, 복수 처리 장치, 전원 감시.

Description

정보 처리 시스템의 제어 방법, 정보 처리 시스템, 정보 처리 시스템의 제어 프로그램을 기록한 기록매체, 복수 구성 제어 장치{CONTROL METHOD FOR INFORMATION PROCESSING SYSTEM, INFORMATION PROCESSING SYSTEM, STORAGE MEDIUM RECORDING CONTROL PROGRAM FOR THE INFORMATION PROCESSING SYSTEM AND REDUNDANT COMPRISAL CONTROL APPARATUS}
도 1은 본 발명의 일 실시예인 정보 처리 시스템의 구성의 일례를 도시한 블록도.
도 2는 본 발명의 일 실시예인 정보 처리 시스템을 구성하는 복수 구성 제어 회로의 내부 구성의 일례를 도시한 블록도.
도 3은 본 발명의 일 실시예인 복수 구성 제어 회로에 있어서의 판정 동작의 일례를 도시한 설명도.
도 4는 본 발명의 일 실시예인 복수 구성 제어 회로에 있어서의 전원 전압의 판정 동작의 일례를 도시한 선도.
도 5는 본 발명의 일 실시예인 복수 구성 제어 회로에 있어서의 판정 동작의 일례를 도시한 흐름도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 정보 처리 시스템 20 : 0계 처리 장치
21 : 중앙 처리 장치 22 : 전원
23 : 전원 감시 장치 23a : 전원 에러 신호
24 : 입출력 정보 25 : 에러 체크 데이터
26 : 내부 에러 신호 30 : 1계 처리 장치
31 : 중앙 처리 장치 32 : 전원
33 : 전원 감시 장치 33a : 전원 에러 신호
34 : 입출력 정보 35 : 에러 체크 데이터
36 : 내부 에러 신호 40 : 복수 구성 제어 장치
41 : 에러 검출/정정 회로 41a : 정정 불능 에러 검출 신호
42 : 에러 검출/정정 회로 42a : 정정 불능 에러 검출 신호
43 : 데이터 비교기 43a : 데이터 불일치 검출 신호
44 : 논리곱 회로 44a : 0계 장애 추정 신호
45 : 논리곱 회로 45a : 1계 장애 추정 신호
46 : 논리곱 회로 46a : 0계 데이터 유효 신호
47 : 논리곱 회로 47a : 1계 데이터 유효 신호
48 : 논리곱 회로 49 : 논리곱 회로
49a : 데이터 선택 제어 신호 50 : 셀렉터
51 : 입출력 데이터 60 : 주변 시스템
70 : 제어 프로그램 71 : 체크 처리 논리
72 : 체크 처리 논리 73 : 비교 논리
74 : 선택 논리 V : 전원 전압
V0 : 정격 전압 Va : CPU 동작 가능 전압
Vt : 전압 변동 검출 임계값
[특허문헌 1] 일본 특허 공개 평성 제8-190494호 공보
[특허문헌 2] 일본 특허 공개 소화 제57-141731호 공보
[특허문헌 3] 일본 특허 공개 평성 제3-266131호 공보
[특허문헌 4] 일본 특허 공개 평성 제10-143387호 공보
본 발명은 정보 처리 시스템의 제어 방법, 정보 처리 시스템, 정보 처리 시스템의 제어 프로그램을 기록한 기록매체, 복수 구성 제어 장치에 관한 것으로, 특히, 복수 구성의 하드웨어에 등가의 정보 처리를 행하게 함으로써 고장 내성을 높이는 정보 처리 기술에 적용하기에 효과적인 기술에 관한 것이다.
예를 들면, 높은 신뢰성이 요구되는 서버 시스템에 있어서는 고장 내성을 높이기 위해서 프로세서 등의 하드웨어를 2중으로 하여 양쪽에 동일한 정보 처리를 실행시키고, 한쪽 프로세서에 이상이 발생하여도 정상적으로 동작하고 있는 다른 쪽 프로세서의 입출력 신호를 사용하여 정보 처리를 계속하는 미러링 기능을 갖는 정보 처리 시스템이 알려져 있다.
프로세서의 이상 검출은 입출력 데이터의 패리티 에러나 ECC 에러, 각 프로세서의 처리 동작의 타임아웃 에러 등에 의해 행하지만, 2중으로 동작하고 있는 프로세서 중 어느 것도 전술한 에러(이상)가 검출되지 않지만, 양쪽의 프로세서로부터의 출력 신호가 불일치하는 경우에는 어느 쪽의 프로세서에 이상이 있다고 간주할 것인지 판단 기준이 존재하지 않는다. 이 때문에, 신뢰성을 중시하는 경우에는 시스템을 정지시킬 필요가 있고, 시스템의 가용성이 저하한다고 하는 기술적 과제가 있다.
또한, 일반적으로, 프로세서 등의 논리 회로의 동작 속도에 비하면, 전원의 이상 검출에는 긴 시간이 필요하다. 이 때문에, 프로세서가 동작 불능에 빠지는 큰 전원 전압 강하를 수반하는 전원 이상의 검출 신호를 사용하여 이상 계통의 판별을 행하는 경우에는 전술한 바와 같이 2 계통 모두 정상적으로 보이지만, 출력 신호가 일치하지 않는 장애를 구제하는 수단이 되지는 않는다.
예를 들면, 특허문헌 1에는 동일 구성의 제1 및 제2 CPU와, 이들 CPU에 대하여 동일 주파수 또한 동일 위상의 클록 및 리셋 신호를 공급하는 클록 수단과, 이들 2개의 CPU와 입출력 장치를 접속하는 듀얼 시스템 어댑터(DSBA)와, 2개의 CPU 사이에서 CPU의 상태 등을 주고 받는 블록간 통신 수단을 구비한 신뢰성을 높일 수 있는 컴퓨터가 개시되어 있다. 그리고, 클록 수단에 의해 2개의 CPU가 동기적 프로그램의 실행을 실현하는 동시에, 한쪽 CPU가 고장났을 경우에, 듀얼 시스템 어댑터가 그 CPU를 분리하여, 정상적인 다른 CPU에서 처리를 속행시키는 것이다.
즉, 중심에 있는 DSBA가 2개의 CPU의 감시 및 비교를 행하고, 정상적으로 동 작하고 있는 쪽의 CPU에서 송신되어 오고 있는 신호를 사용하여 메모리나 I/O 등의 시스템으로의 액세스를 행한다.
DSBA에서는, 이중으로 제공되는 각 CPU에서 송신되는 신호의 ECC 체크, 패리티 체크 등을 행하고, 또한, CPU가 내부에서 검출한 이상을 통지하는 에러 신호를 모니터하여 CPU가 정상임을 확인하고 있다. DSBA는 CPU의 이상을 검지하면, 이상이 있다고 판단된 쪽의 계를 분리하여, 정상적인 CPU만을 사용하여 처리를 계속한다.
어느 쪽의 CPU에 대해서도 이상을 검출하고 있지 않지만, CPU0, CPU1로부터 송신되는 신호가 불일치하는 경우, 계속 불능으로서 시스템을 정지하거나 어느 쪽인지 한쪽의 CPU만을 사용하여 처리를 계속시키게 된다.
특허문헌 1의 시스템에 있어서, CPU 내부의 반도체의 고장이나 소프트 에러에 의해 내부 회로에 모순이 생긴 경우에는 내부에 제공된 패리티 체크 등에 의한 에러 검출 회로에 의해 검출 가능하다. 또한, CPU와 DSBA 사이의 버스에서 에러가 발생한 경우에는 DSBA 또는 CPU의 입력으로 버스의 패리티 체크나 ECC 체크를 행함으로써 검출 가능하다.
그러나, CPU에 동작 전력을 공급하고 있는 전원에 이상이 생긴 경우, CPU 전체에 영향을 미치기 때문에, CPU 내부의 고장 검출 회로 등이 정상적으로 기능할 수 없는 상태로 에러 신호가 출력되지 않고, 마치 정상적으로 동작하고 있는 것처럼 데이터를 컨트롤러에 출력할 우려가 있다.
전원 고장의 경우, 급격한 전압 강하에 의해 CPU로 공급되는 전압이 정상적 으로 동작 가능한 하한값 미만이고, 수 밀리 초(ms) 후에는 CPU가 중대한 이상 상태에 빠진다고 생각되기 때문에, 긴 시간으로 보면 어느 쪽의 CPU에 이상이 있는지 판단할 수 있다. 그러나, 하드웨어에 의한 미러링(CPU의 다중화)을 행하는 경우, 2 계통의 CPU에서 다른 신호가 출력되었을 때에 즉시 에러 판단을 행할 필요가 있고, 수 ms의 시간을 대기할 수는 없다. 따라서, 전원 고장이 CPU 회로의 오동작으로까지 파급되기 전에 전원의 이상을 검지할 필요가 있다.
또한, 최근의 CPU는 소비전력이 커지고, CPU마다 전용의 전원을 필요로 하게 되어 있고, 미러링을 행하는 데에 있어서, 전원 고장에 따른 영향도 고려할 필요가 있게 되었다.
또한, 특허문헌 2에는 복수의 처리 장치와, 이들을 감시하는 감시 장치를 포함하는 데이터 처리 시스템에 있어서, 처리 장치의 전원 전압을 감시하는 전압 이상 검출기의 출력을 유지하는 래치를 제공하여, 처리 장치에 이상이 검출되었을 때에 감시 장치가 래치를 참조하여 전원 전압의 이상을 확인함으로써, 전압 이상의 검출과 처리 장치의 오동작의 동시성을 확인 가능하게 하여, 전압 이상과 처리 장치 이상의 인과 관계의 명확화를 실현하는 기술이 개시되어 있다.
그러나, 이 특허문헌 2의 기술에서는, 전압 이상과 개개의 처리 장치의 오동작과의 인과 관계를 확정할 수는 있지만, 전술한 바와 같이 개개의 CPU에서는 장애가 검출되지 않음에도 불구하고 복수의 CPU의 처리 결과가 불일치하는 장애에 있어서의 장애 CPU의 판별 기술에 대해서는 개시되어 있지 않다.
마찬가지로, 특허문헌 3에는 다중화된 처리 장치 각각에 그 처리 장치에서의 입력 전원을 감시하고, 순간 차단에 따른 전원의 재공급 유무를 기억하는 전원 상태 유지 수단과, 다른 처리 장치에서의 무응답 검출에 따라 다른 처리 장치의 전원 상태 유지 수단을 참조하여, 무응답 원인이 전원의 순간 차단에 따른 시스템 재가동에 의한 것인지 여부를 판단하는 동시에 그 다른 처리 장치의 전원 상태 유지 수단의 상태를 리셋하는 제어 수단을 구비한 다중화 시스템이 개시되어 있다.
그러나, 이 특허문헌 3의 기술에서도, 특허문헌 2와 마찬가지로 전술한 바와 같이 개개의 CPU에서는 장애가 검출되지 않지만 복수의 CPU의 처리 결과가 불일치하는 장애에 있어서의 장애 CPU의 판별 기술에 대해서는 개시되어 있지 않다.
또한, 특허문헌 4에는 컴퓨터 시스템을 구성하는 회로와, 각 회로를 장애 상태를 독립적으로 검출하고, 장애 상태와 각 회로를 관련시켜 장애 관리 시스템을 갖춘 컴퓨터 시스템이 개시되어 있다. 그러나, 이 특허문헌 4에 있어서도, 전술한 바와 같이, 개개의 CPU에서는 장애가 검출되지 않음에도 불구하고 복수의 CPU 처리 결과가 불일치하는 장애에 있어서의 장애의 CPU 판별 기술에 대해서는 개시되어 있지 않다.
본 발명의 목적은 복수 구성의 복수의 처리 장치에 등가의 동작을 행하게 함으로써 신뢰성을 높이는 것을 도모하는 정보 처리 시스템에 있어서, 개개의 처리 장치에 장애가 검출되지 않음에도 불구하고 복수의 처리 장치의 출력 결과가 불일치하는 상황 하에서의 정보 처리 시스템의 가용성을 향상시키는 데에 있다.
본 발명의 제1 관점은, 서로 등가의 동작을 행하는 복수의 처리 장치를 포함하는 정보 처리 시스템의 제어 방법으로서,
개개의 상기 처리 장치에서는 에러가 검출되지 않으면서 복수의 상기 처리 장치로부터의 출력 정보가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치를 상기 정보 처리 시스템으로부터 분리하는 정보 처리 시스템의 제어 방법을 제공한다.
본 발명의 제2 관점은, 서로 등가의 동작을 행하는 복수의 처리 장치에 전원 전압 감시 수단을 제공하고, 개개의 상기 처리 장치에서는 에러가 검출되지 않지만, 개개의 상기 처리 장치로부터의 출력 데이터가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치에 장애가 발생했다고 간주하는 정보 처리 시스템의 제어 방법을 제공한다.
본 발명의 제3 관점은, 서로 등가의 처리를 행하는 복수의 제1 및 제2 처리 장치를 포함하는 정보 처리 시스템에 있어서, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동을 임계값으로 검출하여 전압 감시 신호로서 출력하는 전압 감시 수단을 제공하고,
상기 제1 및 제2 처리 장치 중 어느 것에서도 이상이 검출되지 않음에도 불구하고 상기 제1 및 제2 처리 장치로부터의 출력 데이터가 불일치하는 경우에, 상기 전압 감시 수단으로부터의 상기 제1 및 제2 처리 장치 각각의 상기 전압 감시 신호를 참조하여, 전원 전압에 이상이 나타난 상기 제1 또는 제2 처리 장치를 분리하는 정보 처리 시스템의 제어 방법을 제공한다.
본 발명의 제4 관점은, 복수의 제1 및 제2 처리 장치에 동일한 정보 처리를 행하게 하여, 동작 상태가 정상적인 제1 또는 제2 처리 장치를 사용하는 정보 처리 시스템의 제어 방법으로서,
상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 단계와,
상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 단계와,
상기 제2 단계에서 상기 출력이 불일치하는 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 사용하는 제3 단계를 포함하는 정보 처리 시스템의 제어 방법을 제공한다.
본 발명의 제5 관점은, 복수의 제1 및 제2 처리 장치와,
상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동을 감시하는 전압 감시 수단과,
상기 제1 및 제2 처리 장치 중 어느 것을 사용할 것인지를 전환하는 선택 수단을 포함하고,
상기 선택 수단은,
상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 판별 수단과,
상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로 부터의 출력이 일치하는지 여부를 판별하는 제2 판별 수단과,
상기 제2 판별 수단으로써 상기 출력이 불일치한다고 판정된 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 선택하는 제3 판별 수단을 포함하는 정보 처리 시스템을 제공한다.
본 발명의 제6 관점은, 복수의 제1 및 제2 처리 장치와, 상기 제1 및 제2 처리 장치 중 어느 것을 사용할 것인지를 전환하는 선택 수단을 포함하는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체로서,
상기 선택 수단에,
상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 단계와,
상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 단계와,
상기 제2 단계에서 상기 출력이 불일치하는 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 사용하는 제3 단계를 실행시키는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체를 제공한다.
본 발명의 제7 관점은, 정보 처리 시스템 내에 복수로 제공된 복수의 처리 장치를 감시하고, 장애가 있는 상기 처리 장치를 상기 정보 처리 시스템으로부터 분리하는 동작을 행하는 복수 구성 제어 장치로서,
개개의 상기 처리 장치에서는 에러가 검출되지 않지만, 개개의 상기 처리 장치로부터의 출력 데이터가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치에 장애가 발생했다고 판정하는 제어 논리를 구비한 복수 구성 제어 장치를 제공한다.
상기한 본 발명에 따르면, 복수 구성의 복수의 처리 장치에 서로 등가의 동작을 행하게 하여, 한쪽에 장애가 발생한 경우에, 정상적인 다른 쪽 처리 장치를 이용하여 처리를 계속하는 정보 처리 시스템에 있어서, 개개의 처리 장치에서는 장애가 검출되지 않지만, 각 처리 장치의 처리 결과가 불일치하는 종래에는 장애의 판별이 곤란한 상황에 있어서도, 전원 전압의 변동량이 상대적으로 큰 쪽의 처리 장치를 장애라고 간주하여 시스템으로부터 분리하고, 정상적인 다른 쪽 처리 장치를 이용하여 시스템의 가동을 계속시킬 수 있게 되어 정보 처리 시스템의 가용성이 향상된다.
(실시예)
이하, 도면을 참조하면서, 본 발명의 실시예에 대해서 상세히 설명한다.
도 1은 본 발명의 일 실시예인 정보 처리 시스템의 구성의 일례를 도시한 블록도이고, 도 2는 본 실시예의 정보 처리 시스템(10)을 구성하는 복수 구성 제어 회로의 내부 구성의 일례를 도시한 블록도, 도 3은 본 실시예의 복수 구성 제어 회로에 있어서의 판정 동작의 일례를 도시한 설명도, 도 4는 본 실시예의 복수 구성 제어 회로에 있어서의 전원 전압의 판정 동작의 일례를 도시한 선도, 도 5는 본 실시예의 복수 구성 제어 회로에 있어서의 판정 동작의 일례를 도시한 흐름도이다.
본 실시예의 정보 처리 시스템(10)은 복수의 0계 처리 장치(20; 제1 처리 장치) 및 1계 처리 장치(30; 제2 처리 장치), 복수 구성 제어 장치(40; 선택 수단),주변 시스템(60)을 포함하고 있다.
주변 시스템(60)은 예를 들면 기억 장치, 입출력 기기, 통신 기기 등을 포함한다.
0계 처리 장치(20)와 1계 처리 장치(30)는 서로 동일한 구성을 갖추고 있고, 서로 등가의 동일한 동작을 행한다. 그리고, 복수 구성 제어 장치(40)는 등가의 동작을 행하는 0계 처리 장치(20) 및 1계 처리 장치(30)의 동작을 감시하고, 어느 한편을 주변 시스템(60)에 접속하는 동작을 행한다. 이에 따라, 0계 처리 장치(20) 및 1계 처리 장치(30) 중 어느 한쪽이 고장나도 다른 쪽을 선택하여 주변 시스템(60)에 접속함으로써, 정보 처리 시스템(10)의 정보 처리를 계속할 수 있다.
0계 처리 장치(20)는 중앙 처리 장치[21(CPU0)], 전원(22), 전원 감시 장치(23)를 포함하고 있다.
중앙 처리 장치(21)는 복수 구성 제어 장치(40) 사이에서 입출력 정보(24)의 교환을 행한다. 이러한 입출력 정보(24)에는 예를 들면, ECC(Error Correcting Code)나 패리티 등의 에러 체크 데이터(25)가 부가되고, 복수 구성 제어 장치(40) 내부에 있어서, 입출력 정보(24)의 에러 검출 및 정정이 행해진다.
중앙 처리 장치(21)는 그 장치 내부에서 발생하는 내부 장애를 검출하는 기능을 갖추고 있고, 이 내부 장애의 검출 결과는 내부 에러 신호(26)로써 복수 구성 제어 장치(40)에 전달된다.
1계 처리 장치(30)는 중앙 처리 장치[31(CPU1)], 전원(32), 전원 감시 장치(33)를 포함하고 있다.
중앙 처리 장치(31)는 복수 구성 제어 장치(40) 사이에서 입출력 정보(34)의 교환을 행한다. 이 입출력 정보(34)에는 예를 들면 ECC(Error Correcting Code)나 패리티 등의 에러 체크 데이터(35)가 부가되고, 복수 구성 제어 장치(40) 내부에 있어서, 입출력 정보(34)의 에러 검출 및 정정이 행해진다.
중앙 처리 장치(31)는 그 장치 내부에서 발생하는 내부 장애를 검출하는 기능을 갖추고 있고, 이 내부 장애의 검출 결과는 내부 에러 신호(36)로써 복수 구성 제어 장치(40)에 전달된다.
중앙 처리 장치(21)는 전원(22)으로부터 공급되는 전원 전압(V)으로써 동작한다. 본 실시예에서는, 전원(22)으로부터 중앙 처리 장치(21)에 공급되는 전원 전압(V)의 변동을 감시하는 전원 감시 장치(23)가 제공된다. 이 전원 감시 장치(23)는 고속이면서 고감도로 전원 전압(V)의 변화를 검출하는 도시하지 않은 검출 회로를 구비하고 있다. 그리고, 후술하는 바와 같이, 전원(22)으로부터 중앙 처리 장치(21)에 공급되는 전원 전압(V)이 CPU 동작 가능 전압(Va) 이하로 저하된 경우에, 전원 에러 신호(23a)를 복수 구성 제어 장치(40)에 출력한다.
마찬가지로, 중앙 처리 장치(31)는 전원(32)으로부터 공급되는 전원 전압(V)으로써 동작한다. 본 실시예에서는, 전원(32)으로부터 중앙 처리 장치(31)에 공급되는 전원 전압(V)의 변동을 감시하는 전원 감시 장치(33)가 제공된다. 이 전원 감시 장치(33)는 고속이면서 고감도로 전원 전압(V)의 변화를 검출하는 도시하지 않은 검출 회로를 구비하고 있다. 그리고, 후술하는 바와 같이, 전원(32)으로부터 중앙 처리 장치(31)에 공급되는 전원 전압(V)이 CPU 동작 가능 전압(Va) 이하로 저하된 경우에, 전원 에러 신호(33a)를 복수 구성 제어 장치(40)에 출력한다.
도 2를 참조하여 복수 구성 제어 장치(40)의 구성의 일례에 대해서 설명한다. 본 실시예의 복수 구성 제어 장치(40)는 에러 검출/정정 회로(41), 에러 검출/정정 회로(42), 데이터 비교기(43), 논리곱 회로(44), 논리곱 회로(45), 논리곱 회로(46), 논리곱 회로(47), 논리곱 회로(48), 논리곱 회로(49) 및 셀렉터(50)를 구비하고 있다. 또한, 이하에 설명하는 도 2 중의 각 신호에 있어서, 참은 “1", 거짓은 “0"이다.
또한, 이 도 2의 논리 회로에서는, 내부 에러 신호(26), 내부 에러 신호(36)의 판정은 생략하고 있다. 즉, 이 내부 에러 신호(26), 내부 에러 신호(36)는 중앙 처리 장치(21), 중앙 처리 장치(31) 내부의 보다 중대한 장애를 나타내고 있고, 그 내부 에러 신호(26) 또는 내부 에러 신호(36)가 검출된 중앙 처리 장치(21) 또는 중앙 처리 장치(31)는 무조건 정보 처리 시스템(10)으로부터 분리되기 때문이다.
에러 검출/정정 회로(41)는 중앙 처리 장치(21) 사이에서 교환되는 입출력 정보(24)에 복수로 부가된 에러 체크 데이터(25)를 이용하여 그 입출력 정보(24)의 에러 검출 및 정정을 행한다. 이 에러 검출 및 정정에 있어서 정정 불가능한 에러가 검출된 경우에는, 에러 검출/정정 회로(41)는 정정 불능 에러 검출 신호(41a)를 논리곱 회로(46)에 출력한다.
에러 검출/정정 회로(42)는 중앙 처리 장치(31) 사이에서 교환되는 입출력 정보(34)에 복수로 부가된 에러 체크 데이터(35)를 이용하여 그 입출력 정보(34)의 에러 검출 및 정정을 행한다. 이 에러 검출 및 정정에 있어서 정정 불가능한 에러가 검출된 경우에는 에러 검출/정정 회로(42)는 정정 불능 에러 검출 신호(42a)를 논리곱 회로(47)에 출력한다.
데이터 비교기(43)는 중앙 처리 장치(21)로부터 입력되는 입출력 정보(24)와, 중앙 처리 장치(31)로부터 입력되는 입출력 정보(34)를 비교하여, 양쪽이 불일치하는 경우에, 논리곱 회로(44) 및 논리곱 회로(45)에 대하여 데이터 불일치 검출 신호(43a)를 출력한다.
논리곱 회로(44)는 전원 감시 장치(23)로부터 입력되는 전원 에러 신호[23a(PWR-Err0)]와 데이터 비교기(43)로부터 입력되는 데이터 불일치 검출 신호(43a)의 논리곱을 구하여 0계 장애 추정 신호(44a)를 출력한다.
논리곱 회로(45)는 전원 감시 장치(33)로부터 입력되는 전원 에러 신호[33a(PWR-Err1)]와 데이터 비교기(43)로부터 입력되는 데이터 불일치 검출 신호(43a)의 논리곱을 구하여 1계 장애 추정 신호(45a)를 출력한다.
논리곱 회로(46)는 에러 검출/정정 회로(41)로부터 입력되는 정정 불능 에러 검출 신호(41a)의 논리 반전 신호와, 0계 장애 추정 신호(44a)의 논리 반전 신호의 논리곱을 구하여 0계 데이터 유효 신호(46a)를 출력한다.
논리곱 회로(47)는 에러 검출/정정 회로(42)로부터 입력되는 정정 불능 에러 검출 신호(42a)의 논리 반전 신호와, 1계 장애 추정 신호(45a)의 논리 반전 신호의 논리곱을 구하여 1계 데이터 유효 신호(47a)를 출력한다.
논리곱 회로(48)는 논리곱 회로(46)로부터 입력되는 0계 데이터 유효 신호(46a)의 논리 반전 신호와, 논리곱 회로(47)로부터 입력되는 1계 데이터 유효 신호(47a)의 논리 반전 신호의 논리곱을 구하여 더블 패일(Double Fail) 신호(48a)를 출력한다.
논리곱 회로(49)는 논리곱 회로(46)로부터 입력되는 0계 데이터 유효 신호(46a)의 논리 반전 신호와, 논리곱 회로(47)로부터 입력되는 1계 데이터 유효 신호(47a)의 논리곱을 구하여 데이터 선택 제어 신호(49a)를 셀렉터(50)에 출력한다.
셀렉터(50)는 데이터 선택 제어 신호(49a)가 참(“1")인 경우에는 1계 처리 장치(30) 쪽의 입출력 정보(34)를 선택하고, 거짓(“0")인 경우에는 0계 처리 장치(20) 쪽의 입출력 정보(24)를 선택한다.
도 3은 서로 등가의 동작을 행하는 복수의 0계 처리 장치(20) 및 1계 처리 장치(30) 각각의 에러 발생 상황(상황 S1~S8)에 따른 복수 구성 제어 장치(40)의 판정 처리를 나타내고 있다.
즉, 도 2에 예시한 복수 구성 제어 장치(40)의 논리 회로에서는, 도 3에 예시한 상황 S1~상황 S8 중, 0계 처리 장치(20) 및 1계 처리 장치(30)에는 에러가 발생하지 않지만, 양쪽의 입출력 정보(24) 및 입출력 정보(34)의 비교 결과가 불일치[데이터 불일치 검출 신호(43a)가 참]된 경우에, 0계 처리 장치(20) 및 1계 처리 장치(30) 중 어느 것을 선택할 것인지를 판단한다.
이하, 본 실시예의 정보 처리 시스템(10)의 작용의 일례에 대해서 설명한다.
전술한 바와 같이, 본 실시예에서는, 중앙 처리 장치(21)에 전력을 공급하는 전원(22)에 제공된 전원 감시 장치(23) 및 중앙 처리 장치(31)에 전력을 공급하는 전원(32)에 제공된 전원 감시 장치(33)로부터, 전원 에러 신호(23a) 및 전원 에러 신호(33a)를 복수 구성 제어 장치(40)에 입력하고 있다.
이러한 전원 감시 장치(23) 및 전원 감시 장치(33)는 중앙 처리 장치(21) 및 중앙 처리 장치(31)가 전원 전압(V)의 저하에 의해 오동작하는 것보다도 조기에 전압 이상을 검지해야 하기 때문에, 고속 동작이 가능한 부품을 사용하면서 임계값도 높게 설정한다.
즉, 본 실시예에서는, 전원 감시 장치(23) 및 전원 감시 장치(33)에서의 이상 판정의 임계값인 전압 변동 검출 임계값(Vt)은 도 4에 예시되는 바와 같이 정격 전압(V0)과 CPU 동작 가능 전압(Va) 사이에 설정되면서 정격 전압(V0)에 근접하도록 비교적 높게 설정되어 있다.
이와 같이, 전압 변동 검출 임계값(Vt)을 정격 전압(V0) 근처에 설정한 경우, 전원 감시 장치(23), 전원 감시 장치(33)가 매우 민감해지기 때문에, 중앙 처리 장치(21) 및 중앙 처리 장치(31)에서의 부하 변동이나 주위의 잡음 등에 의한 전원(22) 및 전원(32)의 전원 전압(V)이 약간만 변동해도 반응한다.
따라서, 본 실시 형태에서는, 이 전원 감시 장치(23) 및 전원 감시 장치(33)로부터 출력되는 전원 에러 신호(23a), 전원 에러 신호(33a)를 사용하여 직접적으로 다중으로 제공된 0계 처리 장치(20) 및 1계 처리 장치(30) 중 어느 하나를 분리하는 처리는 행하지 않는다.
즉, 복수 구성 제어 장치(40)는 0계 처리 장치(20) 및 1계 처리 장치(30) 각각에 있어서의 입출력 정보(24) 및 입출력 정보(34)의 패리티 체크 또는 ECC 체크, 및 내부 에러 신호[26(Error)]의 체크를 우선하게 하여 이들에 이상이 없음에도 불구하고 0계 처리 장치(20)의 입출력 정보(24) 및 1계 처리 장치(30)의 입출력 정보(34)가 불일치하는 때에 비로소 전원 감시 장치(23) 및 전원 감시 장치(33)의 전원 에러 신호(23a) 및 전원 에러 신호(33a)를 참조하여, 이 전원 에러 신호(23a) 또는 전원 에러 신호(33a)가 이상을 나타내고 있는 쪽의 0계 처리 장치(20) 또는 1계 처리 장치(30)를, 정보 처리 시스템(10)으로부터 분리하는 처리를 행하고, 다른 쪽 1계 처리 장치(30) 또는 0계 처리 장치(20)를 이용하여 정보 처리를 계속한다.
따라서, 0계 처리 장치(20)의 입출력 정보(24)와, 1계 처리 장치(30)의 입출력 정보(34)가 일치하고 있는 경우에는 전원 에러 신호(23a) 및 전원 에러 신호(33a)는 무시된다.
전술한 도 2에 예시되는 복수 구성 제어 장치(40)의 논리 회로의 동작은 복수 구성 제어 장치(40)를 제어하는 제어 프로그램(70) 등의 소프트웨어에 의해 실현할 수도 있다. 즉, 이 제어 프로그램(70)은 중앙 처리 장치(21) 및 중앙 처리 장치(31) 각각의 장애 감시를 행하는 체크 처리 논리(71) 및 체크 처리 논리(72), 0계 처리 장치(20)의 입출력 정보(24)와, 1계 처리 장치(30)의 입출력 정보(34)를 비교하는 비교 논리(73), 입출력 정보(24) 및 입출력 정보(34) 중 어느 하나를 선택하여 입출력 데이터(51)로서 이용할 것인지를 선택하는 선택 논리(74)를 포함한다.
이 경우의 제어 프로그램(70)의 동작을 도 5의 흐름도를 참조하여 설명한다.
우선, 중앙 처리 장치(21) 및 중앙 처리 장치(31) 각각의 내부 에러 신호(26) 및 내부 에러 신호(36)를 참조하여, 양쪽이 장애를 나타내고 있는지 여부를 판정하여(단계 101), 양쪽 모두 장애가 없는 경우에는, 추가로, 중앙 처리 장치(21) 및 중앙 처리 장치(31) 양쪽의 입출력 정보(24) 및 입출력 정보(34)의 ECC/패리티 체크결과를 판별한다(단계 102).
그리고, 양쪽의 계에 이상이 없는 경우에는 0계 처리 장치(20) 및 1계 처리 장치(30)의 입출력 정보(24) 및 입출력 정보(34)가 일치하는지 여부를 판별하여 (단계 103), 양쪽이 일치하는 경우에는 이상이 없는 것이기 때문에, 단계 101로 되돌아간다(상황 S1).
한편, 단계 103에서 불일치('아니오')인 경우, 즉, 0계 처리 장치(20) 및 1계 처리 장치(30) 양쪽에 전혀 에러가 검출되지 않음에도 불구하고, 양쪽의 입출력 정보(24) 및 입출력 정보(34)가 불일치하는 경우(상황 S2~상황 S5), 종래에는 0계 처리 장치(20) 및 1계 처리 장치(30) 중 어느 것을 선택할 것인지 근거가 없기 때문에, 원인 불명의 장애로서 정보 처리 시스템(10)을 정지시킬 필요가 있어, 가용성이 저하되고 있었다.
이것에 대하여, 본 실시예의 경우에는 단계 103에서 입출력 정보(24) 및 입출력 정보(34)가 불일치한다고 판정된 경우에는(상황 S2~상황 S5), 전원 에러 신호(23a)를 참조하여, 한쪽 0계 처리 장치(20)측의 전원 전압 변동 에러를 확인하고(단계 104), 에러가 있는 경우에는 추가로 다른 쪽 1계 처리 장치(30)의 전원 에러 신호(33a)를 참조하여, 1계 처리 장치(30)측의 전원 전압 변동 에러를 확인하고 (단계 109), 에러가 없는 경우에는 그 1계 처리 장치(30)의 측의 입출력 정보(34)를 입출력 데이터(51)로서 선택하여[즉, 0계 처리 장치(20)를 정보 처리 시스템(10)으로부터 분리하여], 주변 시스템(60)에 접속한다(단계 110)(상황 S4).
한편, 단계 104에서 0계 처리 장치(20)의 전원 전압 변동 에러가 없다고 판정된 경우에는, 다른 쪽 1계 처리 장치(30)의 전원 에러 신호(33a)를 참조하여, 1계 처리 장치(30)측의 전원 전압 변동 에러를 확인하고(단계 105), 에러가 있는 경우에는 0계 처리 장치(20)의 입출력 정보(24)를 선택하여[즉, 1계 처리 장치(30) 쪽을 정보 처리 시스템(10)으로부터 분리하여] 가동을 계속한다(단계 111)(상황 S3).
또한, 단계 105에서 1계 처리 장치(30)의 전원 전압 변동 에러가 검출되지 않는 경우에는 0계 처리 장치(20) 및 1계 처리 장치(30) 양쪽의 전원 전압도 정상이며, 이 경우는 원인 불명으로서 0계 처리 장치(20) 및 1계 처리 장치(30) 모두를 에러라고 판정한다(단계 106)(상황 S2).
마찬가지로, 단계 109에서 1계 처리 장치(30)의 전원 전압 변동 에러가 검출된 경우에는 0계 처리 장치(20) 및 1계 처리 장치(30) 양쪽에서 전원 전압 변동 에러가 검출되게 되고, 이 경우도, 원인 불명으로서 0계 처리 장치(20) 및 1계 처리 장치(30) 모두를 에러라고 판정한다(단계 106)(상황 S5).
또한, 전술한 단계 101에서, '아니오'라고 판정된 경우, 즉, 내부 에러 신호(26) 및 내부 에러 신호(36) 중 적어도 한쪽이 참인 경우에는 0계 처리 장치(20) 및 1계 처리 장치(30) 양쪽의 이중 장애인지 판정하고(단계 107), 양쪽 모두 장애인 경우에는 단계 106으로 분기된다(상황 S8).
또한, 단계 107에서, 0계 처리 장치(20) 및 1계 처리 장치(30) 중 한쪽이 장애라고 판정된 경우에는 다른 쪽 1계 처리 장치(30) 또는 0계 처리 장치(20)를 선택하여 처리를 계속한다(단계 108)(상황 S6, 상황 S7). 전술한 단계 102에서 '아니오'라고 판정된 경우도 마찬가지이다.
이상 설명한 바와 같이, 본 실시예에 따르면, 등가의 동작을 행하는 복수의 0계 처리 장치(20) 및 1계 처리 장치(30)를 구비한 정보 처리 시스템(10)에 있어서, 0계 처리 장치(20) 및 1계 처리 장치(30) 중 어느 것에서도 에러가 검출되지 않음에도 불구하고 양쪽의 입출력 정보(24) 및 입출력 정보(34)가 일치하지 않는 상황이 발생한 경우에, 0계 처리 장치(20) 및 1계 처리 장치(30) 각각에 제공된 전원(22) 및 전원(32)의 전압 변동을 감시하는 전원 감시 장치(23) 및 전원 감시 장치(33)로부터의 전원 에러 신호(23a) 및 전원 에러 신호(33a)를 참조하여 전원 전압 변동 에러가 검출된 쪽을 장애라고 간주하여 정보 처리 시스템(10)으로부터 분리하고, 다른 쪽을 이용하여 정보 처리 시스템(10)의 가동을 계속하는 것이 가능해진다. 따라서, 정보 처리 시스템(10)의 가용성이 향상된다.
또한, 전술한 설명에서는, 전원(22) 및 전원(32)의 전원 전압(V)의 변동을, 전원 감시 장치(23) 및 전원 감시 장치(33)에 있어서, 전압 변동 검출 임계값(Vt)을 이용하여 판정하는 경우를 예시하였지만, 이것에 한정되지 않는다.
예를 들면, 정격 전압(V0)과 CPU 동작 가능 전압(Va)의 범위에서, 전원(22) 과 전원(32) 각각의 전원 전압(V)의 변동량을 비교하여, 변동량이 상대적으로 작은 쪽을 정상이라고 판정하고, 큰 쪽을 에러라고 판정하는 방법도 이용할 수 있다.
또, 본 발명은 전술한 실시예에 예시한 구성에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
(부기 1)
서로 등가의 동작을 행하는 복수의 처리 장치를 포함하는 정보 처리 시스템의 제어 방법으로서,
개개의 상기 처리 장치에서는 에러가 검출되지 않으면서 복수의 상기 처리 장치로부터의 출력 정보가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치를 상기 정보 처리 시스템으로부터 분리하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 2)
부기 1에 있어서, 상기 에러는 상기 처리 장치 각각의 내부 에러와, 상기 처리 장치 각각에 대한 입출력 데이터에 관한 ECC 체크 에러 또는 패리티 체크 에러를 포함하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 3)
부기 1에 있어서, 상기 전원 전압의 정격값과, 상기 처리 장치가 정상적으로 동작 가능한 동작 가능 전압 사이에 임계값을 설정하고, 상기 임계값을 기준으로 하여 상기 전원 전압의 변동량의 대소를 판정하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 4)
서로 등가의 동작을 행하는 복수의 처리 장치에 전원 전압 감시 수단을 제공하고, 개개의 상기 처리 장치에서는 에러가 검출되지 않지만, 개개의 상기 처리 장치로부터의 출력 데이터가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치에 장애가 발생했다고 간주하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 5)
서로 등가의 처리를 행하는 복수의 제1 및 제2 처리 장치를 포함하는 정보 처리 시스템에 있어서, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동을 임계값으로 검출하여 전압 감시 신호로서 출력하는 전압 감시 수단을 제공하고,
상기 제1 및 제2 처리 장치 중 어느 것에서도 이상이 검출되지 않음에도 불구하고 상기 제1 및 제2 처리 장치로부터의 출력 데이터가 불일치하는 경우에, 상기 전압 감시 수단으로부터의 상기 제1 및 제2 처리 장치 각각의 상기 전압 감시 신호를 참조하여, 전원 전압이 이상을 나타내고 있는 상기 제1 또는 제2 처리 장치를 분리하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 6)
복수의 제1 및 제2 처리 장치에 동일한 정보 처리를 행하게 하여, 동작 상태가 정상적인 제1 또는 제2 처리 장치를 사용하는 정보 처리 시스템의 제어 방법으로서,
상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상 인지 여부를 판별하는 제1 단계와,
상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 단계와,
상기 제2 단계에서 상기 출력이 불일치하는 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 사용하는 제3 단계를 포함하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 7)
부기 6에 있어서, 상기 제1 단계에 있어서의 상기 에러 체크 항목은 상기 제1 및 제2 처리 장치 각각의 내부 에러와, 상기 제1 및 제2 처리 장치 각각에 대한 입출력 데이터에 관한 ECC 체크 에러 또는 패리티 체크 에러를 포함하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 8)
부기 6에 있어서, 상기 제3 단계에 있어서의 상기 전원 전압의 변동량에 기초한 에러 판정에서는,
상기 전원 전압의 정격값과, 상기 제1 및 제2 처리 장치가 정상적으로 동작 가능한 동작 가능 전압 사이에 설정된 임계값보다 상기 전원 전압이 저하한 경우에, 상기 전원 전압의 이상이라고 판정하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
(부기 9)
복수의 제1 및 제2 처리 장치와,
상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동을 감시하는 전압 감시 수단과,
상기 제1 및 제2 처리 장치 중 어느 것을 사용할 것인지를 전환하는 선택 수단을 포함하고,
상기 선택 수단은,
상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 판별 수단과,
상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 판별 수단과,
상기 제2 판별 수단으로써 상기 출력이 불일치한다고 판정된 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 선택하는 제3 판별 수단을 포함하는 것을 특징으로 하는 정보 처리 시스템.
(부기 10)
부기 9에 있어서, 상기 전압 감시 수단은 상기 전원 전압의 정격값과, 상기 제1 및 제2 처리 장치가 정상적으로 동작 가능한 동작 가능 전압 사이에 설정된 임계값보다 상기 전원 전압이 저하한 경우에, 상기 전원 전압의 이상이라고 판정하는 것을 특징으로 하는 정보 처리 시스템.
(부기 11)
부기 9에 있어서, 상기 제1 판정 수단이 행하는 상기 에러 체크 항목은 상기 제1 및 제2 처리 장치 각각의 내부 에러와, 상기 제1 및 제2 처리 장치 각각에 대한 입출력 데이터에 관한 ECC 체크 에러 또는 패리티 체크 에러를 포함하는 것을 특징으로 하는 정보 처리 시스템.
(부기 12)
복수의 제1 및 제2 처리 장치와, 상기 제1 및 제2 처리 장치 중 어느 것을 사용할 것인지를 전환하는 선택 수단을 포함하는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체로서,
상기 선택 수단에,
상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 단계와,
상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 단계와,
상기 제2 단계에서 상기 출력이 불일치하는 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 사용하는 제3 단계를 실행시키는 것을 특징으로 하는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체.
(부기 13)
부기 12에 있어서, 상기 제1 단계에 있어서의 상기 에러 체크 항목은 상기 제1 및 제2 처리 장치 각각의 내부 에러와, 상기 제1 및 제2 처리 장치 각각에 대 한 입출력 데이터에 관한 ECC 체크 에러 또는 패리티 체크 에러를 포함하는 것을 특징으로 하는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체.
(부기 14)
부기 12에 있어서, 상기 제3 단계에 있어서의 상기 전원 전압의 변동량에 기초한 에러 판정에서는,
상기 전원 전압의 정격값과, 상기 제1 및 제2 처리 장치가 정상적으로 동작 가능한 동작 가능 전압 사이에 설정된 임계값보다 상기 전원 전압이 저하한 경우에, 상기 전원 전압의 이상이라고 판정하는 것을 특징으로 하는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체.
(부기 15)
정보 처리 시스템 내에 복수로 제공된 복수의 처리 장치를 감시하고, 장애가 있는 상기 처리 장치를 상기 정보 처리 시스템으로부터 분리하는 동작을 행하는 복수 구성 제어 장치로서,
개개의 상기 처리 장치에서는 에러가 검출되지 않지만, 개개의 상기 처리 장치로부터의 출력 데이터가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치에 장애가 발생했다고 판정하는 제어 논리를 구비한 것을 특징으로 하는 복수 구성 제어 장치.
본 발명에 따르면, 복수 구성의 복수의 처리 장치에 등가의 동작을 행하게 함으로써 신뢰성을 높이는 것을 도모하는 정보 처리 시스템에 있어서, 개개의 처리 장치에 장애가 검출되지 않음에도 불구하고 복수의 처리 장치의 출력 결과가 불일치되는 상황 하에 있어서의 정보 처리 시스템의 가용성을 향상시킬 수 있게 된다.

Claims (10)

  1. 서로 등가의 동작을 행하는 복수의 처리 장치를 포함하는 정보 처리 시스템의 제어 방법으로서,
    개개의 상기 처리 장치에서 에러가 검출되지 않으면서 복수의 상기 처리 장치로부터의 출력 정보가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치를 상기 정보 처리 시스템으로부터 분리하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
  2. 제1항에 있어서, 상기 에러는 상기 처리 장치 각각의 내부 에러와, 상기 처리 장치 각각에 대한 입출력 데이터에 관한 ECC 체크 에러 또는 패리티 체크 에러를 포함하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
  3. 제1항에 있어서, 상기 전원 전압의 정격값과 상기 처리 장치가 정상적으로 동작 가능한 동작 가능 전압 사이에 임계값을 설정하고, 상기 임계값을 기준으로 하여 상기 전원 전압의 변동량의 대소를 판정하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
  4. 서로 등가의 동작을 행하는 복수의 처리 장치에 전원 전압 감시 수단을 제공하고, 개개의 상기 처리 장치에서는 에러가 검출되지 않지만 개개의 상기 처리 장 치로부터의 출력 데이터가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치에 장애가 발생했다고 간주하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
  5. 서로 등가의 처리를 행하는 복수의 제1 및 제2 처리 장치를 포함하는 정보 처리 시스템에 있어서, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동을 임계값으로 검출하여 전압 감시 신호로서 출력하는 전압 감시 수단을 제공하고,
    상기 제1 및 제2 처리 장치 중 어느 것에서도 이상이 검출되지 않음에도 불구하고 상기 제1 및 제2 처리 장치로부터의 출력 데이터가 불일치하는 경우에, 상기 전압 감시 수단으로부터의 상기 제1 및 제2 처리 장치 각각의 상기 전압 감시 신호를 참조하여, 전원 전압이 이상을 나타내고 있는 상기 제1 또는 제2 처리 장치를 분리하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
  6. 복수의 제1 및 제2 처리 장치에 동일한 정보 처리를 행하게 하여, 동작 상태가 정상적인 제1 또는 제2 처리 장치를 사용하는 정보 처리 시스템의 제어 방법으로서,
    상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 단계;
    상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 단계; 및
    상기 제2 단계에서 상기 출력이 불일치하는 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 사용하는 제3 단계를 포함하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
  7. 제6항에 있어서, 상기 제3 단계에 있어서의 상기 전원 전압의 변동량에 기초한 에러 판정에서는,
    상기 전원 전압의 정격값과 상기 제1 및 제2 처리 장치가 정상적으로 동작 가능한 동작 가능 전압 사이에 설정된 임계값보다 상기 전원 전압이 저하된 경우에, 상기 전원 전압의 이상이라고 판정하는 것을 특징으로 하는 정보 처리 시스템의 제어 방법.
  8. 복수의 제1 및 제2 처리 장치;
    상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동을 감시하는 전압 감시 수단; 및
    상기 제1 및 제2 처리 장치 중 어느 것을 사용할 것인지를 전환하는 선택 수단을 포함하고,
    상기 선택 수단은,
    상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 판별 수단;
    상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 판별 수단; 및
    상기 제2 판별 수단으로써 상기 출력이 불일치한다고 판정된 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 선택하는 제3 판별 수단을 포함하는 것을 특징으로 하는 정보 처리 시스템.
  9. 복수의 제1 및 제2 처리 장치와, 상기 제1 및 제2 처리 장치 중 어느 것을 사용할 것인지를 전환하는 선택 수단을 포함하는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체로서,
    상기 프로그램은 상기 선택 수단으로 하여금,
    상기 제1 및 제2 처리 장치에 관한 전원 전압 이외의 에러 체크 항목이 정상인지 여부를 판별하는 제1 단계;
    상기 에러 체크 항목이 정상인 경우에, 상기 제1 및 제2 처리 장치 각각으로부터의 출력이 일치하는지 여부를 판별하는 제2 단계; 및
    상기 제2 단계에서 상기 출력이 불일치하는 경우에, 상기 제1 및 제2 처리 장치 각각의 전원 전압의 변동량에 기초한 에러 판정에서 이상이 없다고 판정된 쪽의 제1 또는 제2 처리 장치를 사용하는 제3 단계를 실행하도록 하는 것을 특징으로 하는 정보 처리 시스템의 제어 프로그램을 기록한 기록매체.
  10. 정보 처리 시스템 내에 복수로 제공된 복수의 처리 장치를 감시하고, 장애가 있는 상기 처리 장치를 상기 정보 처리 시스템으로부터 분리하는 동작을 행하는 복수 구성 제어 장치로서,
    개개의 상기 처리 장치에서는 에러가 검출되지 않지만, 개개의 상기 처리 장치로부터의 출력 데이터가 일치하지 않는 경우에, 전원 전압의 변동량이 상대적으로 큰 쪽의 상기 처리 장치에 장애가 발생했다고 판정하는 제어 논리를 구비한 것을 특징으로 하는 복수 구성 제어 장치.
KR1020050061646A 2005-03-17 2005-07-08 정보 처리 시스템의 제어 방법, 정보 처리 시스템, 정보처리 시스템의 제어 프로그램을 기록한 기록매체, 복수구성 제어 장치 KR100649998B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00077760 2005-03-17
JP2005077760A JP4330547B2 (ja) 2005-03-17 2005-03-17 情報処理システムの制御方法、情報処理システム、情報処理システムの制御プログラム、冗長構成制御装置

Publications (2)

Publication Number Publication Date
KR20060101149A KR20060101149A (ko) 2006-09-22
KR100649998B1 true KR100649998B1 (ko) 2006-11-27

Family

ID=36616934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061646A KR100649998B1 (ko) 2005-03-17 2005-07-08 정보 처리 시스템의 제어 방법, 정보 처리 시스템, 정보처리 시스템의 제어 프로그램을 기록한 기록매체, 복수구성 제어 장치

Country Status (6)

Country Link
US (1) US7802138B2 (ko)
EP (1) EP1703401B1 (ko)
JP (1) JP4330547B2 (ko)
KR (1) KR100649998B1 (ko)
CN (1) CN100375044C (ko)
DE (1) DE602005025307D1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4262726B2 (ja) 2005-08-24 2009-05-13 任天堂株式会社 ゲームコントローラおよびゲームシステム
US7539852B2 (en) 2005-08-29 2009-05-26 Searete, Llc Processor resource management
US8516300B2 (en) * 2005-08-29 2013-08-20 The Invention Science Fund I, Llc Multi-votage synchronous systems
US7627739B2 (en) * 2005-08-29 2009-12-01 Searete, Llc Optimization of a hardware resource shared by a multiprocessor
US8209524B2 (en) 2005-08-29 2012-06-26 The Invention Science Fund I, Llc Cross-architecture optimization
US20070050606A1 (en) * 2005-08-29 2007-03-01 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Runtime-based optimization profile
US8255745B2 (en) * 2005-08-29 2012-08-28 The Invention Science Fund I, Llc Hardware-error tolerant computing
US7512842B2 (en) * 2005-08-29 2009-03-31 Searete Llc Multi-voltage synchronous systems
US7779213B2 (en) * 2005-08-29 2010-08-17 The Invention Science Fund I, Inc Optimization of instruction group execution through hardware resource management policies
US7739524B2 (en) * 2005-08-29 2010-06-15 The Invention Science Fund I, Inc Power consumption management
US8181004B2 (en) * 2005-08-29 2012-05-15 The Invention Science Fund I, Llc Selecting a resource management policy for a resource available to a processor
US8375247B2 (en) * 2005-08-29 2013-02-12 The Invention Science Fund I, Llc Handling processor computational errors
US7725693B2 (en) 2005-08-29 2010-05-25 Searete, Llc Execution optimization using a processor resource management policy saved in an association with an instruction group
US7647487B2 (en) 2005-08-29 2010-01-12 Searete, Llc Instruction-associated processor resource optimization
US8214191B2 (en) * 2005-08-29 2012-07-03 The Invention Science Fund I, Llc Cross-architecture execution optimization
US7877584B2 (en) * 2005-08-29 2011-01-25 The Invention Science Fund I, Llc Predictive processor resource management
JP4788597B2 (ja) * 2006-12-26 2011-10-05 株式会社明電舎 プログラマブルコントローラ二重化システム
EP2372554B1 (en) * 2007-03-29 2013-03-20 Fujitsu Limited Information processing device and error processing method
JP5605672B2 (ja) * 2009-07-21 2014-10-15 日本電気株式会社 電圧監視システムおよび電圧監視方法
JP5373659B2 (ja) * 2010-02-18 2013-12-18 株式会社日立製作所 電子機器
US8935679B2 (en) 2012-10-10 2015-01-13 Freescale Semiconductor, Inc. Compiler optimized safety mechanism
JP5949576B2 (ja) * 2013-01-22 2016-07-06 株式会社デンソー 負荷駆動回路
JP6017344B2 (ja) * 2013-02-26 2016-10-26 株式会社日立製作所 制御装置、制御システム及びデータ生成方法
CN105378586A (zh) * 2013-07-17 2016-03-02 惠普发展公司，有限责任合伙企业 确定电源模块的故障状态
CN105278516B (zh) * 2014-06-24 2017-12-12 南京理工大学 一种双冗余开关量plc控制系统可靠容错控制器的实现方法
GB2530025B (en) * 2014-09-05 2017-02-15 Ge Aviat Systems Ltd Methods of Integrity Checking Digitally Displayed Data And Display System
CN104731723A (zh) * 2015-03-19 2015-06-24 青岛海信电器股份有限公司 一种存储设备断电保护方法及装置
WO2017090164A1 (ja) * 2015-11-26 2017-06-01 三菱電機株式会社 制御装置
CN109032852A (zh) * 2018-07-24 2018-12-18 郑州云海信息技术有限公司 一种集成电路ic芯片的冗余电路及其使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242979A (ja) * 1993-02-16 1994-09-02 Yokogawa Electric Corp 二重化コンピュータ装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141731A (en) 1981-02-26 1982-09-02 Fujitsu Ltd Voltage failure processing system in data processing system
US4453215A (en) * 1981-10-01 1984-06-05 Stratus Computer, Inc. Central processing apparatus for fault-tolerant computing
US4428020A (en) * 1981-10-14 1984-01-24 Scm Corporation Power supply sensing circuitry
US4766567A (en) * 1984-04-19 1988-08-23 Ltd. Nippondenso Co. One-chip data processing device including low voltage detector
DE3522418A1 (de) * 1985-06-22 1987-01-02 Standard Elektrik Lorenz Ag Einrichtung zur meldung des belegungszustandes von gleisabschnitten im bereich eines stellwerks
US5036455A (en) * 1989-07-25 1991-07-30 Tandem Computers Incorporated Multiple power supply sensor for protecting shared processor buses
JP2505299B2 (ja) 1990-03-16 1996-06-05 富士通株式会社 多重化システムの無応答判定方式
JPH07239795A (ja) * 1994-02-28 1995-09-12 Sanyo Electric Co Ltd マイクロプロセッサの暴走防止回路
US5664089A (en) * 1994-04-26 1997-09-02 Unisys Corporation Multiple power domain power loss detection and interface disable
JP3447404B2 (ja) * 1994-12-08 2003-09-16 日本電気株式会社 マルチプロセッサシステム
JPH08190494A (ja) 1995-01-11 1996-07-23 Hitachi Ltd 二重化処理装置を有する高信頼化コンピュータ
GB2345362B (en) * 1995-07-13 2000-08-23 Fujitsu Ltd Information processing system
US6000040A (en) 1996-10-29 1999-12-07 Compaq Computer Corporation Method and apparatus for diagnosing fault states in a computer system
JP3266131B2 (ja) 1999-02-17 2002-03-18 株式会社村田製作所 誘電体フィルタ、誘電体デュプレクサおよび通信装置
US6981176B2 (en) * 1999-05-10 2005-12-27 Delphi Technologies, Inc. Secured microcontroller architecture
US6191499B1 (en) * 1999-10-13 2001-02-20 International Business Machines Corporation System and method for providing voltage regulation to a multiple processor
CN2447822Y (zh) * 2000-10-09 2001-09-12 张雨儒 中央处理器保护装置
US6971043B2 (en) * 2001-04-11 2005-11-29 Stratus Technologies Bermuda Ltd Apparatus and method for accessing a mass storage device in a fault-tolerant server
US7237148B2 (en) * 2002-09-05 2007-06-26 David Czajkowski Functional interrupt mitigation for fault tolerant computer
US7269764B2 (en) * 2004-06-18 2007-09-11 International Business Machines Corporation Monitoring VRM-induced memory errors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242979A (ja) * 1993-02-16 1994-09-02 Yokogawa Electric Corp 二重化コンピュータ装置

Also Published As

Publication number Publication date
CN100375044C (zh) 2008-03-12
KR20060101149A (ko) 2006-09-22
EP1703401A3 (en) 2009-03-04
JP4330547B2 (ja) 2009-09-16
US7802138B2 (en) 2010-09-21
DE602005025307D1 (de) 2011-01-27
EP1703401B1 (en) 2010-12-15
JP2006260259A (ja) 2006-09-28
EP1703401A2 (en) 2006-09-20
CN1834929A (zh) 2006-09-20
US20060212753A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
KR100649998B1 (ko) 정보 처리 시스템의 제어 방법, 정보 처리 시스템, 정보처리 시스템의 제어 프로그램을 기록한 기록매체, 복수구성 제어 장치
US7516358B2 (en) Tuning core voltages of processors
US8972772B2 (en) System and method for duplexed replicated computing
US10114356B2 (en) Method and apparatus for controlling a physical unit in an automation system
KR101560497B1 (ko) 락스텝으로 이중화된 프로세서 코어들의 리셋 제어 방법 및 이를 이용하는 락스텝 시스템
JPH11143729A (ja) フォールトトレラントコンピュータ
US10360115B2 (en) Monitoring device, fault-tolerant system, and control method
JP2003015900A (ja) 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法
US8451019B2 (en) Method of detecting failure and monitoring apparatus
JPH11261663A (ja) 通信処理制御手段及びそれを備えた情報処理装置
KR100279204B1 (ko) 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치
Gohil et al. Redundancy management and synchronization in avionics communication products
US20120307650A1 (en) Multiplex system
JP3652232B2 (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
JPH11296394A (ja) 二重化情報処理装置
KR20210126178A (ko) 모터 제어방법
Wirthumer et al. Fault Tolerance for Railway Signalling Votrics in Practice
WO2008072350A1 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JP2001175545A (ja) サーバシステムおよび障害診断方法ならびに記録媒体
JPH113293A (ja) 計算機システム
KR100390402B1 (ko) 삼중 중복형 모듈러 장치
JPH04222031A (ja) 障害部位切り分け方式
JP2017045344A (ja) フォールトトレラントシステム
JPH0350916A (ja) 多機能多数決装置
JPH06124213A (ja) コンピュータのフォールト・トレラント方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee