KR100649873B1 - 트랜지스터 및 그 제조 방법 - Google Patents
트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100649873B1 KR100649873B1 KR1020050131185A KR20050131185A KR100649873B1 KR 100649873 B1 KR100649873 B1 KR 100649873B1 KR 1020050131185 A KR1020050131185 A KR 1020050131185A KR 20050131185 A KR20050131185 A KR 20050131185A KR 100649873 B1 KR100649873 B1 KR 100649873B1
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- crystal silicon
- silicon layer
- region
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 실시예에 따른 트랜지스터에는 기판; 상기 기판위에 형성되는 단결정 실리콘층; 상기 단결정 실리콘층 위에 형성되는 게이트 산화막; 상기 게이트 산화막 위에 형성되는 폴리실리콘층; 상기 폴리실리콘층 양측에 형성되는 스페이서; 상기 기판의 활성영역에 형성되는 소스/드레인 영역;이 포함되고, 상기 단결정 실리콘층의 소정 부위에는 불순물 주입에 의한 라운딩 영역이 형성되는 것을 특징으로 한다.
제안되는 바와 같은 트랜지스터에 의해서, 소정의 불순물 주입공정을 실시하여 채널 영역과 LDD영역이 만나는 부분에서의 전하집중 현상을 방지할 수 있는 장점이 있다.
트랜지스터, 누설 전류
Description
도 1 및 도 2는 종래 기술에 따른 트랜지스터의 제조 방법을 설명하는 도면.
도 3은 도 2에 도시된 A부분을 확대한 도면.
도 4 내지 도 11은 본 발명의 실시예에 따라 제조되는 트랜지스터를 설명하는 도면.
본 발명은 트랜지스터 및 그 제조 방법에 관한 것으로서, 상세하게는, 소스/드레인 사이의 누설전류(leakage current)를 억제할 수 있는 트랜지스터 및 그 제조 방법에 관한 것이다.
반도체 소자의 미세화가 가속화됨에 따라 단채널 효과(short channel effect)를 억제하는 것이 중요한 기술문제로 부각되고 있다. 이를 실현하기 위해서는 우선 소스/드레인의 접합깊이(junction depth)가 작아져야 한다.
그리고, 게이트 채널의 길이가 감소함에 따라 소스와 드레인간의 거리가 가까워지게 된다. 따라서, 소자를 동작시키기 위해 전압을 가하게 되면, 문턱전압 (threshold voltage) 이전에 소스/드레인 사이에 누설전류가 흐르게 되어 소자 특성을 열화시키는 현상이 발생하게 된다.
도 1 및 도 2는 종래 기술에 따른 트랜지스터의 제조 방법을 설명하는 도면이고, 도 3은 도 2에 도시된 A부분을 확대한 도면이다.
도 1을 참조하면, 기판(1) 위에 게이트 스택이 형성되는 크기로 게이트 산화막(2)이 형성된다.
그리고, 상기 게이트 산화막(2)위에 폴리실리콘(3)을 증착하고, 포토레지스트 패턴(미도시)을 형성하여 반응성 이온 식각(reactive ion etching) 공정을 통해 게이트 전극을 형성한다.
그리고, 트랜지스터를 형성하기 위한 소정의 포토레지스트 패턴을 형성하고, 불순물을 주입하여 얕은 소스/드레인 연장 영역(4)이 형성되도록 한다.
도 2를 참조하면, 상기 게이트 산화막(2)과 폴리실리콘(3)에 의해 형성된 게이트 스택 양옆에 게이트 스페이서(5)를 형성한 다음, 깊은 소스/드레인 연장 영역(6)을 형성하기 위한 불순물 주입 공정이 수행된다.
한편, 불순물 주입 공정에 의해 형성된 LDD(lightly doped drain/source)구조를 살펴보면, 도 3에 도시된 바와 같이, 얕은 소스/드레인 연장 영역(4)이 상기 게이트 산화막(2) 쪽으로 갈수록 그 깊이가 얕아지게 된다.
그리고, 상기 게이트 산화막(2)의 아래 부분과 만나게 되는 지점 즉, 채널 영역(b)에 접하게 되는 LDD는 그 끝이 뾰족하게 되어, 주입된 불순물이 집중되는 현상이 발생하게 된다. 즉, 상기의 채널 영역(b)에서 전하집중에 의한 전류누설이 발생하게 되는 문제점이 있다.
본 발명은 상기되는 문제점을 해결하기 위하여 제안되는 것으로서, 소정의 불순물 주입공정을 실시하여 채널 영역과 LDD영역이 만나는 부분에서의 전하집중 현상을 방지할 수 있는 트랜지스터 및 그 제조 방법을 제안하는 것을 목적으로 한다.
또한, 채널 영역에서의 전하 집중현상을 방지함에 따라 소스/드레인 사이의 누설 전류를 억제할 수 있는 트랜지스터 및 그 제조 방법을 제안하는 것을 목적으로 한다.
상기되는 목적을 달성하기 위한 본 발명의 실시예에 따른 트랜지스터에는 기판; 상기 기판위에 형성되는 단결정 실리콘층; 상기 단결정 실리콘층 위에 형성되는 게이트 산화막; 상기 게이트 산화막 위에 형성되는 폴리실리콘층; 상기 폴리실리콘층 양측에 형성되는 스페이서; 상기 기판의 활성영역에 형성되는 소스/드레인 영역;이 포함되고, 상기 단결정 실리콘층의 소정 부위에는 불순물 주입에 의한 라운딩 영역이 형성되는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 트랜지스터의 제조 방법에는 기판위에 단결정 실리콘층이 형성되는 단계; 게이트 스택을 형성하기 위하여 상기 단결정 실리콘층의 일부가 제거되는 단계; 상기 단결정 실리콘층에 소정의 불순물이 주입되는 단계; 상기 단결정 실리콘층 위에 게이트 산화막과 폴리실리콘층이 차례로 형성되는 단계; 및 상기 기판 내에 LDD 영역을 형성하기 위한 불순물이 주입되는 단계;가 포함되고, 상기 단결정 실리콘층에 주입된 불순물에 의해 상기 단결정 실리콘층의 양측에는 소정의 라운딩 영역이 형성되는 것을 특징으로 한다.
제안되는 바와 같은 트랜지스터 및 그 제조 방법에 의해서, 소정의 불순물 주입공정을 실시하여 채널 영역과 LDD영역이 만나는 부분에서의 전하집중 현상을 방지할 수 있는 장점이 있다.
또한, 채널 영역에서의 전하 집중현상을 방지함에 따라 소스/드레인 사이의 누설 전류를 억제할 수 있는 장점이 있다.
이하에서는 본 발명의 바람직한 실시예를 첨부되는 도면을 참조하여 상세하게 설명한다. 다만, 본 발명의 사상이 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상의 범위 내에 든다고 할 것이다.
첨부되는 도면에는 여러 층 및 영역을 명확하게 표현하기 위하여 그 두께가 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 층, 막, 영역, 판등의 부분이 다른 부분 "위에"있다고 할 대, 이는 다른 부분 "바로 위에"있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 4 내지 도 11은 본 발명의 실시예에 따라 제조되는 트랜지스터를 설명하는 도면이다.
먼저, 도 4를 참조하면, 기판(100) 위에 소정 두께로 단결정 실리콘층(110)을 증착시키며, 상기 단결정 실리콘(110)은 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)에 의해 형성될 수 있다.
도 5를 참조하면, 상기 단결정 실리콘층(110)을 차후 공정에 의해 형성될 게이트 스택의 크기를 고려하여 소정 크기로 식각한다.
이 경우, 상기 단결정 실리콘층(110)은 습식 식각 공정(wet etching process) 또는 건식 식각 공정(dry etching process)에 의해 일부가 제거될 수 있으며, 이에 따라 차후 공정에 의해 형성되는 게이트 전극이 형성될 위치가 결정된다.
도 6을 참조하면, 상기 단결정 실리콘층(110)의 양측에 불순물을 주입시키는 공정이 수행된다.
상세히, 일부가 제거된 단결정 실리콘층(110)의 양측에 소정의 불순물 이온을 주입시킴으로써, 차후 공정에 의해 수행될 LDD영역의 끝이 뾰족하게 되는 현상을 방지할 수 있다.
즉, 상기 단결정 실리콘층(110)의 양측 및/또는 기판(100)의 소정 부위에 불순물 이온을 주입시킴으로써, 도 7에 도시된 바와 같이, 소정의 불순물이 주입된 라운딩 영역(111)이 형성된다.
그리고, 상기 단결정 실리콘층(110)의 일측에 주입되는 불순물은 보론(Boron) 또는 포스퍼러스(phosporous)가 될 수 있다.
그리고, 상기 라운딩 영역(111)은 상기 단결정 실리콘층(110)의 양측 및 상 기 기판(100)의 소정부위에 걸쳐 형성된다.
상기 단결정 실리콘층(110)의 양측에 주입되는 불순물은 제작되는 트랜지스터의 타입(type)에 따라 그 종류가 결정될 수 있다. 예를 들어, NMOS 트랜지스터를 제조하는 경우에는 상기 단결정 실리콘층(110)의 양측에 주입되는 불순물은 보론(Boron) 이온이 될 수 있을 것이다.
도 8을 참조하면, 상기 단결정 실리콘층(110) 및 기판(100)의 소정 부위에 불순물이 주입된 다음에는, 상기 단결정 실리콘층(110) 위에 게이트 산화막(120)을 형성시킨다.
상기 게이트 산화막(120)은 산화물(oxide)을 증착시킨 후 소정의 포토레지스트 공정을 통해 상기 단결정 실리콘층(110)위에 형성된다.
도 9를 참조하면, 상기 게이트 산화막(120)위에 폴리실리콘층(130)을 형성한다.
그리고, 상기 폴리실리콘층(130)은 CVD등의 공정에 의해 증착될 수 있다. 상기 폴리실리콘층(130)은 도핑된 것을 사용하거나 도핑되지 않은 실리콘층을 형성한다음 이온주입등의 방법으로 도핑시켜 도전성을 갖도록 할 수 있다.
상기 폴리실리콘층(130)이 형성은 상기 게이트 산화막(120)의 크기와 동일한 크기로 형성되도록 소정의 포토레지스트 공정 및 식각 공정에 의해 수행될 수 있다.
도 10을 참조하면, 상기 폴리실리콘층(130)을 이온주입 마스크로 이용하여 불순물 이온주입을 저농도로 상기 기판(100)의 노출된 활성 영역에 실시하여, 저농 도 불순물 이온매몰층이 상기 폴리실리콘층(130) 양측에 서로 대응하는 형태로 형성되도록 한다.
이때, 저농도 불순물 이온 매몰층은 LDD(Lightly Doped Drain/source)구조의 얕은 소스/드레인 연장영역(140)을 형성하기 위함이다.
그리고, 채널 영역(미도시)과 만나게 되는 상기 얕은 소스/드레인 연장 영역(140)의 일부는 상기 라운딩 영역(111)에 접하게 되고, 이에 따라 전하 집중에 의한 전류누설 현상이 방지된다.
도 11을 참조하면, 상기 폴리실리콘층(130) 및 게이트 산화막(120) 양측에 스페이서(150)를 형성시킨다.
상기 스페이서(150)는 상기 폴리실리콘층(130)을 덮도록 기판상에 산화실리콘 또는 질화막등의 절연층을 증착한 후 상기 기판(100)의 표면이 노출되도록 평탄화함으로써 형성될 수 있다.
이 때, 상기 스페이서(150)는 게이트 패턴으로 형성된 폴리실리콘층(130) 주변으로부터 절연시키는 동시에 소스/드레인의 깊은 소스/드레인 연장영역(160)을 형성하기 위한 이온 주입마스크로 이용될 수 있다.
그리고, 게이트 패턴으로 형성된 폴리실리콘층(130)과 스페이서(150)를 이온 주입 마스크로 하여, 상기 기판(100)의 노출된 활성영역에 불순물 이온을 고농도 주입한다. 이에 따라, 상기 얕은 소스/드레인 연장영역(140)에 매몰된 불순물과 중첩되고, 상기 스페이서(150) 하부에는 저농도의 불순물 이온매몰층만 존재하게 된다.
전술한 바와 같은 본 발명의 실시예에 의해서, 채널 영역에 접하게 되는 LDD 영역의 날카로운 부분이 제거되고, 이에 따라 전하 집중에 의한 전류 누설 현상을 방지할 수 있는 효과가 발생한다.
제안되는 바와 같은 트랜지스터 및 그 제조 방법에 의해서, 소정의 불순물 주입공정을 실시하여 채널 영역과 LDD영역이 만나는 부분에서의 전하집중 현상을 방지할 수 있는 장점이 있다.
또한, 채널 영역에서의 전하 집중현상을 방지함에 따라 소스/드레인 사이의 누설 전류를 억제할 수 있는 장점이 있다.
Claims (6)
- 기판;상기 기판위에 형성된 단결정 실리콘층;상기 단결정 실리콘층 위에 형성된 게이트 산화막;상기 게이트 산화막 위에 형성된 폴리실리콘층;상기 폴리실리콘층 양측에 형성된 스페이서;상기 기판의 활성영역에 형성된 소스/드레인 영역;이 포함되고,상기 단결정 실리콘층의 소정 부위에는 불순물 주입에 의한 라운딩 영역이 형성된 것을 특징으로 하는 트랜지스터.
- 제 1 항에 있어서,상기 라운딩 영역은 상기 단결정 실리콘층 및 기판에 걸쳐 형성된 것을 특징으로 하는 트랜지스터.
- 기판위에 단결정 실리콘층이 형성되는 단계;게이트 스택을 형성하기 위하여 상기 단결정 실리콘층의 일부가 제거되는 단계;상기 단결정 실리콘층에 소정의 불순물이 주입되는 단계;상기 단결정 실리콘층 위에 게이트 산화막과 폴리실리콘층이 차례로 형성되 는 단계; 및상기 기판 내에 LDD 영역을 형성하기 위한 불순물이 주입되는 단계;가 포함되고,상기 단결정 실리콘층에 주입된 불순물에 의해 상기 단결정 실리콘층의 양측에는 소정의 라운딩 영역이 형성되는 것을 특징으로 하는 트랜지스터의 제조 방법.
- 제 3 항에 있어서,상기 기판 내에 LDD 영역을 형성하기 위해 주입된 불순물은 상기 라운딩 영역의 일부와 겹치는 것을 특징으로 하는 트랜지스터의 제조 방법.
- 제 3 항에 있어서,상기 단결정 실리콘층에 불순물이 주입되는 단계는 상기 단결정 실리콘층의 양측 및 기판의 소정 부위에 걸쳐 라운딩 영역이 형성되도록 하는 것을 특징으로 하는 트랜지스터의 제조 방법.
- 제 3 항에 있어서,상기 단결정 실리콘층에 주입되는 불순물은 보론(Boron) 또는 포스퍼러스(phosporous)인 것을 특징으로 하는 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131185A KR100649873B1 (ko) | 2005-12-28 | 2005-12-28 | 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131185A KR100649873B1 (ko) | 2005-12-28 | 2005-12-28 | 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100649873B1 true KR100649873B1 (ko) | 2006-11-27 |
Family
ID=37713580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050131185A KR100649873B1 (ko) | 2005-12-28 | 2005-12-28 | 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100649873B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990073669A (ko) * | 1998-03-02 | 1999-10-05 | 김규현 | 모스 트랜지스터 제조방법 및 구조 |
| JP2005116892A (ja) | 2003-10-09 | 2005-04-28 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-12-28 KR KR1020050131185A patent/KR100649873B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990073669A (ko) * | 1998-03-02 | 1999-10-05 | 김규현 | 모스 트랜지스터 제조방법 및 구조 |
| JP2005116892A (ja) | 2003-10-09 | 2005-04-28 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9245975B2 (en) | Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length | |
| KR20000060693A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100752194B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100840661B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20080296670A1 (en) | Semiconductor Devices Including Transistors Having a Recessed Channel Region and Methods of Fabricating the Same | |
| US7732280B2 (en) | Semiconductor device having offset spacer and method of forming the same | |
| US20090096023A1 (en) | Method for manufacturing semiconductor device | |
| US20030008515A1 (en) | Method of fabricating a vertical MOS transistor | |
| CN109285778B (zh) | 半导体器件及其形成方法 | |
| US7863692B2 (en) | Semiconductor device | |
| KR100649873B1 (ko) | 트랜지스터 및 그 제조 방법 | |
| CN108346689B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107785264B (zh) | 半导体器件的形成方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| US20070018249A1 (en) | Extended drain metal oxide semiconductor transistor and manufacturing method thereof | |
| KR100863687B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
| KR100660327B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성방법 | |
| KR20080029266A (ko) | 반도체 소자의 제조방법 | |
| KR20060100779A (ko) | 다중 ｌｄｄ 영역을 구비한 반도체 소자의 형성방법 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100781888B1 (ko) | 반도체 소자의 제조방법 | |
| KR100756839B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100660337B1 (ko) | 반도체 소자의 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |