KR100642439B1 - 낸드형 플래쉬 메모리 소자의 프로그램 방법 - Google Patents

낸드형 플래쉬 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR100642439B1
KR100642439B1 KR1020040102850A KR20040102850A KR100642439B1 KR 100642439 B1 KR100642439 B1 KR 100642439B1 KR 1020040102850 A KR1020040102850 A KR 1020040102850A KR 20040102850 A KR20040102850 A KR 20040102850A KR 100642439 B1 KR100642439 B1 KR 100642439B1
Authority
KR
South Korea
Prior art keywords
cell
flash memory
program
memory device
type flash
Prior art date
Application number
KR1020040102850A
Other languages
English (en)
Other versions
KR20060064149A (ko
Inventor
김도국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040102850A priority Critical patent/KR100642439B1/ko
Publication of KR20060064149A publication Critical patent/KR20060064149A/ko
Application granted granted Critical
Publication of KR100642439B1 publication Critical patent/KR100642439B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 NAND형 플래쉬 메모리 소자의 프로그램 방법에 관한 것으로, 특히 다수의 메모리 셀들이 직렬로 접속되고, 직렬로 접속된 메모리 셀들이 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터를 통해 드레인 및 소오스를 서로 공유하여 하나의 스트링을 구성하며, 상기 드레인 선택 트랜지스터와 연결되어 상기 셀의 상태를 센싱하는 페이지 버퍼를 포함하는 NAND형 플래쉬 메모리 소자의 상기 페이지 버퍼로부터 전기적으로 멀게 위치한 셀일수록 셀의 워드라인을 통해 인가되는 프로그램 전압의 인가 시간을 길게하여 프로그램을 실시함으로써 정확한 셀의 상태를 센싱할 수 있고, 플래쉬 메모리 셀의 문턱 전압 마진을 확보하여 센싱 속도 개선이나 멀티레벨 셀 개발에 활용할 수 있는 NAND형 플래쉬 메모리 소자의 프로그램 방법이 제시된다.
NAND 플래쉬, 프로그램, 프로그램 전압 인가 시간

Description

낸드형 플래쉬 메모리 소자의 프로그램 방법{Method of programming a NAND type flash memory device}
도 1은 일반적인 NAND형 플래쉬 메모리 소자의 셀 스트링 구성도.
도 2는 일반적인 NAND형 플래쉬 메모리 소자의 프로그램 방법에 의한 셀 문턱 전압 변화도.
도 3(a) 및 도 3(b)는 종래의 NAND형 플래쉬 메모리 소자의 프로그램 바이어스 타이밍도 및 이에 의한 문턱 전압 분포도.
도 4(a) 및 도 4(b)는 본 발명에 따른 NAND형 플래쉬 메모리 소자의 프로그램 바이어스 타이밍도 및 이에 의한 문턱 전압 분포도.
본 발명은 NAND형 플래쉬 메모리 소자의 프로그램 방법에 관한 것으로, 특히 센싱 노드에서 가까운 거리에 위치한 셀로부터 센싱 노드에서 먼 거리에 위치한 셀 의 프로그램 전압 인가 시간을 점차 늘려줌으로써 셀이 문턱 전압 마진을 확보할 수 있는 NAND형 플래쉬 메모리 소자의 프로그램 방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요 없는 반도체 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발이 진행되고 있다. 여기서, 프로그램이란 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거란 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다.
메모리 소자의 고집적화를 위해 도 1에 도시된 바와 같이 복수개의 메모리 셀(memory cell)(M0 내지 Mx)(여기서, x=2n, n은 자연수)들이 직렬로 접속되어 인접한 셀끼리 드레인 선택 트랜지스터(N1) 및 소오스 선택 트랜지스터(N2)를 통해 드레인 및 소오스를 서로 공유하여 하나의 스트링(string)을 구성하는 NAND형 플래쉬 메모리 소자가 개발되었다. 여기서, 하나의 워드라인(WL0 내지 WLx)를 공유하는 서로 다른 스트링의 다수의 셀은 하나의 페이지를 구성하고, 드레인 선택 트랜지스터(N1)는 드레인 선택 라인(DSL)에 의해 구동되며, 소오스 선택 트랜지스터(N2)는 소오스 선택 라인(SSL)에 의해 구동된다. NAND형 플래쉬 메모리 소자는 NOR형 플래쉬 메모리 소자와 달리 순차적으로 정보를 독출(read)하는 메모리 소자이다. 이러한 NAND형 플래쉬 메모리 소자의 프로그램 및 소거는 F-N 터널링(tunneling) 방식을 이용하여 플로팅 게이트(floating gate)에 전자를 주입하거나 방출하면서 메모리 셀의 문턱 전압(threshold voltage)을 제어함으로써 이루어진다.
NAND형 플래쉬 메모리 소자는 짧은 시간 내에 대용량의 정보를 저장하거나 저장된 정보를 독출하기 위하여 페이지 버퍼(page buffer)가 사용된다. 페이지 버퍼는 입출력 패드(Input/Output PAD)로부터 대용량의 데이터를 제공받아 메모리 셀들로 제공하거나 메모리 셀들의 데이터를 저장한 후 출력하는 기능을 한다. 페이지 버퍼는 드레인 선택 트랜지스터와 연결되어 셀의 상태를 센싱하는 센싱 노드(SEN)의 역할을 한다.
상기한 바와 같이 구성되는 NAND형 플래쉬 메모리 소자는 프로그램에 의해 도 2에 도시된 바와 같이 문턱 전압이 이동하게 되는데, 종래의 프로그램 방법은 모든 워드라인(WL0 내지 WLx)에 도 3(a)에 도시된 바와 같이 동일한 전압을 동일한 시간동안 인가하는 동일 조건의 프로그램 전압을 인가하여 모든 셀(M0 내지 Mx)을 프로그램되도록 하여 도 3(b)의 문턱 전압 분포를 갖게 한다. 그러나, 센싱 노드(SEN)에서 센싱되는 문턱 전압 분포는 각 스트링에서의 셀의 위치에 따라 약간씩 차이가 나게 된다. 즉, 센싱 노드(SEN)에서 먼 셀의 문턱 전압이 센싱 노드(SEN)에서 가까운 셀의 문턱 전압보다 항상 낮게 검출된다. 따라서, 센싱 노드(SEN)로부터의 셀의 위치에 따라 정확한 셀의 상태를 센싱하기 어려운 문제가 발생된다.
본 발명의 목적은 프로그램 셀의 문턱 전압을 분포를 센싱 노드로부터의 위치에 따라 다르게 함으로써 셀의 상태를 정확하게 센싱할 수 있도록 한 NAND형 플래쉬 메모리 소자의 프로그램 방법을 제공하는데 있다.
본 발명의 다른 목적은 센싱 노드로부터 가장 멀리 위치한 셀의 프로그램 전압 인가 시간을 기준으로 센싱 노드로부터 가까운 거리에 위치한 셀일수록 프로그램 전압 인가 시간을 줄여 프로그램 셀의 문턱 전압을 분포를 센싱 노드로부터의 위치에 따라 다르게 하는 NAND형 플래쉬 메모리 소자의 프로그램 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 NAND형 플래쉬 메모리 소자의 프로그램 방법은 다수의 메모리 셀들이 직렬로 접속되고, 직렬로 접속된 메모리 셀들이 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터를 통해 드레인 및 소오스를 서로 공유하여 하나의 스트링을 구성하며, 상기 드레인 선택 트랜지스터와 연결되어 상기 셀의 상태를 센싱하는 페이지 버퍼를 포함하는 NAND형 플래쉬 메모리 소자의 프로그램 방법에 있어서, 상기 페이지 버퍼로부터 전기적으로 멀게 위치한 셀일수록 셀의 워드라인을 통해 인가되는 프로그램 전압의 인가 시간을 길게하여 프로그램을 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하기로 한다.
도 4(a) 및 도 4(b)는 본 발명의 일 실시 예에 따른 NAND형 플래쉬 메모리 소자의 프로그램 바이어스 타이밍도 및 이에 의한 문턱 전압 분포도이다.
도 4(a)에 도시된 바와 같이 동일한 프로그램 전압을 서로 다른 시간동안 인가하여 셀을 프로그램하는데, 센싱 노드, 즉 페이지 버퍼로부터 가장 멀게 위치한 셀의 워드라인(WLx)에 t2-t1=ΔtR0동안 프로그램 전압을 인가했다고 하면, 셀의 워드라인(WLx)보다 센싱 노드에 가까운 셀의 워드라인(WLx-1)에는 t2'-t1=ΔtR1동안 프로그램 전압을 인가하고, 셀의 워드라인(WLx-1)보다 더 센싱 노드에 가까운 셀의 워드라인(WLx-2)에는 t2"-t1=ΔtR2동안 프로그램 전압을 인가하며, 센싱 노드로부터 가장 가까이 위치한 셀의 워드라인(WL0)에는 ΔtRx동안 프로그램 전압을 인가한다. 이때, ΔtR0>ΔtR1>ΔtR2>…>ΔtRx이다. 즉, 센싱 노드로부터 가장 멀게 위치한 셀의 프로그램 전압 인가 시간을 기준으로 센싱 노드로부터 가까이 위치할수록 셀의 프로그램 전압 인가 시간을 좀더 짧게 한다. 이렇게 하면 센싱 노드에서 검출되는 각 셀의 문턱 전압은 도 4(b)에 도시된 바와 같이 보다 근접한 분포를 보이게 된다.
한편, 상기와 같이 워드라인에 따라 서로 다른 시간의 프로그램 바이어스를 인가하기 위해서는 워드라인 넘버에 따라 가변 시간을 출력하는 타이밍 디코더를 이용하여 쉽게 구현할 수 있다.
상술한 바와 같이 본 발명에 의하면 센싱 노드로부터 가장 멀게 위치한 셀의 프로그램 전압 인가 시간을 기준으로 센싱 노드로부터 가까이 위치할수록 셀의 프로그램 전압 인가 시간을 좀더 짧게 함으로써 정확한 셀의 상태를 센싱할 수 있고, 플래쉬 메모리 셀의 문턱 전압 마진을 확보하여 센싱 속도 개선이나 멀티레벨 셀 개발에 활용할 수 있다.

Claims (2)

  1. 다수의 메모리 셀들이 직렬로 접속되고, 직렬로 접속된 메모리 셀들이 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터를 통해 드레인 및 소오스를 서로 공유하여 하나의 스트링을 구성하며, 상기 드레인 선택 트랜지스터와 연결되어 상기 셀의 상태를 센싱하는 페이지 버퍼를 포함하는 NAND형 플래쉬 메모리 소자의 프로그램 방법에 있어서,
    상기 셀의 위치에 따라 워드라인을 통해 인가되는 프로그램 전압 인가 시간을 다르게 하여 프로그램을 실시하는 NAND형 플래쉬 메모리 소자의 프로그램 방법.
  2. 제 1 항에 있어서, 상기 프로그램은 상기 페이지 버퍼로부터 전기적으로 멀게 위치한 셀일수록 셀의 워드라인을 통해 인가되는 프로그램 전압의 인가 시간을 길게하여 실시하는 NAND형 플래쉬 메모리 소자의 프로그램 방법.
KR1020040102850A 2004-12-08 2004-12-08 낸드형 플래쉬 메모리 소자의 프로그램 방법 KR100642439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040102850A KR100642439B1 (ko) 2004-12-08 2004-12-08 낸드형 플래쉬 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102850A KR100642439B1 (ko) 2004-12-08 2004-12-08 낸드형 플래쉬 메모리 소자의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20060064149A KR20060064149A (ko) 2006-06-13
KR100642439B1 true KR100642439B1 (ko) 2006-11-02

Family

ID=37159763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102850A KR100642439B1 (ko) 2004-12-08 2004-12-08 낸드형 플래쉬 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100642439B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026503B2 (en) 2015-01-13 2018-07-17 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019198B2 (ja) * 2006-06-29 2012-09-05 株式会社東芝 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593965A (ja) 1982-06-29 1984-01-10 Fujitsu Ltd 半導体記憶装置
JP2004110871A (ja) 2002-09-13 2004-04-08 Fujitsu Ltd 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593965A (ja) 1982-06-29 1984-01-10 Fujitsu Ltd 半導体記憶装置
JP2004110871A (ja) 2002-09-13 2004-04-08 Fujitsu Ltd 不揮発性半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026503B2 (en) 2015-01-13 2018-07-17 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device
US10902934B2 (en) 2015-01-13 2021-01-26 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device
US11183264B2 (en) 2015-01-13 2021-11-23 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device
US11289173B2 (en) 2015-01-13 2022-03-29 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device
US11804279B2 (en) 2015-01-13 2023-10-31 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device
US12009046B2 (en) 2015-01-13 2024-06-11 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device
US12020761B2 (en) 2015-01-13 2024-06-25 Samsung Electronics Co., Ltd. Program and operating methods of nonvolatile memory device

Also Published As

Publication number Publication date
KR20060064149A (ko) 2006-06-13

Similar Documents

Publication Publication Date Title
KR100680479B1 (ko) 비휘발성 메모리 장치의 프로그램 검증 방법
KR102083506B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
JP5112180B2 (ja) 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法
KR101487524B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US20090323432A1 (en) Nonvolatile semiconductor memory device
JP5827536B2 (ja) 不揮発性メモリ装置及びそのプログラム方法
KR20080079500A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 및 소거 방법
JP2012230753A (ja) 半導体装置及びその動作方法
US7957191B2 (en) Method of programming non-volatile memory device
JP4698605B2 (ja) 半導体装置および半導体装置の制御方法
JP4672673B2 (ja) 半導体装置および半導体装置の制御方法
US8767474B2 (en) Nonvolatile memory device and method for controlling the same
JP2013161512A (ja) 不揮発性半導体記憶装置
KR101139095B1 (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
KR20130101858A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR100642439B1 (ko) 낸드형 플래쉬 메모리 소자의 프로그램 방법
KR100602320B1 (ko) 프로그램 속도가 균일한 비휘발성 메모리 소자
KR102064514B1 (ko) 반도체 메모리 장치의 동작 방법
KR100624301B1 (ko) 낸드형 플래시 메모리 소자의 프로그램 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP5081755B2 (ja) 不揮発性半導体記憶装置とその読み出し方法
JP5731624B1 (ja) 半導体記憶装置
JP2014154191A (ja) 半導体記憶装置
KR20090070608A (ko) 불휘발성 메모리 소자의 동작 방법
KR20090120683A (ko) 불휘발성 메모리 장치의 프로그램 방법 및 소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee