KR100638044B1 - 구동 전류를 향상시킨 모스 트랜지스터 및 그 형성 방법 - Google Patents
구동 전류를 향상시킨 모스 트랜지스터 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100638044B1 KR100638044B1 KR1020050061795A KR20050061795A KR100638044B1 KR 100638044 B1 KR100638044 B1 KR 100638044B1 KR 1020050061795 A KR1020050061795 A KR 1020050061795A KR 20050061795 A KR20050061795 A KR 20050061795A KR 100638044 B1 KR100638044 B1 KR 100638044B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon
- bpsg
- mos transistor
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 19
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract 10
- 238000000034 method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 2
- 241001174990 Boros Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
격자손상이 없는 실리콘 에피층을 사용하여 구동전류가 향상된 모스 트랜지스터 및 그 형성방법이 개시된다. 본 발명에 따른 모스 트랜지스터의 형성방법은 기판에 BPSG층을 적층하고, BPSG층 상에 실리콘 에피층과 실리콘게르마늄(SiGe)층을 형성한다. BPSG층을 리플로우 하기 위하여 열처리를 실시한다. 열처리는 온도는 700 내지 800℃, 시간은 10분 내지 30분 실시할 수 있으며, 열처리 후에 실리콘게르마늄층을 제거하여 실리콘 에피층을 노출시킨다. 노출된 실리콘 에피층 상에 게이트 절연막을 개재한 게이트 전극과 게이트 전극에 인접한 실리콘 에피층에 소오스 및 드레인 영역을 형성하여 모스 트랜지스터를 형성한다. 모스 트랜지스터는 격자손상이 없는 인장된 실리콘 에피층을 이용하여 형성되므로 구동전류를 향상시킬 수 있다.
모스 트랜지스터, 실리콘 에피층, 인장 스트레스, 열처리
Description
도 1 및 도 5는 본 발명의 일 실시예에 따른 모스 트랜지스터의 형성방법을 나타내는 도면들이다.
<도면의 주요 부호에 대한 설명>
1: 기판 3: BPSG층
5: 실리콘 에피층 7: 실리콘게르마늄층
본 발명은 모스 트랜지스터 및 그 형성방법에 관한 것으로서, 좀 더 구체적으로는 격자손상이 없는 실리콘 에피층을 사용하여 구동전류가 향상된 모스 트랜지스터 및 그 형성방법에 관한 것이다.
반도체 소자의 고속화, 고집적화는 급속도로 진행되고 있는데, 이는 트랜지스터의 미세화에 따라 이루어지고 있다. 이와 같이 반도체 소자가 고도로 집적화되면서 소자의 구동 전류(drive current)가 감소하여 소자의 열화가 발생하게 된다. 이를 극복하기 위하여 다양한 방법이 연구되고 있으며, 그 중에 하나가 실리콘 게 르마늄(SiGe) 에피층을 이용하여 인장된 실리콘(strained-Si) 에피층을 형성하는 방법이다. 하지만, 이렇게 형성된 실리콘 에피층은 실리콘의 격자손상이 유발되기 쉬우며, 그로 인해 모스 트랜지스터의 누설전류가 증가하는 문제점이 있다.
본 발명의 목적은 인가되는 스트레스가 완화되어 격자손상이 발생되지 않는 실리콘 에피층을 형성하고 이렇게 형성된 실리콘 에피층을 이용하여 모스 트랜지스터를 형성하는 방법을 제공하는 것이다.
나아가 본 발명의 다른 목적은 스트레스가 완화되어 격자손상이 발생되지 않는 실리콘 에피층에 형성된 모스 트랜지스터를 제공하는 것이다.
본 발명에 따른 모스 트랜지스터의 형성방법은 기판에 BPSG층을 적층하고, BPSG층 상에 실리콘 에피층과 실리콘게르마늄(SiGe)층을 형성한다. BPSG층을 리플로우(reflow)하기 위하여 열처리를 실시한다. 열처리는 온도는 700 내지 800℃, 시간은 10분 내지 30분 실시할 수 있으며, 열처리 후에 실리콘게르마늄층을 제거하여 실리콘 에피층을 노출시킨다. 노출된 실리콘 에피층 상에 게이트 절연막을 개재한 게이트 전극과 게이트 전극에 인접한 실리콘 에피층에 소오스 및 드레인 영역을 형성하여 모스 트랜지스터를 형성한다. 모스 트랜지스터는 격자손상이 없거나 극히 감소된 인장된 실리콘 에피층을 이용하여 형성되므로 구동전류를 향상시킬 수 있다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 1 및 도 5는 본 발명의 일 실시예에 따른 모스 트랜지스터의 형성방법을 나타내는 도면들이다.
도 1을 참조하면, 먼저 기판(1)에 BPSG(BoroPhosphoro Silicate Glass, 3)를 증착한다. 증착조건은 온도는 400 내지 500℃에서, 두께 500 내지 1,000Å으로 증착한다. 이렇게 형성된 BPSG는 유리상(Glass phase)을 가지게 된다.
도 2를 참조하면, BPSG(3)층 상에 실리콘 에피층(Si-Epitaxal layer, 5)을 300 내지 1,000Å으로 형성한다.
다음으로, 도 3을 참조하면, 실리콘 에피층(5) 상에 실리콘 게르마늄(SiGe)층(7)을 500 내지 1500Å으로 형성한다. 이렇게 형성된 실리콘 게르마늄층(7)은 실리콘 에피층(5)에 인장 스트레스(tensile stress)를 인가하게 된다. 도 3의 화살표 A는 실리콘 에피층(5)에 인가된 인장 스트레스를 가리킨다.
여기서, 실리콘 에피층(5)이 실리콘 게르마늄층(7)에 의해 인장되더라도, 실리콘 에피층(5)에 격자 손상이 발생하지 않는다. 즉, 실리콘 에피층(5)의 아래에는 유리상의 BPSG(3)가 형성되어 있으며, 유리상의 BPSG(3)는 어느 정도 유동성을 가지고 있어서 실리콘 에피층(5)을 따라 인장될 수 있다. 따라서, 실리콘 에피층(5)을 기판(1)에 직접 형성하는 경우에는, 실리콘 게르마늄층(7)에 의해 인가된 스트레스로 인하여 실리콘 에피층(5)이 인장될 때, 실리콘 에피층(5)에 격자 손상이 발생하게 되지만, 본 발명에서는 유리상의 BPSG(3)가 실리콘 에피층(5)의 인장을 완충시켜 주는 역할을 하므로 실리콘 에피층(5)에 격자 손상이 발생하지 않거나 현저 히 감소하게 된다.
이어서, BPSG(3) 리플로우(reflow)를 위한 열처리를 실시한다. 이 때, 온도는 700 내지 800℃, 시간은 10분 내지 30분 실시한다. 여기의 열처리는 유리상의 BPSG(3)를 치밀화(densification)시키기 위한 것이다. 이를 통해, 인장된 실리콘 에피층(5)이 안정화될 수 있다.
도 4를 참조하면, 실리콘게르마늄층(7)을 완전히 제거한다. 이에 따라, 실리콘 에피층(5)은 인장 스트레스(tensile stress)가 완화되어 인장된 실리콘(strained-Si)을 형성하게 된다.
도 5를 참조하면, 인장된 실리콘(5) 상에 통상의 방법으로 모스 트랜지스터를 형성한다. 즉, 게이트 절연막(9)을 개재한 게이트 전극(11)을 형성하고, 게이트 전극의 측벽에 게이트 스페이서(13)를 형성한다. 이어서, 게이트 전극(11)에 인접한 실리콘층의 활성영역에 이온주입으로 소오스 및 드레인 영역(15)을 형성하고, 게이트 전극 및 활성영역의 상부에 실리사이드층(17)을 형성한다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따른 모스 트랜지스터 형성방법은 실리콘레르마늄층과 BPSG층의 열처리를 이용하여, 격자손상이 없는 인장된 실리콘 에피층을 형성하여 모스 트랜지스터의 구동 전류를 향상시킬 수 있다.
Claims (3)
- 기판에 BPSG층을 적층하는 단계;상기 BPSG층 상에 실리콘 에피층을 형성하는 단계;상기 실리콘 에피층 상에 실리콘게르마늄(SiGe)층을 형성하는 단계;상기 BPSG층을 치밀화하기 위하여 열처리를 하는 단계;상기 실리콘게르마늄층을 제거하여 상기 실리콘 에피층을 노출시키는 단계;상기 노출된 실리콘 에피층 상에 게이트 절연막을 개재한 게이트 전극을 형성하는 단계; 및상기 게이트 전극에 인접한 실리콘 에피층에 소오스 및 드레인 영역을 형성하는 단계를 포함하는 모스 트랜지스터의 형성방법.
- 제1항에서,상기 BPSG층을 치밀화하기 위한 열처리는 온도는 700 내지 800℃, 시간은 10분 내지 30분 실시하는 것을 특징으로 하는 모스 트랜지스터의 형성방법.
- 기판 상에 구비된 BPSG층;상기 BPSG층 상에 구비된 실리콘 에피층;상기 실리콘 에피층 상에 구비된 게이트 전극;상기 게이트 전극에 인접한 상기 실리콘 에피층에 형성된 소오스 및 드레인 영역을 포함하고, 상기 실리콘 에피층을 격자손상이 없이 안정화된 인장된 상기 실리콘 에피층인 것을 특징으로 하는 모스 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050061795A KR100638044B1 (ko) | 2005-07-08 | 2005-07-08 | 구동 전류를 향상시킨 모스 트랜지스터 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050061795A KR100638044B1 (ko) | 2005-07-08 | 2005-07-08 | 구동 전류를 향상시킨 모스 트랜지스터 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100638044B1 true KR100638044B1 (ko) | 2006-10-23 |
Family
ID=37621815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050061795A KR100638044B1 (ko) | 2005-07-08 | 2005-07-08 | 구동 전류를 향상시킨 모스 트랜지스터 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100638044B1 (ko) |
-
2005
- 2005-07-08 KR KR1020050061795A patent/KR100638044B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6503401B2 (ja) | 集積回路のトランジスタ構造 | |
| US7759206B2 (en) | Methods of forming semiconductor devices using embedded L-shape spacers | |
| KR101600553B1 (ko) | 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 ｍｏｓ 디바이스들의 제조 방법 | |
| US7517766B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| US20070224772A1 (en) | Method for forming a stressor structure | |
| US20130196478A1 (en) | Bottom-Notched SiGe FinFET Formation Using Condensation | |
| US20140217519A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100902105B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| JP2007250665A (ja) | 半導体装置及びその製造方法 | |
| CN1897234A (zh) | 半导体装置的制造方法以及半导体装置 | |
| US8450171B2 (en) | Strained semiconductor device and method of making same | |
| KR101339998B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102903639A (zh) | Mos晶体管、具有应力层的衬底及其形成方法 | |
| CN102468165B (zh) | 晶体管及其制造方法 | |
| US8524565B2 (en) | Semiconductor device and method for forming the same | |
| US10249729B1 (en) | Method for fabricating metal replacement gate semiconductor device using dummy gate and composite spacer structure | |
| KR100638044B1 (ko) | 구동 전류를 향상시킨 모스 트랜지스터 및 그 형성 방법 | |
| CN102915968A (zh) | Cmos晶体管的制作方法 | |
| KR100663010B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR100951740B1 (ko) | 반도체 소자의 제조 방법 | |
| EP3783664A1 (en) | Transistor with strained superlattice as source/drain region | |
| US9331175B2 (en) | Method of locally stressing a semiconductor layer | |
| CN103972173A (zh) | Cmos晶体管的形成方法 | |
| CN108074870A (zh) | 晶体管及其形成方法 | |
| CN102280379A (zh) | 一种应变硅nmos器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |