KR100631383B1 - 브리지 회로 및 통신 디바이스 - Google Patents

브리지 회로 및 통신 디바이스 Download PDF

Info

Publication number
KR100631383B1
KR100631383B1 KR1020030070124A KR20030070124A KR100631383B1 KR 100631383 B1 KR100631383 B1 KR 100631383B1 KR 1020030070124 A KR1020030070124 A KR 1020030070124A KR 20030070124 A KR20030070124 A KR 20030070124A KR 100631383 B1 KR100631383 B1 KR 100631383B1
Authority
KR
South Korea
Prior art keywords
bridge
bridge circuit
signal
circuit
transmission
Prior art date
Application number
KR1020030070124A
Other languages
English (en)
Other versions
KR20040032781A (ko
Inventor
플레이쉬하커크리스티안
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040032781A publication Critical patent/KR20040032781A/ko
Application granted granted Critical
Publication of KR100631383B1 publication Critical patent/KR100631383B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/738—Interface circuits for coupling substations to external telephone lines
    • H04M1/74—Interface circuits for coupling substations to external telephone lines with means for reducing interference; with means for reducing effects due to line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 발명은 전송 라인에 접속된 통신 디바이스의 수신 신호(c)의 에코 억제를 위한 브리지 회로에 관한 것으로, 먼저 브리지 회로에 전송 라인을 통해 수신된 수신 신호(c)가 공급될 수 있고, 상기 전송 라인을 통해 상기 통신 디바이스에 의해 전송되는 송신 신호(a)가 공급될 수 있는 데, 이러한 브리지 회로는 밸런싱시에, 수신 신호가 브리지 회로에서 탭(tap)되어 송신 신호에 의해 발생된 송신 신호의 일부를 억제함으로써 에코 보상되도록 설계되고, 브리지 회로를 밸런싱하기 위해, 적어도 하나의 브리지 브랜치에 접속되는 가변 시뮬레이션 디바이스(8)를 제공해서 적어도 하나의 브리지 브랜치의 적어도 하나의 회로부(Z5)를 시뮬레이션한다. 이러한 구성에 의해, 시뮬레이션 디바이스(8) 내의 신호 레벨이 감소될 수 있는데, 이것은 집적 회로로서 설계될 수 있으며 프로그래밍 가능하다.

Description

브리지 회로 및 통신 디바이스{BRIDGE CIRCUIT TO SUPPRESS ECHOES IN COMMUNICATION DEVICES}
도 1은 본 발명에 따른 브리지 회로의 일실시예를 도시한 도면.
도 2는 본 발명에 따른 브리지 회로의 제 2 실시예를 도시한 도면.
도 3은 2 와이어/4 와이어 전환을 도시한 도면.
도 4는 종래의 기술에 따른 브리지 회로.
도면의 주요부분에 대한 부호의 설명
1 : 송신 디바이스용 접속부 2 : 수신 디바이스용 접속부
3 : 전송 라인용 접속부 4 : 라인
5 : 단부 6 : 하이브리드 회로
7 : 송신기 8 : 시뮬레이션 디바이스
본 발명은 청구항 제 1 항의 전제부에 따른 통신 디바이스의 에코를 억제하거나 줄이는 브리지 회로에 관한 것이다.
2 와이어 라인(2-wire line)을 갖는 이중 모드에서는, 신호가, 예를 들어 xDSL 모뎀과 같은 통신 디바이스에 대해 양방향으로 동시에 전송된다. 그러나, 추가적인 처리를 위해, 인입 및 송출 신호는 양 라인의 끝에서 각각의 전송 방향으로 분리되어야 한다. 따라서, 2 와이어 전송(2-wire transmission)에서 4 와이어 전송(4-wire transmission)으로 그리고 그 반대로의 전환되며, 이는 예를 들어 하이브리도 회로에 의해 수행된다.
도 3은 그러한 장치를 도시하고 있다.
송신 및 수신 신호(c)가 함께 라인(4)의 먼 단부(remote end)(5)와의 사이에서 2 와이어 라인(4)을 통해서 전송된다. 라인의 가까운 단부(near end) 근방에서, 하이브리드 회로(6)는 2 와이어 전송으로부터 4 와이어 전송으로 전환시킨다. 송신 신호(a)는 송신 디바이스용 접속부(1)에서 하이브리드에 공급되고, 수신 신호(b)는 수신 디바이스용 접속부(2)에서 탭 또는 픽업된다.
여기서, 송신 신호(a)가 에코(d)로서 반사되어 수신 신호(b)로 진행된다고 하는 문제가 발생한다. 라인의 유형에 따라서, 이 에코의 신호의 세기(signal power)가 수신 신호의 신호 세기를 훨씬 초과할 수 있다. 이 에코를 가능한 한 억제하도록 하이브리드 회로 및/또는 필터 솔루션(solution)이 설계된다.
에코 억제에 대해 공지되어 있는 가능한 방법은 패시브 또는 액티브 필터를 사용하는 것이다. 이러한 타입의 에코 억제는, 필터의 치수를 전송 라인과 무관하게 할 수 있다는 이점이 있다. 그러나, 사용되는 전송 시스템에 따라서, 이들 필터는 아주 복잡할 수도 있으며 따라서 비용이 많이 들 수도 있다. 필터 솔루션의 다른 문제점은, 필터가 시스템마다 서로 다른 송신 및 수신 주파수 대역에 맞게 적절히 수정되어야 한다는 것인데, 이것은 통합된 솔루션의 경우에 제한된 범위까지만 가능하다는 것이다.
다른 해결 방법은 에코 경로를 시뮬레이션하고, 이 시뮬레이션에 의해 얻어진 신호로 에코를 소거하고자 하는 것이다. 이 방법은 일반적으로 에코 소거(Echo Cancellation)로 알려져 있다. 그 예들로는, 이른바 밸런싱 필터 또는 제 2 DAC(digital-analog converter) 솔루션이 있다. 이 방법의 이점은 사용된 주파수 대역에 크게 의존하지 않는다는 것이다.
두 솔루션 모두 비교적 쉽게 프로그래밍 가능하도록 설계될 수 있지만, 선형성 및 노이즈 기여의 관점에서 전체 시스템 내의 주요 요소가 솔루션이다. 왜냐하면, 대응하는 수신기 또는 반도체 모듈에서 먼저 에코 억제가 수행되기 때문이다. 이 억제 후에, 그러한 회로의 수신 신호 내에 존재하는 아날로그-디지털 변환기(ADC)의 최대 신호 레벨을 이용하기 위해서는 큰 증폭이 요구된다.
에코 소거의 다른 가능한 방법은 저항성의 또는 콤플렉스 터미네이션 세트(complex termination sets) 또는 브리지 회로이다. 이들 회로는, 라인 유형의 특정 영역을 가능한 양호하게 시뮬레이션하도록 그 크기가 정해진다. 다양한 라인 특성 때문에, 치수 조정에 있어서 절충이 필요하며, 따라서 각각의 모든 라인 유형에 대해 양호한 에코 억제를 얻지는 못한다.
도 4는 간단한 하이브리드의 구성을 브리지 회로의 형태로 도시한 것이다. 결합된 송신 및 수신 신호(c)가 송신기(7)를 통해 브리지 회로로 전송된다. 송신 신호(a)는 접속부(1)를 통해 송신 디바이스로 공급되고, 수신 신호(b)는 수신 디바이스용 접속부(2)를 통해 탭된다. 임피던스(Z1)는 예를 들어 브리지 회로를 포함하는 통신 디바이스의 부하를 나타낼 수 있고, 임피던스(Z2)는 송신기(7) 내의 권선에 대응할 수 있으며, 대응하는 전송 거리 또는 라인의 라인 임피던스를 고려하는 역할을 한다. 임피던스(Z1, Z2)는 브리지 회로의 제 1 브리지 브랜치의 구성요소이다. 임피던스(Z3, Z4)로 형성된 제 2 브리지 브랜치는 Z1 및 Z2에 의해 형성된 경로를 시뮬레이션하여 브리지 회로를 밸런싱(balance)하는 역할을 한다.
다음 수학식 1이 성립하면 에코가 감소한다.
Figure 112003037627260-pat00001
라인 상의 송신 신호의 송신 기능은 상기 조정에 영향받지 않으므로, 여기서는 더 이상 고려하지 않는다.
이들 회로에서는, 제 2 브리지 브랜치가 일반적으로 높은 임피던스를 갖도록 설계되기 때문에, 신호의 세기가 전송 세기의 일부만 되도, 제 2 브리지 브랜치 내의 신호 레벨이 일반적으로 아주 높기 때문에 회로를 집적 회로로 구현할 수 없다고 하는 문제가 발생한다.
따라서, 본 발명의 목적은 특정 범위 내에서는 프로그래밍 가능한 브리지 회로의 형태로 제공되고, 또한 적어도 부분적으로는 집적 회로의 형태로도 구현될 수 있는 하이브리드 회로를 제조해서, 통신 장치에서의 에코를 억제 혹은 감소시키는 것이다.
상기 목적은 청구항 제 1 항의 특징에 따른 브리지 회로에 의해 본 발명에 따라서 달성된다. 종속항들은 본 발명의 바람직한 실시예를 규정한다.
본 발명에 따르면, 브리지 회로를 밸런싱하기 위해, 적어도 하나의 브리지 브랜치 또는 적어도 하나의 브리지 브랜치의 회로부를 시뮬레이션하도록 가변 시뮬레이션 디바이스가 제공된다. 따라서, 브리지 회로는 브리지 회로의 브리지 브랜치들 중 하나의 임피던스의 변화에 의해서 뿐만 아니라, 시뮬레이션 디바이스 또는 시뮬레이션된 브리지 브랜치들 또는 그것에 의해 구현된 브리지 회로의 회로부를 수정함으로써 밸런싱된다.
이 시뮬레이션 디바이스는, 적어도 하나의 브리지 브랜치 내에서 보다 낮은 신호 레벨이 존재하도록 설계되어 적어도 하나의 브리지 브랜치와 접속될 수 있다. 따라서, 시뮬레이션 디바이스는 프로그래밍 가능하게 집적 회로의 형태로 설계될 수 있다.
일반적으로 시뮬레이션된 브리지 브랜치 또는 시뮬레이션된 회로부보다 높은 임피던스의 이 시뮬레이션 디바이스는, 적어도 하나의 브리지 브랜치 내에 존재하는 임피던스에 병렬로 접속될 수 있다. 브리지 회로는 일반적으로, 관련 전송 라인과 결합된 송신기의 권선에 의해 형성되는 임피던스, 즉, 송신부의 라인 임피던스 또는 브리지 회로를 포함하는 통신 디바이스 내에 존재하는 부하에 의해 형성된 임피던스를 또한 포함한다.
본 발명은, 예를 들어 VDSL 또는 ADSL 전송 시스템과 같은 xDSL 전송 시스템에 사용하기에 적합하지만, 여기에 한정되지는 않는다.
도 1에 도시된 본 발명에 따른 브리지 회로에서, 결합된 송신 및 수신 신호(c)가 송신부용 접속부(3) 및 송신기(7)를 통해 브리지 회로와 결합된다. 송신 디바이스의 송신 신호(a)가 접속부(1)를 통해 이 브리지 회로에 공급되고, 접속부(2)에서 수신 디바이스의 수신 신호(b)가 탭된다.
브리지 회로는, 예를 들어 브리지 회로를 포함하는 통신 디바이스의 부하를 나타내거나 또는 파워 적응(adaptation) 역할을 하는 임피던스(Z1)와, 전송 라인의 임피던스를 나타내며, 도시된 예에서 송신기(7)의 권선으로 구현되는 제 1 브리지 브랜치와 제 2 브리지 브랜치로 이루어진다. 이 제 2 브리지 브랜치는 임피던스 Z3, Z4, Z5로 이루어진다. 가변적이거나 조정가능한 시뮬레이션 디바이스(8)는 임피던스(Z5)에 병렬로 접속된다. 수신 디바이스용 접속부(2)의 한쪽 극은 시뮬레이션 디바이스(8)에서 탭되고, 이 접속부(2)의 다른쪽 극은 임피던스 Z1과 Z2 사이에 탭된다. 임피던스(Z5)를 시뮬레이션하는 이 시뮬레이션 디바이스는, 에코가 최소화되도록 밸런싱 파라미터 k로 표시된 바와 같이 수정될 수 있다. 이것은 수학식 2가 성립하는 경우이다.
Figure 112003037627260-pat00002
여기서 k는 0 내지 1의 폐구간 내에 있다. 밸런싱 파라미터 k는, 예를 들어 입력으로서 에코 신호 레벨의 측정치를 사용할 수 있는 적절한 알고리즘을 통해 결정될 수 있다.
임피던스(Z5)를 도입함으로써, 도 4에 도시된 전술한 종래기술의 상태에 비해, 시뮬레이션 디바이스(8)에서 신호 레벨의 감소가 얻어진다. 이 유형의 브리지 회로에 의해, 이제 프로그래밍 가능한 임피던스 어레이가 집적된 형태로 구현될 수 있도록 높은 임피던스를 갖는 시뮬레이션 디바이스를 설계하는 것이 가능하다. 따라서, 예를 들어, VDSL 전송 시스템의 경우에, 시뮬레이션 디바이스의 저항은 1㏀과 4㏀ 사이일 수 있고, 한편 브리지 브랜치의 시뮬레이션된 부분의 저항은 예를 들어 겨우 20Ω이다.
이 실시예는, 상이한 부하 또는 라인 임피던스들에 대한 적응 가능성과, 시뮬레이션된 경로(Z3 내지 Z5) 내의 낮은 신호의 세기와, 입력 신호에 대해 최소 노이즈를 갖는 입력 경로 사이의 안배를 양호하게 한다.
본 발명에 따른 다른 실시예가 도 2에 도시되어 있다. 도 2는 대체로 도 1에 도시된 브리지 회로를 이중으로(doubling)한 것을 도시하고 있다.
전술한 경우와 동일한 방법으로, 송신 및 수신 신호(c)가 전송 라인에 대한 접속부(3) 및 송신기(7)를 통해 이중 브리지 회로 배치와 결합된다. 도 1에서와 같이, 송신 신호는 송신 디바이스용 접속부(1)를 통해 이 이중 브리지 회로 배치로 공급되고, 수신 신호 b는 수신 디바이스용 접속부(2)에서 탭된다.
이중 브리지 회로 배치의 제 1 브리지 회로의 제 1 브리지 브랜치는 임피던스(Z11) 및 임피던스(Z2)로 이루어지고, 이 제 1 브리지 회로의 제 2 브리지 브랜치는 임피던스(Z31, Z41, Z51)로 이루어진다. 마찬가지로, 이중 브리지 회로 배치의 제 2 브리지 회로의 제 1 브리지 브랜치는 임피던스(Z12) 및 임피던스(Z2)에 의해 형성되고, 이 제 2 브리지 회로의 제 2 브리지 브랜치는 임피던스(Z32, Z42, Z52)에 의해 형성된다.
임피던스(Z11 또는 Z12)는, 예를 들어 도 3에 도시된 임피던스(Z1)와 유사한 방식으로, 브리지 회로를 포함하는 통신 디바이스 상의 부하를 나타낸다. 임피던스(Z2)는 송신기의 권선의 임피던스와 전송비에 따라 변환된 전송 라인의 라인 임피던스의 합을 나타낸다. 가변 시뮬레이션 디바이스(8)는 임피던스(Z51, Z52)에서 적절히 탭되며, 이 예에서 수신 디바이스용 접속부(2)의 두 극이 모두 시뮬레이션 디바이스(8)에서 탭된다. 밸런싱 파라미터 k로 표시된 바와 같이, 임피던스(Z51, Z52)를 시뮬레이션하는 시뮬레이션 디바이스(8)는 에코가 최소화되도록 수정될 수 있다. 이 경우, 밸런싱 파라미터 k는 2차원인 k=(k1, k2)인데, 여기서 k1은 제 1 브리지 회로를 밸런싱하기 위해 제공된 2차원 밸런싱 파라미터 부분을 나타내며, k2는 제 2 브리지 회로를 밸런싱하기 위해 제공된 부분을 나타내며, k1 및 k2는 0과 1 사이의 폐구간 내에 있다. 수학식 2에 대응하는 다음 수학식 3.1 및 3.2가 모두 성립하면 에코는 최적으로 억제된다.
Figure 112003037627260-pat00003
Figure 112003037627260-pat00004
임피던스(Z51, Z52)를 도입함으로써, 시뮬레이션 디바이스(8)에서 다시 신호 레벨의 감소가 얻어지는데, 이것은 집적된 프로그래밍 가능한 회로의 형태로 구현된다. 밸런싱 파라미터 k는 전술한 도 1의 실시예와 유사한 방식으로 결정될 수 있다.
본 발명에 따르면, 특정 범위 내에서는 프로그래밍 가능한 브리지 회로의 형태로 제공되고, 또한 적어도 부분적으로는 집적 회로의 형태로도 구현될 수 있는 하이브리드 회로를 제조해서, 통신 장치에서의 에코를 억제 혹은 감소시킬 수 있다.

Claims (10)

  1. 전송 라인에 접속된 통신 디바이스의 수신 신호에 대한 에코를 억제하는 브리지 회로로서 - 상기 브리지 회로에는 상기 전송 라인을 통해 상기 통신 디바이스에 의해 전송되는 송신 신호가 먼저 공급되고, 두번째로 상기 전송 라인을 통해 수신된 상기 수신 신호가 공급될 수 있으며, 상기 수신 신호는 상기 송신 신호에 의해 발생된 송신 신호의 일부를 포함함 - ,
    상기 브리지 회로는, 밸런싱시에 상기 수신 신호가 브리지 회로에서 탭(tap)되어 상기 송신 신호에 의해 발생된 상기 송신 신호의 일부를 억제함으로써 에코 억제될 수 있도록 구성되며,
    또한, 상기 브리지 회로를 밸런싱하기 위해 적어도 하나의 브리지 브랜치에 접속되는 가변 시뮬레이션 디바이스가 제공되어서 상기 적어도 하나의 브리지 브랜치의 적어도 하나의 회로부를 시뮬레이션하는 브리지 회로.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 브리지 브랜치의 적어도 일부는 상기 전송 라인의 임피던스, 상기 전송 라인에 접속되는 송신기의 임피던스, 또는 상기 통신 디바이스의 임피던스를 포함하는 브리지 회로.
  3. 제 1 항에 있어서,
    상기 시뮬레이션 디바이스는 그 내부에 상기 적어도 하나의 브리지 브랜치보다 더 낮은 레벨의 송신 신호가 존재하도록 설계되어 상기 적어도 하나의 브리지 브랜치와 접속되는 브리지 회로.
  4. 제 1 항에 있어서,
    상기 시뮬레이션 디바이스는 상기 적어도 하나의 브리지 브랜치의 상기 적어도 하나의 회로부에 병렬로 접속되는 브리지 회로.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 브리지는, 적어도 하나의 임피던스를 시뮬레이션하기 위해 상기 시뮬레이션 디바이스에 병렬로 접속되는 상기 적어도 하나의 임피던스를 포함하는 브리지 회로.
  6. 제 1 항에 있어서,
    상기 시뮬레이션 디바이스는 상기 시뮬레이션 디바이스에 의해 시뮬레이션된 상기 적어도 하나의 브리지 브랜치의 상기 회로부보다 더 높은 임피던스를 갖도록 설계되는 브리지 회로.
  7. 제 1 항에 있어서,
    상기 시뮬레이션 디바이스는 집적 회로의 형태로 설계되는 브리지 회로.
  8. 제 1 항에 있어서,
    상기 시뮬레이션 디바이스는 상기 브리지 회로를 밸런싱하도록 프로그래밍 가능하게 설계되는 브리지 회로.
  9. 전송 라인을 통해 송신 신호를 송신하고 전송 라인을 통해 수신 신호를 수신하는 통신 디바이스에 있어서,
    상기 통신 디바이스는 상기 수신 신호에 대한 에코 억제를 위한 브리지 회로를 포함하고, 상기 브리지 회로에는 상기 송신 신호가 먼저 공급되고, 두번째로 상기 수신 신호가 공급될 수 있으며, 상기 수신 신호는 상기 송신 신호에 의해 발생된 송신 신호의 일부를 포함하고 있음 - ,
    상기 브리지 회로는, 밸런싱시에 상기 수신 신호가 브리지 회로에서 탭되어 상기 송신 신호에 의해 발생된 상기 송신 신호의 일부를 억제함으로써 에코 억제될 수 있도록 구성되며,
    또한, 상기 브리지 회로를 밸런싱하기 위해, 적어도 하나의 브리지 브랜치에 접속되는 가변 시뮬레이션 디바이스가 제공되어 상기 적어도 하나의 브리지 브랜치의 적어도 하나의 회로부를 시뮬레이션하는 통신 디바이스.
  10. 제 9 항에 있어서,
    XDSL 신호의 송신 및 수신용으로 설계되는 통신 디바이스.
KR1020030070124A 2002-10-10 2003-10-09 브리지 회로 및 통신 디바이스 KR100631383B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10247208A DE10247208A1 (de) 2002-10-10 2002-10-10 Brückenschaltung zur Echounterdrückung in Kommunikationseinrichtungen
DE10247208.4 2002-10-10

Publications (2)

Publication Number Publication Date
KR20040032781A KR20040032781A (ko) 2004-04-17
KR100631383B1 true KR100631383B1 (ko) 2006-10-09

Family

ID=32038436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070124A KR100631383B1 (ko) 2002-10-10 2003-10-09 브리지 회로 및 통신 디바이스

Country Status (4)

Country Link
US (2) US7324467B2 (ko)
KR (1) KR100631383B1 (ko)
CN (1) CN100521567C (ko)
DE (1) DE10247208A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10247208A1 (de) * 2002-10-10 2004-04-22 Infineon Technologies Ag Brückenschaltung zur Echounterdrückung in Kommunikationseinrichtungen
US8452316B2 (en) * 2004-06-18 2013-05-28 Qualcomm Incorporated Power control for a wireless communication system utilizing orthogonal multiplexing
US8199681B2 (en) * 2008-12-12 2012-06-12 General Electric Company Software radio frequency canceller
US9130747B2 (en) * 2008-12-16 2015-09-08 General Electric Company Software radio frequency canceller
US8787571B2 (en) 2011-10-19 2014-07-22 General Electric Company Wired communications systems with improved capacity and security

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807283A (en) * 1985-06-13 1989-02-21 Oy Nokia Ab Method for adjusting the balancing impedance of a hybrid junction
JPH01241954A (ja) * 1988-03-23 1989-09-26 Nec Corp 平衡回路網
JPH05175883A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd ドアホンアダプタ装置
JPH07123161A (ja) * 1993-10-27 1995-05-12 Nec Corp 会議装置
KR20010099635A (ko) * 1998-08-31 2001-11-09 칼 하인쯔 호르닝어 디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제임피던스 장치
KR102154836B1 (ko) * 2020-04-22 2020-09-10 주식회사 가가 안전 고리와 연동하는 작업 안전 장치

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1281562B (de) 1966-04-01 1968-10-31 Hartmann & Braun Ag Brueckenschaltung zur Bestimmung des Widerstandsunterschiedes zweier Kabeladern
US4087654A (en) * 1975-11-28 1978-05-02 Bell Telephone Laboratories, Incorporated Echo canceller for two-wire full duplex data transmission
US4074086A (en) * 1976-09-07 1978-02-14 Bell Telephone Laboratories, Incorporated Joint adaptive echo canceller and equalizer for two-wire full-duplex data transmission
GB2054997B (en) * 1979-05-23 1984-01-18 Suwa Seikosha Kk Temperature detecting circuit
US4267599A (en) * 1979-11-28 1981-05-12 Gregory R. Ginn Antenna tuning system
US4272648A (en) * 1979-11-28 1981-06-09 International Telephone And Telegraph Corporation Gain control apparatus for digital telephone line circuits
US4476557A (en) * 1982-08-13 1984-10-09 At&T Bell Laboratories Duplex signaling circuit
US4652703A (en) * 1983-03-01 1987-03-24 Racal Data Communications Inc. Digital voice transmission having improved echo suppression
US4611342A (en) * 1983-03-01 1986-09-09 Racal Data Communications Inc. Digital voice compression having a digitally controlled AGC circuit and means for including the true gain in the compressed data
DE3472871D1 (en) * 1983-09-22 1988-08-25 Bbc Brown Boveri & Cie Circuit arrangement for the conversion of an input voltage lying within a predetermined frequency range of operation into a proportional output voltage
US4574200A (en) * 1984-01-18 1986-03-04 William H. Racca Thermistor temperature control circuit
GB8404563D0 (en) * 1984-02-21 1984-03-28 Plessey Co Plc Adaptive cancellation bridge circuit
EP0163298B1 (en) * 1984-05-30 1992-09-30 Hitachi, Ltd. Pcm coder/decoder with two-wire/four-wire conversion
JPH0720070B2 (ja) * 1985-08-14 1995-03-06 株式会社日立製作所 デイジタル平衡回路を有するｐｃｍ符号復号器
JPH0622352B2 (ja) * 1988-10-12 1994-03-23 勝敏 嶺 ノイズ除去方法
JPH0745809Y2 (ja) * 1989-04-19 1995-10-18 三菱重工業株式会社 硬貨判別装置
US4987316A (en) * 1989-10-03 1991-01-22 Automotive Systems Laboratory, Inc. Passenger restraint firing circuit
JP2520770B2 (ja) * 1990-07-06 1996-07-31 富士通株式会社 ハイブリッド回路
JPH04311197A (ja) * 1991-04-09 1992-11-02 Canon Inc 電話交換装置
US5893034A (en) * 1994-12-09 1999-04-06 Uniden Corporation Cordless parent/slave telephone set with improved sidetone handling
US5856970A (en) * 1996-08-05 1999-01-05 Motorola, Inc. Multi-channel echo cancellation method and apparatus
US6111861A (en) * 1996-12-30 2000-08-29 Siemens Information And Communication Networks, Inc. Method and system for managing high speed data communication
US5943392A (en) * 1997-01-24 1999-08-24 Southwestern Bell Telephone Company Device for measuring echo return loss in a two-two wire line system
US6400822B1 (en) * 1997-10-27 2002-06-04 Texas Instruments Incorporated Linear, optical coupled line impedance circuit
SE511055C2 (sv) * 1997-11-03 1999-07-26 Telia Ab Förbättringar i samband med undertryckning av korthållseko
US6072382A (en) * 1998-01-06 2000-06-06 Nonvolatile Electronics, Incorporated Spin dependent tunneling sensor
DE19808250A1 (de) * 1998-02-27 1999-09-02 Pierburg Ag Temperaturregler
WO2000008487A1 (de) * 1998-08-03 2000-02-17 Pepperl & Fuchs Gmbh Kapazitiver näherungsschalter zur auswertung kleiner kapazitätsänderungen und verfahren hierzu
US6373908B2 (en) * 1998-11-11 2002-04-16 Broadcom Corporation Adaptive electronic transmission signal cancellation apparatus for full duplex communication
JP2000330655A (ja) 1999-05-14 2000-11-30 Mitsubishi Electric Corp 定電圧回路
US6965657B1 (en) * 1999-12-01 2005-11-15 Velocity Communication, Inc. Method and apparatus for interference cancellation in shared communication mediums
EP1107464A1 (en) * 1999-12-06 2001-06-13 Alcatel Method and device for echo cancelling
US6720799B2 (en) * 2001-01-11 2004-04-13 Broadcom Corporation Replica network for linearizing switched capacitor circuits
US20020101982A1 (en) * 2001-01-30 2002-08-01 Hammam Elabd Line echo canceller scalable to multiple voice channels/ports
US6741124B2 (en) * 2002-02-20 2004-05-25 Robert J. Lucas Differential gain adjusting amplifier system with selectable electroluminescent differential photocell attenuation
DE10247208A1 (de) * 2002-10-10 2004-04-22 Infineon Technologies Ag Brückenschaltung zur Echounterdrückung in Kommunikationseinrichtungen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807283A (en) * 1985-06-13 1989-02-21 Oy Nokia Ab Method for adjusting the balancing impedance of a hybrid junction
JPH01241954A (ja) * 1988-03-23 1989-09-26 Nec Corp 平衡回路網
JPH05175883A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd ドアホンアダプタ装置
JPH07123161A (ja) * 1993-10-27 1995-05-12 Nec Corp 会議装置
KR20010099635A (ko) * 1998-08-31 2001-11-09 칼 하인쯔 호르닝어 디지털 송신 시스템의 에코 감쇠를 위한 스케일링된 복제임피던스 장치
KR102154836B1 (ko) * 2020-04-22 2020-09-10 주식회사 가가 안전 고리와 연동하는 작업 안전 장치

Also Published As

Publication number Publication date
US20040114543A1 (en) 2004-06-17
KR20040032781A (ko) 2004-04-17
US20080117840A1 (en) 2008-05-22
DE10247208A1 (de) 2004-04-22
US7778210B2 (en) 2010-08-17
US7324467B2 (en) 2008-01-29
CN1514550A (zh) 2004-07-21
CN100521567C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
US3973089A (en) Adaptive hybrid circuit
US5119365A (en) Bi-directional buffer line amplifier
US7729429B1 (en) Active replica transformer hybrid
US7778210B2 (en) Bridge circuit to suppress echoes in communication devices
WO2003094283A2 (en) Full duplexing for power line data communications
US5541990A (en) Compensated hybrid
US8837336B2 (en) Antenna arrangement
AU7152900A (en) Method and device for echo cancelling
US7298711B1 (en) Echo cancellation in a communication device
US6647115B2 (en) Method and apparatus for an improved analog echo canceller
US6542604B1 (en) Scaled impedance replica for echo attenuation in digital transmission systems
EP1787456B1 (en) Telephone line interface, side-tone attenuation circuit and method
EP1089450B1 (en) Telephone line interface circuit
JPS6112130A (ja) Ｐｃｍ符号復号器
KR20020059739A (ko) 2선 풀 듀플렉스 채널 송신 방법에서의 에코 보상 장치 및방법
GB2362063A (en) Connecting broadband voice and data signals to telephone systems
EP1612962B1 (en) Broadband xDSL transceiver
EP4012934A1 (en) Noise signal processing device and method
EP1195913B1 (en) Amplifier arrangement
AU681169B2 (en) Line termination circuit
US20060133600A1 (en) Flexible hybrid structure tunable for different telecom market solutions
JP2646669B2 (ja) 電子式ハイブリッド回路
JPH01222550A (ja) ハイブリツド回路
JPS63299527A (ja) 電話装置の２線−４線変換回路
JPH0379893B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 14