KR100630856B1 - 역다중화의 분산 코딩 - Google Patents

Abstract

요소 1 내지 n으로 이루어진 데이터 패킷이 2개의 절반, 즉 1 내지 n/2와 n/2 내지 n으로 분할된다. 제1 절반은 제1 데이터 스트림으로 1 부터 n/2의 순서로 전송되고, 제2 절반은 제2 데이터 스트림으로 n부터 n/2+1의 순서로 전송되며, 이들을 요소 단위로 xor하여 이루어진 스트림이 제3 데이터 스트림으로 전송된다.

Description

역다중화의 분산 코딩{DISPERSITY CODING FOR INVERSE MULTIPLEXING}

본 발명은 디지털 데이터의 디지털 역다중화를 위한 방법, 장치 및 소프트웨어에 관한 것이다.

실제로, 디지털 데이터를 전송하는, 특히 네트워크를 통해 디지털 데이터를 전송하는 아주 많은 방법들이 공지되어 있다. 일례로 인터넷을 통해 전송되는 디지털 데이터가 있지만, 예를 들면 코드리스(cordless) GSM 전화의 경우에서와 같은 디지털 전화 신호도 있다.

실제로, 디지털 데이터의 역다중화를 위한 여러가지 방법 및 장치도 공지되어 있다.

데이터는 매체를 통해 데이터 패킷의 형태로 전송된다. 이것은 예를 들면 구리 또는 유리 섬유 형태의 물리적 케이블을 통하거나 또는 예를 들면 적외선이나 무선파를 통한 코드리스 방식으로 행해질 수 있다.

데이터가 전송되는 매체의 대역폭과 종종 연관되는 데이터 전송 용량은 대체로 너무 작기 때문에, 데이터는 종종 압축된다. 그렇지만, 이것은 종종 충분하지 않아 보였다.

게다가, 이들 방법의 대부분은 2대의 컴퓨터 사이에서의 데이터 전송을 최적 화하는 데 목적을 두고 있다. 또한, 많은 기술들에서는 오버헤드가 불가피하고, 회선의 오류 또는 고장 및 다른 오동작에 관하여 항상 안정된 것은 아니다.

그 중에서도 특히, 본 발명의 목적은 이들 문제점들을 적어도 부분적으로 해결하는 데 있다. 이를 위해, 본 발명은 디지털 데이터의 디지털 역다중화 방법으로서, 디지털 데이터 패킷을 제1 흐름, 제2 흐름 및 제3 흐름으로 분할하는 단계를 포함하며, 상기 제1 흐름에서, 상기 디지털 데이터 패킷은 전단으로부터 후단으로 전송되고, 상기 제2 흐름에서, 상기 디지털 데이터 패킷은 후단으로부터 전단으로 전송되며, 상기 제3 흐름은 매번마다 상기 패킷의 전단 서브영역의 후단 부분으로부터의 디지털 데이터 패킷의 제1 데이터 요소와 상기 패킷의 후단 서브영역의 전단 부분으로부터의 디지털 데이터 패킷의 제2 데이터 요소로부터 얻은 데이터 요소의 흐름을 포함하며, 이 제1 및 제2 데이터 요소는 가역 연산에 의해 하나의 제3 데이터 요소로 변환되는 것인 디지털 역다중화 방법을 제공한다.

게다가, 본 발명은 데이터 요소들로 이루어진 디지털 데이터 패킷을 전송하는 장치로서, 상기 데이터 요소들을 전송하도록 구성된 전송 모듈, 상기 디지털 데이터 패킷을 저장하도록 구성된 메모리 모듈, 매번마다 상기 메모리 모듈의 2개의 부분으로부터 2개의 데이터 요소, 즉 상기 패킷의 전단 서브영역의 후단 부분으로부터의 하나의 데이터 요소와 상기 패킷의 후단 서브영역의 전단 부분으로부터의 하나의 데이터 요소를 판독하도록 구성된 판독 모듈, 상기 2개의 데이터 요소를 전송될 하나의 데이터 요소로 변환하도록 구성된 연산자, 및 상기 판독 모듈의 상기 데이터 요소들을 수신하여 상기 데이터 요소들을 상기 연산자로 공급하고 또 그 결과 얻어지는 데이터 요소를 상기 연산자로부터 수신하여 상기 데이터 요소를 상기 전송 모듈로 공급하도록 구성된 구성 모듈을 포함하는 디지털 데이터 패킷 전송 장치를 제공한다.

또한, 본 발명은 데이터 요소들로 이루어진 디지털 데이터 패킷을 수신하는 장치로서, 적어도 3개의 데이터 요소 흐름을 수신하도록 구성된 수신 모듈, 상기 데이터 요소들을 저장하도록 구성된 메모리 모듈, 2개의 데이터 요소를 하나의 데이터 요소로 변환하도록 구성된 연산자, 각 흐름으로부터 수신된 데이터 요소들의 양을 계수(tally)하도록 구성된 카운팅 모듈, 상기 전체 디지털 데이터 패킷을 재구성하는 데 필요한 모든 데이터 요소들이 존재하는지를 결정하고 또 재구성에 의해 상기 디지털 데이터 패킷의 어느 부분이 결정되어야만 하는지를 결정하도록 구성된 결정 모듈, 및 매번마다 상기 데이터 요소를 상기 연산자에 공급하기 위해 상기 연산자에 연결되어 있는 상기 메모리 수단으로부터 2개의 데이터 요소를 검색하여, 상기 연산자의 결과 데이터 요소를 배출하며 상기 결과 데이터 요소를 상기 메모리 모듈에 기록하는 재구성 모듈을 포함하는 디지털 데이터 패킷 수신 장치를 제공한다.

게다가, 본 발명은 머신(machine)에 의해 실행될 때 그 머신으로 하여금, 적어도 3개의 데이터 요소 흐름으로 전송되는 디지털 데이터 패킷을 수신하는 단계, 상기 데이터 요소 흐름의 상기 데이터 요소를 메모리 수단에 기록하는 단계, 각 흐름으로부터 수신된 데이터 요소의 양을 계수하는 단계, 상기 전체 디지털 데이터 패킷을 재구성하는 데 필요한 모든 데이터 요소들이 존재하는지를 결정하고 또 재구성에 의해 상기 디지털 데이터 패킷의 어느 부분이 결정되어야만 하는지를 결정하는 단계, 가역 연산을 사용하여 2개의 데이터 요소를 하나의 데이터 요소로 변환하는 단계, 매번마다 상기 메모리 수단으로부터 2개의 데이터 요소를 검색하여 상기 데이터 요소를 연산자 루틴으로 공급하며 상기 연산자 루틴으로부터 결과 데이터 요소를 배출하는 단계, 및 상기 결과 데이터 요소를 상기 메모리 수단에 기록하는 단계를 수행하도록 하는 명령어를 포함하는 머신 판독 가능한 매체를 포함하는 장치를 제공한다.

데이터 흐름을 몇개의 흐름으로 분할함으로써, 제1 흐름은 데이터를 전단으로부터 전송하기 시작하여 후단으로 진행하고, 제2 흐름은 후단으로부터 전단으로 진행하며, 본 발명에 따른 적어도 하나의 제3 흐름이 정의되어, 예를 들면 컴퓨터들 사이에서 또 컴퓨터로 데이터를 아주 빠르게 전송할 수 있다. 게다가, 특정의 방식으로 이 흐름이 편집되기 때문에, 송신기(들)와 수신기(들)만 서로 통신하면 된다. 있을 수 있는 다른 송신기(들)가 서로 통신할 필요가 없다. 게다가, 예를 들어 모든 데이터가 언제 수신되는지를 계수하기 위해 복잡한 데이터 처리가 필요하지 않다. 머신 판독 가능한 명령어는 임의의 인식가능한 형태의 컴퓨터 소프트웨어일 수 있다. 소프트웨어는 사람이 판독 가능한, 즉, C, Basic, Pascal로 된 명령어이거나 또는 머신 판독 전용, 즉 HEX 또는 디지털 형태일 수 있다.

게다가, 본 발명의 결과, 제3 검사 신호도 데이터로부터 편집되기 때문에, 고속이며 안정된 저 오버헤드의 데이터 전송을 실현할 수 있다.

많은 경우, 데이터 연결은 비대칭적이며, 전송 용량은 수신 용량보다 더 작다. 본 발명에 따른 방법에서, 전송 용량이 더 작음에도 불구하고 전체 수신 용량이 사용될 수 있다. 이것은 예를 들어 소위 인터넷을 통한 스트리밍 방송에서 중요할 수 있으며, 인터넷을 통해 디지털 라디오 방송 및 장래에는 텔레비전 또는 비디오까지도 행해질 수 있다. 데이터 흐름은 또한 여러가지 회선을 거쳐 입력될 수 있다. 예를 들어, 하나의 데이터 흐름은 예를 들어 전화 회선을 거쳐 입력될 수 있고, 다른 데이터 흐름은 케이블, 전기선 또는 GSM을 통한 코드리스 방식으로 입력될 수 있다. 또한, 데이터 흐름이 물리적 다중화에 의해 하나의 케이블을 거쳐 입력되도록 할 수 있다. 따라서, 본 발명은 실제로 특정 형태의 디지털 역다중화를 제공한다.

본 발명에 따른 역다중화는 여러가지 레벨로, 마이크로 레벨 및 매크로 레벨, 또는 여러가지 레벨에서 동시에 행해질 수 있다. 가능한 마이크로 레벨은 비트 레벨이다. 가능한 매크로 레벨은 인터넷을 통해 이루어지는 연결로부터 알려진 바와 같은 수신시에 데이터로 병합되는 데이터 패킷의 레벨이다.

본 방법의 일 실시예에서, 전단 서브영역의 후단 부분으로부터의 연속적인 제1 데이터 요소들은 후단으로부터 전단으로 선택된다. 그 결과, 필요한 오버헤드와 제어가 아주 적다. 본 방법의 일 실시예, 즉 본 발명에 따른 방법의 일 실시예에서, 후단 서브영역의 전단 부분으로부터의 연속적인 제2 데이터 요소들은 전단으로부터 후단으로 선택되며, 이는 한층 더 제어를 더욱 단순화시킨다. 일 실시예에서, 매번마다 바로 다음에 오는 데이터 요소가 선택된다.

전술한 방법들 중 하나에서, 필요에 따라 2개의 동일한 부분으로 분할될 수 있는 패킷에 보충되는 디지털 데이터 패킷은 2개의 동일한 크기의 부분으로 분할될 수 있다. 그 결과, 더 적은 수의 위치만 계수하면 되며, 간단한 방법이 보장될 수 있다.

전술한 방법들 중 하나에서, 제1 및 제2 데이터 요소는 디지털 데이터 패킷의 비트이고, 제3 데이터 요소는 제1 데이터 요소와 제2 데이터 요소에 대한 한 번의 이진 연산, 양호하게는 XOR 연산의 결과이다. XOR 연산은 가장 간단한 연산이다. 간단한 가역적 이진 연산에 의해, 신속하고 간단한 방법이 실현될 수 있다.

전술한 방법들 중 하나에 따른 실시예에서, 제1, 제2 및 제3 흐름의 데이터 요소는 각각 제1, 제2 및 제3 데이터 버퍼에 넣어진다. 따라서, 데이터 버퍼는 디지털 데이터 패킷의 절반의 크기를 가질 수 있다. 이와 같이, 최소의 메모리 수단과 제어에 의해 간단한 방법이 실현될 수 있다.

본 방법의 다른 실시예에서, 제1, 제2 및 제3 흐름의 데이터 요소는 각각 디지털 데이터 패킷의 크기를 갖는 하나의 데이터 버퍼에 넣어진다. 이와 같이, 이용가능한 메모리 크기를 최적으로 사용할 수 있다. 상기 실시예에서, 제1 흐름은 데이터 버퍼를 전단에서부터 후단으로 채워갈 수 있고, 제2 흐름은 데이터 버퍼를 후단에서 전단으로 채워갈 수 있으며, 제3 흐름은 복제되고, 하나의 복제된 흐름은 데이터 버퍼를 중간으로부터 전단으로 채워가고, 다른 복제된 흐름은 데이터 버퍼를 중간에서 후단으로 채워간다. 그 결과, 아주 간단한 구현이 가능하다.

다른 실시예에서, 제1 및 제2 흐름의 데이터 요소들은 제1 데이터 버퍼에 넣 어지고, 제1 흐름은 데이터 버퍼를 전단에서 후단으로 채워가고, 제2 흐름은 데이터 버퍼를 후단에서 전단으로 채워가며, 제3 흐름의 데이터 요소는 제2 데이터 버퍼에 넣어진다. 이것은 예를 들어 제1 또는 제2 흐름이 아주 고속일 때 유리하다. 그러면, 그 흐름이 절반을 넘어서 진행하는 것이 간단히 행해질 수 있다.

전술한 방법의 일 실시예에서, 제1 또는 제2 흐름은 제3 흐름으로부터 오는 데이터 버퍼에 이미 존재하는 데이터 요소를 덮어쓰기할 수 있다,

본 방법의 실시예에서, 제1, 제2 및 제3 장치는 각각 제1, 제2 및 제3 흐름을 제4 장치로 전송한다. 제4 장치는 데이터 버퍼 중 하나가 충만될 때 또는 각자의 데이터 버퍼가 충만될 때 제1, 제2 및 제3장치로 신호를 전송하거나 또는 데이터 버퍼가 충만되거나 각자의 데이터 버퍼가 충만되자마자 신호를 전송할 수 있다.

가능한 실시예에서, 예를 들면, 스트리밍 인터넷 콘텐츠 또는 다른 순차적 신호를 전송 또는 수신할 때, 흐름은 거의 동시에 전송된다.

전술한 방법의 실시예는 송신 장치가 제1, 제2 및 제3 흐름을 각각 제1, 제2 및 제3 수신 장치로 전송하고, 제1, 제2 및 제3 수신 장치가 그의 각자의 흐름을 다른 2개의 수신 장치로 전달하는 방법에 관한 것이다.

게다가, 본 발명은 디지털 데이터 패킷을 유기적인 데이터 네트워크 내의 제1 장치로 전송하는 방법에 관한 것으로서, 데이터 네트워크 내의 적어도 2개의 전송 장치는 제1 장치로 상보적인 데이터 패킷을 동시에 전송하고, 제3 데이터 전송 장치는 매번마다 패킷의 전단 서브영역의 후단 부분으로부터의 제1 데이터 요소와 패킷의 후단 서브영역의 전단 부분으로부터의 제2 데이터 요소로부터 획득한 데 이터 패킷을 제1 장치로 전송하며, 이 제1 및 제2 데이터 요소는 가역 연산에 의해 하나의 제3 데이터 요소로 변환되고, 전송 장치의 데이터 패킷은 병합될 때 패킷을 형성한다.

본 방법의 일 실시예에서, 제1 장치는 전송 장치의 전송을 제어하고, 제1 장치는 전송 장치 또는 장치들에 독립하여 데이터 패킷을 데이터 네트워크 내의 적어도 하나의 장치로 전달한다. 그 결과, 본 방법, 소프트웨어 또는 장치는 독일 특허 제1017388호에 기술된 바와 같은 유기적인 네트워크에 설치될 수 있다.

게다가, 본 발명은 디지털 데이터 패킷을 수신하는 방법에 관한 것으로서, 데이터 저장 수단을 구비한 수신 장치는 수신될 디지털 데이터 패킷의 크기의 데이터 저장 수단에 데이터 버퍼를 생성하며, 그 후에 거의 동시에 제1 흐름, 제2 흐름 및 적어도 하나의 제3 흐름의 데이터 요소를 수신하고, 수신 장치는 데이터 버퍼를 전단에서부터 후단으로 제1 데이터 요소 흐름으로 채워가고, 데이터 버퍼를 후단에서부터 전단으로 제2 데이터 요소 흐름으로 채워가며, 데이터 버퍼를 중간에서부터 전단으로 또 후단으로는 제3 데이터 요소 흐름으로 채워간다.

본 방법의 일 실시예에서, 수신 장치는 데이터 요소 흐름의 전송 장치에 데이터 버퍼의 전단 또는 후단 절반이 언제 충만되는지와 제3 흐름의 데이터 양 및 데이터 버퍼를 아직 절반도 채우지 않은 흐름이 데이터 버퍼의 나머지 절반을 채우기에 충분하다.

게다가, 본 발명은 디지털 데이터 패킷을 전송하는 방법에 관한 것으로서, 데이터 저장 수단을 구비한 장치가 데이터 저장 수단에 데이터 버퍼를 생성하고, 디지털 데이터 패킷을 이 데이터 버퍼에 저장하며, 매번마다 데이터 버퍼의 전단 서브영역의 후단 부분으로부터의 제1 데이터 요소와 데이터 버퍼의 후단 서브영역의 전단 부분으로부터의 제2 데이터 요소를 가역 연산에 의해 하나의 데이터 요소로 변환하고 상기 데이터 요소를 전송한다.

디지털 데이터 패킷을 수신 또는 전송하기 위한 전술한 본 방법들 중 하나의 실시예에서, 적어도 3개의 디지털 데이터 흐름이 각각 거의 동시에 수신 또는 전송된다.

본 발명에 따른 수신 장치는 또한 데이터 요소를 복제하여 복제된 데이터 요소 각각을 메모리 모듈에 기록하도록 구성된 복제 모듈을 포함한다.

게다가, 본 발명은 전술한 방법에 따른 디지털 데이터 패킷을 전송하는 소프트웨어에 관한 것으로서, 이 소프트웨어는,

- 메모리 수단으로부터 2개의 데이터 요소, 즉 패킷의 전단 서브영역의 후단 부분으로부터의 하나의 데이터 요소와 패킷의 후단 서브영역의 전단 부분으로부터의 하나의 데이터 요소를 검색하여 상기 2개의 데이터 요소를 가역 연산에 의해 하나의 데이터 요소로 변환하는 구성 루틴,

- 원하는 데이터 요소 흐름을 전송하는 전송 루틴, 및

- 데이터 요소 흐름의 수신기로부터 명령어를 수신 및 처리하여 전송을 정지하는 정지 루틴을 포함한다.

일 실시예에서, 상기 소프트웨어는 또한

- 데이터 요소 흐름들 중 어느 것을 전송해야 하는지의 명령어를 수신하는 명령어 루틴을 더 포함한다.

양호하게는, 장치가 수신 장치로부터의 신호의 수신 후에 전송을 정지한다. 그 결과, 조정이 간단하다.

게다가, 본 발명은 전술한 청구항의 하나 이상에 따른 방법을 실행하는 루틴을 구비한 소프트웨어에 관한 것이다. 상기 설명으로부터, 도면과 그의 설명을 결합하면, 당업자라면 어느 루틴이 그 목적에 필요한지와 상기 루틴이 서로에 대해 어떻게 동작해야 하는지는 자명할 것이다. 이러한 소프트웨어는 물론 하드웨어, 예를 들어 PROM, EPROM 등으로 즉시 구현되거나 하드웨어에 예를 들어 하드웨어 로직에서의 칩 레벨로 입력될 수 있다.

게다가, 본 발명은 전술한 소프트웨어를 구비한 캐리어에 관한 것이다.

또한, 본 발명은 전술한 소프트웨어를 구비한 장치에 관한 것이다.

이 소프트웨어는 또한 머신 상에 제공될 수 있는 것으로서, 머신에 의해 실행될 때 그 머신으로 하여금 전술한 동작들을 수행하도록 하는 명령어를 포함하는 머신 판독 가능한 매체를 포함한다.

본 발명의 추가의 실시예들은 청구항에 구체적으로 기술되어 있다.

본 발명은 또한 본 발명의 전형적인 실시예들을 구성하는 도면들에 기초하여 구체적으로 설명되어 있다. 그렇지만, 본 발명은 상기 전형적인 실시예들에 한정되는 것은 아니다.

도 1은 독일 특허 제1017870호에 기술되어 있는 바와 같은 수신기에서 하나 의 신호를 2개의 신호로 분할하는 것과 이들을 병합하는 것을 나타낸 도면이고,

도 2는 수신기에서 하나의 신호를 3개의 신호로 분할하는 것과 이들을 병합하는 것을 나타낸 도면이며,

도 3은 수신기가 3개의 물리적으로 분리된 소스로부터 분할된 신호를 수신하는 것을 나타낸 도면이고,

도 4는 하나의 신호가 3개의 흐름으로 분할되어 3개의 물리적으로 분리된 수신기로 들어가고, 이들 수신기가 신호를 서로 교환하여 완전한 신호를 획득하는 것을 나타낸 도면이며,

도 5a 내지 도 5d는 3개의 흐름을 통해 디지털 데이터 패킷을 전송하고 2개의 데이터 버퍼를 거쳐 이를 수신 및 재구성하는 것을 나타낸 도면이고,

도 6a 내지 도 6c는 3개의 흐름을 통해 디지털 데이터 패킷을 전송하고 2개의 데이터 버퍼를 거쳐 이를 수신 및 재구성하는 것을 나타낸 도면이며,

도 7a 및 도 7b는 3개의 흐름을 통해 디지털 데이터 패킷을 전송하고 하나의 데이터 버퍼를 거쳐 이를 수신 및 재구성하는 것을 나타낸 도면이고,

도 8은 하나의 데이터 버퍼를 채우는 데 있어서의 연속한 단계들을 나타낸 도면이다.

도 1은 독일 특허 제1017870호에도 기술되어 있는 바와 같은 상황을 나타낸 것으로서, 신호(5)는 종래에 수신기(3)으로 들어간다. 수신기(3)는 그 신호 또는 그 신호를 구성하고 있는 각 데이터 패킷을 2개의 흐름(1, 2)으로 분할하여 이를 수신기(4)로 전달한다. 흐름 1은 전단부로부터 전송된 신호로서, 그 데이터 패킷또는 신호의 제1 비트가 먼저 전송되고 이어서 제2 비트가 전송되고, 이하 마찬가지라는 것을 의미한다. 흐름 2는 신호(5)이거나 그의 데이터 패킷이지만 반대 방향으로서, 마지막 비트가 먼저 전송되고 이어서 끝에서 두번째 비트가 전송되고, 이하 마찬가지라는 것을 의미한다. 따라서, 완전한 데이터 패킷을 재구성하는 데 사용될 수 있는 상보적 신호의 문제가 있다.

수신기(4)는 그의 데이터 버퍼를 전단에서는 신호 1로 그리고 후단에서는 제2 신호로 동시에 채운다. 이것은 또한 컴퓨터 프로그램에 의해서도 행해질 수 있지만, 하드웨어에 의해서 구현될 수도 있다. 버퍼가 충만된 경우, 이는 전체 신호 또는 데이터 패킷이 수신되었음을 의미하며, 수신기(4)는 송신기/발송기(3)에 버퍼가 충만되었다는 신호를 전송하고, 이는 그 신호가 수신되었다는 것을 의미한다. 물론 수신기(4)는 버퍼가 충만될 때까지 송신기/발송기(3)에 계속하여 신호를 전송하거나 버퍼가 충만되었을 때 단지 그 연결을 차단하거나 포트를 하이 또는 로우로 설정하는 것도 가능하다.

도 2에는, 도 1에서와 거의 동일한 상황이 기술되어 있지만, 본 발명에 따라 제3 데이터 흐름 또는 신호(6)가 존재한다.

여기에서는, 2개의 다른 신호 1 또는 2 중 어느 하나가 완전히 수신되었을 때 전체 신호 또는 데이터 패킷이 재구성될 수 있으며, 이는 그 데이터의 절반이 수신되었고 다른 2개의 흐름 1 또는 2가 6과 함께 데이터 또는 데이터 패킷의 나머지 절반을 형성한다는 것을 의미한다. 3개의 흐름의 데이터가 다함께 디지털 데이 터 패킷을 재구성하는 데 충분한지도 기준으로서 사용될 수 있다. 이것은 다른 도면인 도 5a 내지 도 5d에 더욱 명료하게 설명되어 있다.

도 3에는, 제1, 제2 및 제3 장치(10, 11, 12)가 각각 데이터 흐름(13, 14, 15)을 제4 장치(16)로 전송하는 가능한 상황이 도시되어 있다. 장치(16)는 원래의 신호 또는 원래의 데이터 흐름을 재구성하여 이를 데이터 흐름(17)으로서 전달한다. 이것은 예를 들어 장치(16)의 수신 능력이 장치(10, 11, 12)의 공통 전송 능력보다 크거나 같을 때 유리할 수 있다. 장치(16)의 전송 능력이 장치(10, 11, 12)의 전송 능력보다 더 클 때 훨씬 더 큰 이점이 얻어진다. 결국, 이와 같이 3개의 별도의 흐름(13, 14, 15)보다 더 큰 속도를 갖는 흐름(17)은 얻어진다.

도 4는 제1 장치(20)가 데이터 흐름(21)을 수신하는 일 실시예를 나타낸 것이다. 상기 흐름은 3개의 별도의 흐름(22, 23, 24)으로 분할되어 장치(25, 26, 27)로 각각 들어간다. 상기 장치들은 그의 수신된 데이터를 서로에게 전달한다. 이것은 여러가지 방법으로 가능하다. 장치(25)와 장치(26)이 서로 교환하고 장치(26)와 장치(27)이 서로 교환하는 일례가 도시되어 있다. 또한 3개의 장치(25, 26, 27) 모두가 서로 교환하는 것도 가능하다. 3개의 장치는 그 모두가 데이터를 다시 전달할 수 있으며, 그 결과 효과적으로 3배의 전송 능력이 달성된다.

도 5a 내지 도 5d는 본 발명의 동작의 일 실시예를 나타낸 것이다. 여기서는 편의상 하나의 장치(30)가 3개의 흐름(A, B, C)을 전송하고 하나의 장치(31)가 3개의 흐름(A, B, C)을 수신하는 상황이 도시되어 있다(도 6a 내지 도 6c, 도 7a 및 도 7b의 경우도 마찬가지임).

전송 장치(30)는 n개의 데이터 요소(1...n)를 갖춘 데이터 버퍼(32)를 구비하고 있다. 상기 데이터 요소는 예를 들면 작은 데이터 패킷, 비트 또는 바이트일 수 있다. 흐름 A는 방향 a로 표시된 순서에 따라 데이터 버퍼(32)로부터 연속적으로 검색되는 데이터 요소들로 이루어져 있다. 흐름 C는 방향 c로 표시된 순서에 따라 데이터 버퍼(32)로부터 연속적으로 검색되는 데이터 요소들로 이루어져 있다. 흐름 B는 방향 b로 표시된 순서에 따라 데이터 버퍼(32)로부터 연속적으로 검색되는 데이터 요소들과 방향 b'로 표시된 순서에 따라 데이터 버퍼로부터 검색되는 데이터 요소들의 결과로서 발생된다. 이 경우, 2개의 데이터 요소에 대해 XOR 연산(33)이 행해지고 그 결과 하나의 출력 데이터 요소가 얻어진다. 이와 같이 하여 흐름 B가 생성된다. 동 도면에서, 데이터 요소는 데이터 버퍼의 중간(34)으로부터 양단쪽으로 검색되는 것으로 표시되어 있다. 그렇지만, 어떤 상황에서는 흐름 B가 중간에서 정확히 시작되지 않을 수 있다. 흐름 B가 정확히 중간에서 시작하는 것의 이점은 여분의 데이터가 전송 또는 계수될 필요가 없다는 것이다.

이 예에서 수신 장치는 2개의 데이터 버퍼, 즉 n개의 데이터 요소를 포함할 수 있는 데이터 패킷 버퍼(36) 및 n/2개의 데이터 요소를 포함할 수 있는 보조 데이터 버퍼(35)를 구비한다. 착신 흐름 A은 데이터 패킷 버퍼(36)를 전단으로부터 후단으로 채워가며, 흐름 C는 데이터 패킷 버퍼(36)를 후단으로부터 전단으로 채워간다. 지금까지 본 방법은 독일 특허 제1017870호에 기술된 것과 동일하다. 착신 흐름 B는 보조 데이터 버퍼(35)를 전단으로부터 후단으로 채워간다. 도 5b에 상기 과정이 도시되어 있다. 이 예에서, 3개의 데이터 요소가 흐름 A를 통해 전송되고 번호 4가 시작되며(점선), 7개의 데이터 요소가 흐름 C를 거쳐 전송되고, 흐름 B를 거쳐서는 11개의 데이터 요소가 전송되며 번호 12가 시작된다(점선).

도 5c에는, 데이터 요소의 절반이 전송되었기 때문에 흐름 A가 중단되어 있는 것이 도시되어 있다. 흐름 B도 보조 데이터 버퍼(35)가 충만되어 있기 때문에 중단되어 있다. 한편, 이 경우 흐름 C는 계속되지만, 상기 흐름은 이제 이미 중단되어 있을 수 있는데, 왜냐하면 데이터 패킷 버퍼(36)와 보조 데이터 버퍼(35) 내의 데이터의 전방 절반으로부터 데이터 패킷 버퍼(36)의 후방 절반이 도 5c에 도시한 바와 같은 방식으로 재구성될 수 있기 때문이다. 매번마다, 보조 데이터 버퍼(35)로부터의 하나의 데이터 요소와 데이터 패킷 버퍼(36)로부터의 하나의 데이터 요소가 XOR 연산에 의해 원래의 디지털 데이터 패킷의 데이터 요소에 대응하는 하나의 데이터 요소로 변환된다. 동 도면에는, 데이터 요소들이 실선을 따라 처리되고 그 후에 데이터 요소들은 점선을 따라 처리되는 것으로 표시되어 있다. 화살표 e로 표시된 순서에 따라 데이터 요소들이 보조 데이터 버퍼(35)로부터 하나씩 연속적으로 검색되어 XOR 연산 장치(또는 XOR 연산자)(38)로 공급된다. 게다가, 매번마다 하나의 데이터 요소가 데이터 패킷 버퍼(36)로부터 화살표 f로 표시한 방향에 따라 중간에서부터 전단쪽으로 동시에 복사되고 또한 XOR 연산 장치(38)로 공급된다. XOR 연산 장치(38)의 출력은 화살표 h로 표시된 방향에 따라 데이터 패킷 버퍼의 중간으로부터 후단쪽으로 데이터 패킷 버퍼(36)에 배치되는 원래의 데이터 패킷의 원래의 데이터 요소이다. 그 결과, 전체 데이터 패킷 버퍼(36)는 채워지고 원래의 데이터 패킷이 재구성된다.

도 5d에는, 데이터 패킷 버퍼(36)의 거의 전부가 채워져 있는 상황이 도시되어 있다. 실제적으로, 여기서 여전히 계속되고 있는 흐름 C는 흐름 A가 완전히 수신되었을 때 이미 중단되어 있을 수 있으며, 이 경우 그 크기는 n/2개 데이터 요소이며, 흐름 B와 C의 데이터 요소의 개수는 모두 데이터 요소의 나머지 부분과 같으며, 이 경우는 n/2이다. 흐름 A 또는 C 중 어느 하나가 아주 고속일 때 다른 경우로는 고속 흐름이 중간을 넘어서도 계속되도록 하고 3개의 데이터 흐름 모두의 데이터 요소들의 합이 n개의 데이터 요소일 때 중단시키는 것이 있다.

도 6a에는, 수신측(41)에서 3개의 데이터 버퍼(A, B, C)가 사용되고 있는 상황이 도시되어 있다. 송신측으로부터 3개의 데이터 흐름 A, B 및 C가 전송되고, 이들은 수신측에서 데이터 버퍼 A, B, 및 C에 각각 넣어진다. 이 예에서, 상기 수신 버퍼의 크기는 n/2개 데이터 요소이다. 3개의 데이터 버퍼를 사용하는 것의 이점은 검사가 용이하다는 것이다. 버퍼가 충만될 때 그 버퍼를 채우는 흐름의 전송은 중단될 수 있다. 또한, 버퍼가 충만될 때, 현재 충만된 버퍼를 채운 흐름은 우회되어 다른 버퍼를 채우는 데, 기존의 흐름이 이미 그를 채우는 곳에서부터가 아닌 다른 쪽에서부터 채울 수 있다.

도 6b에는, 재구성이 어떻게 행해질 수 있는지가 도시되어 있다. 이 경우, 데이터 버퍼 A가 먼저 채워져 있다. 포인터 z는 마지막 데이터 요소가 있는 곳을 나타낸다. 다른 버퍼에서, 마지막 데이터 요소의 위치는 포인터 x와 y로 각각 표시되어 있다. 데이터 버퍼 B에 이미 존재하는 데이터를 사용하여, 데이터 버퍼 C 는 후단에서부터 전단쪽으로 채워질 수 있다. 그를 위해, 데이터 요소는 데이터 버퍼 A의 후단으로부터와 데이터 버퍼 B의 전단으로부터 검색될 수 있다(이것은 물론 데이터 버퍼 B가 후단으로부터 채워져 있을 때는 후단으로부터 일 수 있음). 2개의 데이터 요소는 XOR 연산자로 공급되어 데이터 버퍼 C에 배치될 수 있는 데이터 요소로 변환된다. 이와 같이 하여, 데이터 버퍼 C는 이 경우 양단으로부터 채워진다. 데이터 버퍼 B와 데이터 버퍼 C 모두에 있는 데이터 양이 데이터 버퍼 C를 완전히 채우기에 충분하게 보이는 경우, 데이터 버퍼 C와 B로의 각각의 데이터 흐름 B와 C는 도 6b에도 나타낸 바와 같이 중단될 수 있다. 하나의 버퍼 A 또는 C가 충만되어 있을 때 그 버퍼로의 추가의 흐름을 버퍼 C 또는 A로 각각 우회시키는 것도 가능하다. 이것은 데이터 요소 모두의 합이 n일 때 중단될 수 있다.

도 6c에는, 수신측에서 데이터의 전송이 이미 중단될 수 있는지를 결정하기 위해 도 6a 및 도 6b에 도시한 바와 같은 상황에 대한 검사 알고리즘의 플로우차트가 도시되어 있다. 도 6b에는, 수신된 데이터가 배치되어야만 하는 곳에서 계수되는 포인터 x, y 및 z가 도시되어 있다. 이 알고리즘에 기초하여, 어느 데이터 버퍼가 아직 충만되어 있지 않은지와 다른 2개의 데이터 버퍼의 내용이 데이터 버퍼 A 또는 C를 완전히 채우기에 충분한지, 즉 아직 완전히 채워지지 않았는지가 결정된다.

도 7a 내지 도 7d에는, 수신 장치(51)에서 하나의 데이터 버퍼(52)가 사용되는 일 실시예가 도시되어 있다. 전송 장치(50)는 데이터 버퍼(54)와 XOR 연산자(55)를 구비하고, 수신 장치(52)도 데이터 버퍼(52)와 XOR 연산자(55)를 구 비하고 있다. 게다가, 수신 장치(51)는 데이터 흐름 B의 데이터를 데이터 버퍼(52)의 2개의 위치에 배치하기 위한 복제기(56)를 구비한다.

그 동작은 다음과 같다. 데이터 흐름 A를 통해서는 데이터가 전송되고, 데이터 버퍼(54)는 a 방향으로 판독된다. 데이터 흐름 C를 통해서는 데이터가 전송되고, 데이터 버퍼(54)는 c 방향으로 판독되며, 중간에서부터 방향 b와 b'으로 데이터 버퍼(54)로부터의 데이터를 포함하는 2개의 데이터 흐름은 XOR 연산자(55)로 보내져, 매번마다 2개의 데이터 요소가 데이터 흐름 B를 통해 전송되는 하나의 데이터 요소로 변환된다.

수신 장치(51)에서, 데이터 흐름은 수신 수단을 통해 들어간다. 데이터 흐름 A의 데이터 요소는 전단으로부터 후단으로 a 방향으로 데이터 버퍼(52)에 넣어진다. 흐름 C의 데이터 요소는 후단으로부터 전단으로 c 방향으로 데이터 버퍼(52)에 넣어진다. 데이터 흐름 B의 데이터 요소들은 복제기(56)에 의해 복제되어 중간으로부터 방향 b와 b'으로 데이터 버퍼(52)에 넣어진다. 데이터 버퍼(52)가 충만되어 적어도 절반(전방 절반 또는 후방 절반)이 데이터 흐름 A 또는 C로부터의 데이터로 채워질 때, 다른 데이터 요소의 재구성은 도 7b에 나타낸 바와 같이 시작될 수 있다. 원칙적으로, 데이터 흐름은 그 다음에 중단될 수 있다. 데이터 버퍼(52)의 중간에 대해 대칭적으로 위치하는 2개의 데이터 요소는 판독되어 XOR 연산자로 공급된다. 그 결과는 중간으로부터 시작하여 데이터 버퍼(52)로 들어간다. 그 후에, 방향 e 및 f에서의 그 다음 데이터 요소가 판독되어 데이터 버퍼의 우측에 기록된다. 이것은 해칭선으로 알 수 있다.

여러 도면에서, 매번마다 전송 장치는 3개의 발신 데이터 흐름을 갖는 것으로 도시되어 있다. 그렇지만, 실제로는 일반적으로 데이터 흐름 중 하나를 각각 보장하는 3개의 별도의 전송 장치가 있다.

본 발명에 따르면, 처음부터 바로, 전송 시작 시에 3개의 흐름 중 하나가 그 수신에 기여하기에 불충분한 것으로 보일 수 있다. 그러면, 3개의 흐름 중 2개를 계속하는 것으로 결정될 수 있다. 이것을 전송 장치를 사용하여 조정하지 않는 것도 가능하다. 사실, 이 극단적인 경우, 제3 흐름은 단지 잠시동안만 존재하고, 따라서 제3 흐름이 데이터의 전체 전송에 전혀 기여하지 않는 일이 발생할 수 있다.

그 경우, 본 발명에 따른 방법은 예를 들어 GSM 또는 다른 코드리스 전화에서 사용될 수 있다. 그 경우, 대화 또는 데이터 흐름은 작은 패킷으로 분리될 수 있으며, 이 패킷은 본 발명에 따른 방법에 따라 전송될 수 있다. 또한, 이용가능한 대역폭을 사용할 수 있다. 각 데이터 흐름은 다른 대역을 거쳐 전송될 수 있으며, 따라서 이용가능한 대역폭을 최적으로 사용할 수 있다. 또한, 서로 다른 주파수를 거쳐 서로 다른 흐름을 전송하는 것도 가능하다.

전술한 장치들은 인터넷 또는 인트라넷을 통해 서로 연결되어 있는 (퍼스널) 컴퓨터 또는 PDA일 수 있다. 이들의 경우, 데이터 패킷은 데이터 파일 또는 인터넷 페이지일 수 있지만, 스트리밍 오디오 또는 비디오 브로드캐스트일 수도 있다. 상기 장치는 또한 데이터 연결을 통해 영화 등을 다운로드하는 (지능형) 텔레비전일 수도 있다.

전술한 바와 같은 방법, 장치 및 소프트웨어는 독일 특허 제1017833호에 광 범위하게 기술되어 있는 것과 같은 유기적 데이터 네트워크에 아주 양호하게 배치될 수 있다. 특히, 상기 특허에 기술되어 있는 장치들은 전송 장치에 독립적으로 데이터를 전달하기 때문에, 전술한 방법은 어떤 복잡한 제어 플랫폼도 필요하지 않기 때문에 이점이 있다.

한 세트의 가능한 결정 규칙들도 이하에 나타내었다. 도 8에는, 연속적인 단계가 도시되어 있다.

변수 :

- a 제1 흐름이 활성이면 참

- b 제2 흐름이 활성이면 참

- c 제3 흐름이 활성이면 참

- p 버퍼에 제1 흐름을 배치

- q 버퍼에 제2 흐름을 배치

- s 버퍼에 제3 흐름을 배치

- t 버퍼에 제3 흐름을 상보적 배치

- l 버퍼의 길이

- n 버퍼의 길이의 절반(l/2)

- D 데이터 버퍼

- R 기록될 데이터 요소

제1 흐름 기록 동작:

p = p + 1

D[p] = R

p = q 이면 모두 중단 버퍼 충만

q = n 이고 p = s 이면 제1 흐름을 중단

c가 참이고 p >= s 이면

p =< n 이면 D[l-p] = D[l-q] xor R 그렇지 않으면 제1 흐름을 중단

l-p > q이면 제1 및 제3 흐름을 중단

제2 흐름 기록 동작:

q = q + 1

D[q] = R

p = q 이면 모두 중단 버퍼 충만

p = n 이고 q = t 이면 제2 흐름을 중단

c가 참이고 t >= q 이면

p >= n 이면 D[l-q] = D[l-q] xor R 그렇지 않으면 제2 흐름을 중단

l-q > p이면 제2 및 제3 흐름을 중단

제3 흐름 기록:

s = s - 1

t = t + 1

p >= s 이고 q >= t 이면 제3 흐름을 중단 제3 흐름 준비

p < s 이면 D[s] = R 그렇지 않으면 D[s] = R xor D[t]

q < t 이면 D[t] = R 그렇지 않으면 D[t] = R xor D[s]

c가 참이 아니고 xor 흐름이 계속중이 아니면, 그 버퍼가 충만(p=q)될 때까지 기다려야 한다.

Claims (45)

1. 디지털 데이터를 디지털 역다중화하는 방법으로서,

   데이터 요소 1 내지 p를 갖는 전단 서브영역과 데이터 요소 p+1 내지 n을 갖는 후단 서브영역을 포함하는 디지털 데이터 패킷을 제1 흐름, 제2 흐름 및 제3 흐름으로 분할하는 단계를 포함하며,

   상기 제1 흐름에서, 상기 디지털 데이터 패킷은 상기 전단 서브영역의 데이터 요소 1로부터 시작하여 상기 전단 서브영역의 데이터 요소 p까지 전송되고,

   상기 제2 흐름에서, 상기 디지털 데이터 패킷은 상기 후단 서브영역의 데이터 요소 n으로부터 시작하여 상기 후단 서브영역의 데이터 요소 p+1까지 전송되며,

   상기 제3 흐름은 상기 디지털 데이터 패킷의 전단 서브영역의 데이터 요소 p로부터 시작하는 후단 부분으로부터의 제1 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 데이터 요소 p+1로부터 시작하는 전단 부분으로부터의 제2 데이터 요소가 가역 연산에 의해 제3 데이터 요소로 변환될 때마다 얻어지는 데이터 요소의 흐름을 포함하는 것인 디지털 역다중화 방법.
2. 제1항에 있어서, 상기 전단 서브영역의 상기 후단 부분으로부터의 연속적인 제1 데이터 요소는 후단으로부터 전단으로 선택되는 것인 디지털 역다중화 방법.
3. 제1항에 있어서, 상기 후단 서브영역의 상기 전단 부분으로부터의 연속적인 제2 데이터 요소는 전단으로부터 후단으로 선택되는 것인 디지털 역다중화 방법.
4. 제2항에 있어서, 상기 후단 서브영역의 상기 전단 부분으로부터의 연속적인 제2 데이터 요소는 전단으로부터 후단으로 선택되는 것인 디지털 역다중화 방법.
5. 제2항에 있어서, 매번 바로 다음에 오는 데이터 요소가 선택되는 것인 디지털 역다중화 방법.
6. 제3항에 있어서, 매번 바로 다음에 오는 데이터 요소가 선택되는 것인 디지털 역다중화 방법.
7. 제4항에 있어서, 매번 바로 다음에 오는 데이터 요소가 선택되는 것인 디지털 역다중화 방법.
8. 제7항에 있어서, 상기 디지털 데이터 패킷은 2개의 부분으로 분할될 수 있는 패킷에 보충될 수 있으며, 상기 2개의 부분은 동일 크기의 부분인 것인 디지털 역다중화 방법.
9. 제1항에 있어서, 상기 제1 및 제2 데이터 요소는 상기 디지털 데이터 패킷의 비트이고, 상기 제3 데이터 요소는 단일 이진 연산의 결과인 것인 디지털 역다중화 방법.
10. 제9항에 있어서, 상기 단일 이진 연산은 상기 제1 데이터 요소와 상기 제2 데이터 요소에 대한 XOR 연산인 것인 디지털 역다중화 방법.
11. 제1항에 있어서, 상기 제1, 제2 및 제3 흐름의 데이터 요소는 각각 제1, 제2 및 제3 데이터 버퍼에 각각 배치되는 것인 디지털 역다중화 방법.
12. 제11항에 있어서, 상기 각 데이터 버퍼는 상기 디지털 데이터 패킷의 절반의 크기를 갖는 것인 디지털 역다중화 방법.
13. 제1항에 있어서, 상기 제1, 제2 및 제3 흐름의 데이터 요소는 각각 상기 디지털 데이터 패킷의 크기를 갖는 하나의 데이터 버퍼에 배치되는 것인 디지털 역다중화 방법.
14. 제13항에 있어서, 상기 제1 흐름은 상기 데이터 버퍼를 전단에서부터 후단으로 채워가고, 상기 제2 흐름은 상기 데이터 버퍼를 후단에서부터 전단으로 채워가며, 상기 제3 흐름은 복제되고, 하나의 복제된 흐름은 상기 데이터 버퍼를 중간에서부터 전단으로 채워가며, 다른 복제된 흐름은 상기 데이터 버퍼를 중간에서부터 후단으로 채워가는 것인 디지털 역다중화 방법.
15. 제1항에 있어서, 상기 제1 및 제2 흐름의 데이터 요소는 제1 데이터 버퍼에 배치되고, 상기 제1 흐름은 상기 데이터 버퍼를 전단에서부터 후단으로 채워가며, 상기 제2 흐름은 상기 데이터 버퍼를 후단에서부터 전단으로 채워가고, 상기 제3 흐름의 데이터 요소는 제2 데이터 버퍼에 배치되는 것인 디지털 역다중화 방법.
16. 제11항에 있어서, 상기 제1 흐름 또는 상기 제2 흐름은 상기 제3 흐름으로부터 나와 상기 데이터 버퍼에 이미 존재하는 데이터 요소를 덮어쓰는(overwrite) 것인 디지털 역다중화 방법.
17. 제13항에 있어서, 상기 제1 흐름 또는 상기 제2 흐름은 상기 제3 흐름으로부터 나와 상기 데이터 버퍼에 이미 존재하는 데이터 요소를 덮어쓰는 것인 디지털 역다중화 방법.
18. 제15항에 있어서, 상기 제1 흐름 또는 상기 제2 흐름은 상기 제3 흐름으로부터 나와 상기 데이터 버퍼에 이미 존재하는 데이터 요소를 덮어쓰는 것인 디지털 역다중화 방법.
19. 제1항에 있어서, 제1, 제2 또는 제3 장치는 각각 상기 제1, 제2 및 제3 흐름을 각각 전송하는 것인 디지털 역다중화 방법.
20. 제19항에 있어서, 제4 장치는 데이터 버퍼들 중 하나가 가득 채워지고 각각의 데이터 버퍼가 가득 채워질 때 상기 제1, 제2 및 제3 장치에 신호를 전송하고, 상기 제4 장치는 데이터 버퍼들 중 하나가 가득 채워지고 각각의 데이터 버퍼가 가득 채워질 때 수신 확인 신호의 전송을 중지하는 것인 디지털 역다중화 방법.
21. 제1항에 있어서, 상기 흐름들은 동시에 전송되는 것인 디지털 역다중화 방법.
22. 제1항에 있어서, 전송 장치는 상기 제1, 제2 및 제3 흐름을 각각 제1, 제2 및 제3 수신 장치로 전송하고, 상기 제1, 제2 및 제3 수신 장치는 그 각자의 흐름을 다른 2개의 수신 장치로 전달하는 것인 디지털 역다중화 방법.
23. 디지털 데이터를 디지털 역다중화하는 방법으로서,

    데이터 요소 1 내지 p를 갖는 전단 서브영역과 데이터 요소 p+1 내지 n을 갖는 후단 서브영역을 포함하는 디지털 데이터 패킷을 제1 흐름, 제2 흐름 및 제3 흐름으로 분할하는 단계를 포함하며,

    상기 제1 흐름에서, 상기 디지털 데이터 패킷은 상기 전단 서브영역의 데이터 요소 1로부터 시작하여 상기 전단 서브영역의 데이터 요소 p까지 전송되고,

    상기 제2 흐름에서, 상기 디지털 데이터 패킷은 상기 후단 서브영역의 데이터 요소 n으로부터 시작하여 상기 후단 서브영역의 데이터 요소 p+1까지 전송되며,

    상기 제3 흐름은 상기 디지털 데이터 패킷의 전단 서브영역의 데이터 요소 p로부터 시작하는 후단 부분으로부터의 제1 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 데이터 요소 p+1로부터 시작하는 전단 부분으로부터의 제2 데이터 요소가 가역 연산에 의해 제3 데이터 요소로 변환될 때마다 얻어지는 데이터 요소의 흐름을 포함하고,

    상기 전단 서브영역의 상기 후단 부분으로부터의 연속적인 제1 데이터 요소는 후단으로부터 전단으로 선택되며,

    상기 후단 서브영역의 상기 전단 부분으로부터의 연속적인 제2 데이터 요소는 전단으로부터 후단으로 선택되고,

    매번 바로 다음에 오는 데이터 요소가 선택되며,

    상기 디지털 데이터 패킷은 2개의 부분으로 분할될 수 있는 패킷에 보충될 수 있고, 상기 2개의 부분은 동일 크기의 부분으로 분할되는 것인 디지털 역다중화 방법.
24. 제23항에 있어서, 상기 제1 및 제2 데이터 요소는 상기 디지털 데이터 패킷의 비트이고, 상기 제3 데이터 요소는 단일 이진 연산의 결과인 것인 디지털 역다중화 방법.
25. 제24항에 있어서, 상기 단일 이진 연산은 상기 제1 데이터 요소와 상기 제2 데이터 요소에 대한 XOR 연산인 것인 디지털 역다중화 방법.
26. 제23항에 있어서, 상기 흐름들은 동시에 전송되는 것인 디지털 역다중화 방법.
27. 유기적인 데이터 네트워크에서 제1 장치로 제1항에 따른 디지털 데이터 패킷을 전송하는 방법으로서,

    상기 유기적인 데이터 네트워크 내의 제2 전송 장치로부터 상기 제1 장치로 상기 제1 흐름을 전송함과 동시에 상기 유기적인 데이터 네트워크 내의 다른 제2 전송 장치로부터 상기 제1 장치로 상기 제2 흐름을 전송하는 단계와,

    제3 데이터 전송 장치로부터 상기 제1 장치로 상기 제3 흐름을 전송하는 단계

    를 포함하며,

    상기 전송 장치들의 흐름들은 병합될 때 디지털 데이터 패킷을 형성하는 것인 디지털 데이터 패킷 전송 방법.
28. 제27항에 있어서, 상기 제1 장치는 상기 전송 장치들의 전송을 제어하고, 상기 제1 장치는 상기 전송 장치 또는 장치들에 상관없이 상기 디지털 데이터 패킷을 상기 데이터 네트워크 내의 적어도 하나의 장치로 전달하는 것인 디지털 데이터 패킷 전송 방법.
29. 제28항에 있어서, 적어도 3개의 디지털 데이터 흐름을 동시에 전송하는 것인 디지털 데이터 패킷 전송 방법.
30. 제1항에 기재한 방법에 따라 전송된 디지털 데이터 패킷을 수신하는 방법으로서,

    데이터 저장 수단을 갖는 수신 장치에 수신될 디지털 데이터 패킷의 크기를 갖는 데이터 버퍼를 준비하는 단계와,

    상기 제1, 제2 및 제3 데이터 요소 흐름을 수신하는 단계

    를 포함하며,

    상기 수신 장치는 상기 데이터 버퍼를 전단에서부터 후단으로 상기 제1 데이터 요소 흐름으로 채워가고, 상기 데이터 버퍼를 후단에서부터 전단으로 상기 제2 데이터 요소 흐름으로 채워가며, 상기 데이터 버퍼를 중간에서부터 전단 및 후단으로 상기 제3 데이터 요소 흐름으로 채워가고, 상기 제1, 제2 및 제3 데이터 요소 흐름은 동시에 수신되는 것인 디지털 데이터 패킷 수신 방법.
31. 제30항에 있어서, 상기 수신 장치는 상기 데이터 버퍼의 전단 또는 후단 절반이 가득 채워지고 상기 제3 흐름과 상기 데이터 버퍼를 아직 절반도 채우지 못한 흐름의 데이터 양이 합쳐서 상기 데이터 버퍼의 나머지 절반을 채우기에 충분할 경우에 상기 데이터 요소 흐름들의 전송 장치에 이를 알려주는 것인 디지털 데이터 패킷 수신 방법.
32. 제30항에 있어서, 적어도 3개의 디지털 데이터 흐름을 동시에 전송하는 것인 디지털 데이터 패킷 수신 방법.
33. 데이터 요소 1 내지 p를 갖는 전단 서브영역과 데이터 요소 p+1 내지 n을 갖는 후단 서브영역을 포함하는 디지털 데이터 패킷을 전송하는 방법으로서,

    데이터 저장 수단을 갖는 장치에 의해 데이터 버퍼를 준비하는 단계 - 상기 데이터 버퍼는 상기 데이터 저장 수단에 준비됨 - 와,

    상기 데이터 버퍼에 상기 디지털 데이터 패킷을 저장하는 단계와,

    매번 상기 디지털 데이터 패킷의 전단 서브영역의 데이터 요소 p로부터 시작하는 후단 부분에 대응하는 상기 데이터 버퍼의 전단 서브영역의 후단 부분으로부터의 제1 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 데이터 요소 p+1로부터 시작하는 전단 부분에 대응하는 상기 데이터 버퍼의 후단 서브영역의 전단 부분으로부터의 제2 데이터 요소를 가역 연산에 의해 하나의 데이터 요소로 변환하는 단계와,

    상기 변환된 데이터 요소를 전송하는 단계

    를 포함하는 디지털 데이터 패킷 전송 방법.
34. 제33항에 있어서, 적어도 3개의 디지털 데이터 흐름을 동시에 전송하는 것인 디지털 데이터 패킷 전송 방법.
35. 제1항에 기재한 방법을 이용하여 데이터 요소들을 포함하는 디지털 데이터 패킷을 전송하는 장치로서,

    상기 데이터 요소들을 전송하도록 구성된 전송 모듈과,

    상기 디지털 데이터 패킷을 저장하도록 구성된 메모리 모듈과,

    매번 상기 메모리 모듈의 2개의 부분으로부터 2개의 데이터 요소, 즉 상기 디지털 데이터 패킷의 전단 서브영역의 데이터 요소 p로부터 시작하는 후단 부분으로부터의 하나의 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 데이터 요소 p+1로부터 시작하는 전단 부분으로부터의 하나의 데이터 요소를 판독하도록 구성된 판독 모듈과,

    상기 2개의 데이터 요소를 전송될 하나의 데이터 요소로 변환하도록 구성된 연산자와,

    상기 판독 모듈의 상기 데이터 요소들을 수신하여 상기 데이터 요소들을 상기 연산자에 공급하고 그 결과 얻어지는 데이터 요소를 상기 연산자로부터 수신하여 상기 데이터 요소를 상기 전송 모듈에 공급하도록 구성된 구성 모듈

    을 포함하는 디지털 데이터 패킷 전송 장치.
36. 데이터 요소들을 포함하는 디지털 데이터 패킷을 수신하는 장치로서,

    적어도 3개의 데이터 요소 흐름을 수신하도록 구성된 수신 모듈과,

    상기 데이터 요소들을 저장하도록 구성된 메모리 모듈과,

    2개의 데이터 요소를 하나의 결과 데이터 요소로 변환하도록 구성된 연산자와,

    각 흐름으로부터 수신된 데이터 요소들의 양을 계수하도록 구성된 카운팅 모듈과,

    완전한 디지털 데이터 패킷을 재구성하는 데에 필요한 모든 데이터 요소들이 존재하는지를 판정하고 재구성에 의해 상기 디지털 데이터 패킷의 어느 부분이 결정되어야만 하는지를 판정하도록 구성된 판정 모듈과,

    매번 상기 연산자에 연결되어 있는 상기 메모리 수단으로부터 2개의 데이터 요소를 검색하여 상기 데이터 요소들을 상기 연산자에 공급하고, 상기 연산자의 결과 데이터 요소를 배출하며, 상기 결과 데이터 요소를 상기 메모리 모듈에 기록하는 재구성 모듈을 포함하는 디지털 데이터 패킷 수신 장치.
37. 제36항에 있어서, 데이터 요소를 복제하여 이 복제된 데이터 요소마다 상기 메모리 모듈에 기록하도록 구성된 복제 모듈을 더 포함하는 디지털 데이터 패킷 수신 장치.
38. 머신에 의해 실행될 때 그 머신으로 하여금,

    데이터 요소 1 내지 p를 갖는 전단 서브영역과 데이터 요소 p+1 내지 n을 갖는 후단 서브영역을 포함하는 디지털 데이터 패킷을 제1 흐름, 제2 흐름 및 제3 흐름으로 분할하는 단계로서, 상기 제1 흐름에서 상기 디지털 데이터 패킷은 상기 전단 서브영역의 데이터 요소 1로부터 시작하여 상기 전단 서브영역의 데이터 요소 p까지 전송되고, 상기 제2 흐름에서 상기 디지털 데이터 패킷은 상기 후단 서브영역의 데이터 요소 n으로부터 시작하여 상기 후단 서브영역의 데이터 요소 p+1까지 전송되며, 상기 제3 흐름은 상기 디지털 데이터 패킷의 전단 서브영역의 데이터 요소 p로부터 시작하는 후단 부분으로부터의 제1 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 데이터 요소 p+1로부터 시작하는 전단 부분으로부터의 제2 데이터 요소가 가역 연산에 의해 제3 데이터 요소로 변환될 때마다 얻어지는 데이터 요소의 흐름을 포함하는 것인 분할 단계와,

    전송 장치로부터 상기 제1, 제2 및 제3 흐름을 각각 제1, 제2 및 제3 수신 장치로 전송하는 단계로서, 상기 제1, 제2 및 제3 수신 장치는 그 각자의 흐름을 다른 2개의 수신 장치로 전달하는 것인 전송 단계와,

    메모리 수단으로부터 2개의 데이터 요소, 즉 상기 디지털 데이터 패킷의 전단 서브영역의 후단 부분으로부터의 하나의 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 전단 부분으로부터의 하나의 데이터 요소를 검색하는 단계와,

    상기 2개의 데이터 요소를 가역 연산에 의해 하나의 데이터 요소로 변환시키는 단계와,

    원하는 데이터 요소 흐름을 전송하는 단계와,

    데이터 요소 흐름의 수신기로부터의 명령어를 수신 및 처리하여 전송을 중단하는 단계

    를 포함하는 동작들을 수행하도록 하는 명령어들을 포함하는 머신 판독 가능한 기록 매체.
39. 제38항에 있어서, 머신에 의해 실행될 때 그 머신으로 하여금, 상기 데이터 요소 흐름들 중 어느 것이 전송되어야만 하는지에 대한 명령어를 수신하는 단계를 포함하는 동작들을 수행하도록 하는 명령어들을 더 포함하는 머신 판독 가능한 기록 매체.
40. 머신에 의해 실행될 때 그 머신으로 하여금,

    데이터 저장 수단을 갖는 장치에 의해 데이터 버퍼를 준비하는 단계 - 상기 데이터 버퍼는 상기 데이터 저장 수단에 준비됨 - 와,

    상기 데이터 버퍼에 데이터 요소 1 내지 p를 갖는 전단 서브영역과 데이터 요소 p+1 내지 n을 갖는 후단 서브영역을 포함하는 디지털 데이터 패킷을 저장하는 단계와,

    상기 데이터 저장 수단으로부터 2개의 데이터 요소, 즉 상기 디지털 데이터 패킷의 전단 서브영역의 데이터 요소 p로부터 시작하는 후단 부분으로부터의 하나의 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 데이터 요소 p+1로부터 시작하는 전단 부분으로부터의 하나의 데이터 요소를 검색하는 단계와,

    매번 상기 디지털 데이터 패킷의 전단 서브영역의 데이터 요소 p로부터 시작하는 후단 부분에 대응하는 상기 데이터 버퍼의 전단 서브영역의 후단 부분으로부터의 제1 데이터 요소와 상기 디지털 데이터 패킷의 후단 서브영역의 데이터 요소 p+1로부터 시작하는 전단 부분에 대응하는 상기 데이터 버퍼의 후단 서브영역의 전단 부분으로부터의 제2 데이터 요소를 가역 연산에 의해 하나의 데이터 요소로 변환하는 단계와,

    상기 변환된 데이터 요소를 전송하는 단계와,

    데이터 요소 흐름의 수신기로부터의 명령어를 수신 및 처리하여 전송을 중단하는 단계

    를 포함하는 동작들을 수행하도록 하는 명령어들을 포함하는 머신 판독 가능한 기록 매체.
41. 머신에 의해 실행될 때 그 머신으로 하여금,

    제1항에 기재한 방법에 따라 적어도 3개의 데이터 요소 흐름으로 전송되는 디지털 데이터 패킷을 수신하는 단계와,

    상기 데이터 요소 흐름의 상기 데이터 요소를 메모리 수단에 기록하는 단계와,

    각 흐름으로부터 수신된 데이터 요소의 양을 계수하는 단계와,

    완전한 디지털 데이터 패킷을 재구성하는 데에 필요한 모든 데이터 요소들이 존재하는지를 판정하고 재구성에 의해 상기 디지털 데이터 패킷의 어느 부분이 결정되어야만 하는지를 판정하는 단계와,

    연산자가 가역 연산을 이용하여 2개의 데이터 요소를 하나의 결과 데이터 요소로 변환하는 단계와,

    매번 상기 메모리 수단으로부터 2개의 데이터 요소를 검색하여 상기 데이터 요소들을 연산자에 공급하고 상기 연산자로부터 결과 데이터 요소를 배출하는 단계와,

    상기 결과 데이터 요소를 상기 메모리 수단에 기록하는 단계

    를 포함하는 동작들을 수행하도록 하는 명령어들을 포함하는 머신 판독 가능한 기록 매체.
42. 제41항에 있어서, 머신에 의해 실행될 때 상기 머신으로 하여금, 메시지를 상기 데이터 요소 흐름들 중 하나의 소스로 전송하여 상기 흐름을 중단시키는 단계를 포함하는 동작들을 수행하도록 하는 명령어들을 더 포함하는 머신 판독 가능한 기록 매체.
43. 제38항에 있어서, 상기 가역 연산은 XOR 연산인 것인 머신 판독 가능한 기록 매체.
44. 삭제
45. 데이터 요소들로 이루어진 디지털 데이터 패킷을 3개의 별도의 흐름으로 전송하는 단계를 포함하며,

    상기 디지털 데이터 패킷은 2개의 상보적인 데이터 흐름과, 그 다른 2개의 흐름으로부터의 데이터와는 상보적인 것인 상기 디지털 데이터 패킷으로부터의 데이터 요소들로 이루어진 제3 데이터 요소 흐름으로 분할되는 것인 방법.

Images